KR100924347B1 - 컬럼 선택 신호 제어 장치 및 방법 - Google Patents

컬럼 선택 신호 제어 장치 및 방법 Download PDF

Info

Publication number
KR100924347B1
KR100924347B1 KR1020080000877A KR20080000877A KR100924347B1 KR 100924347 B1 KR100924347 B1 KR 100924347B1 KR 1020080000877 A KR1020080000877 A KR 1020080000877A KR 20080000877 A KR20080000877 A KR 20080000877A KR 100924347 B1 KR100924347 B1 KR 100924347B1
Authority
KR
South Korea
Prior art keywords
signal
power source
column select
response
bit line
Prior art date
Application number
KR1020080000877A
Other languages
English (en)
Other versions
KR20090075105A (ko
Inventor
최영근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080000877A priority Critical patent/KR100924347B1/ko
Publication of KR20090075105A publication Critical patent/KR20090075105A/ko
Application granted granted Critical
Publication of KR100924347B1 publication Critical patent/KR100924347B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 비트라인과 비트라인바의 전위 레벨 정보를 갖는 정보신호에 따라 제1전원과 제2전원 중 어느 하나를 선택적으로 출력하는 전원 출력부와, 상기 전원 출력부로부터 전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 출력하는 컬럼 선택 신호 구동부를 포함하는 컬럼 선택 신호 제어 장치에 관한 것이다.
Figure R1020080000877
컬럼 선택 신호, 비트라인, 센스앰프

Description

컬럼 선택 신호 제어 장치 및 방법{APPARATUS FOR CONTROLLING COLUMN SELECT SIGNAL AND METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 컬럼 선택 신호 제어 장치 및 방법에 관한 것이다.
도 1 은 일반적인 디램의 코어를 도시한 도면이다.
도 1 에 도시한 바와 같이, 디램은 셀 영역에서 SWL(Sub Word Line)이 활성하 되면 C1 노드(Storage Node)에 저장되어 있던 전하가 BL 노드에 실려 나오며 BLB 노드와의 전위차를 만들게 된다.
이때, 센스앰프(Sense Amp)는 BL과 BLB의 미세한 전위차를 증폭하는 역할을 하게 된다. 증폭된 데이터는 컬럼 선택 신호(YI)가 활성화됨과 동시에 데이터 버스 라인(SIO/SIOB)에 실리게 된 후 일련의 과정을 거쳐 디램 외부로 출력된다.
도 2a는 도 1 의 이상적인 동작에 대한 타이밍도이다.
공정상 혹은 기타 이유에 의해 디램의 센스앰프 동작이 도 2b와 같이 컬럼 선택 신호(YI)가 활성화 되면서 BL과 BLB 노드의 바운싱(Bouncing)이 발생하기도 한다. 대부분의 경우 도 2b와 같이 BL과 BLB 노드의 위상이 바뀌지는 않으나, 도 2c와 같이 특성이 좋지 않은 디램의 경우 컬럼 선택 신호(YI)의 활성화에 따라 BL과 BLB의 위상이 바뀌는 경우가 생기는 경우가 있다.
따라서, 본 발명은 BL 및 BLB의 전위차가 바운싱(Bouncing)에 의해 위상이 바뀌는 것을 방지하는 컬럼 선택 신호 제어 장치 및 방법을 제시한다.
본 발명은 비트라인 전위 레벨 정보신호에 따라 제1전원과 제2전원 중 어느 하나를 선택적으로 출력하는 전원 출력부와, 상기 전원 출력부로부터 전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 출력하는 컬럼 선택 신호 구동부를 포함한다.
그리고, 본 발명은 비트라인과 비트라인바의 전위 레벨 정보를 갖는 정보 신호와, 상기 정보신호에 따라 제1전원과 제2전원 중 어느 하나를 선택적으로 출력하는 전원 출력부와, 상기 전원 출력부로부터 전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 출력하는 컬럼 선택 신호 구동부를 포함한다.
그리고, 본 발명은 컬럼 선택 인에이블 신호와 라이트 인에이블 신호에 응답하여 리셋 신호와 비교부 인에이블 신호를 출력하는 제어부와, 상기 리셋 신호와 비교부 인에이블 신호에 응답하여 비트라인과 비트라인바의 전위를 레벨을 비교하고, 그 비교 결과에 따라 비트라인과 비트라인바의 전위 레벨 정보를 갖는 정보 신호를 출력하는 비교부와, 상기 정보신호에 따라 제1전원과 제2전원 중 어느 하나를 선택적으로 출력하는 전원 출력부와, 상기 전원 출력부로부터 전원을 인가받고, 컬 럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 출력하는 컬럼 선택 신호 구동부를 포함한다.
그리고, 본 발명은 비트라인과 비트라인바의 전위 레벨을 검출하고, 그 정보 신호를 출력하는 제1단계와, 상기 정보 신호에 따라 제1전원과 제2전원 중 어느 하나를 선택적으로 출력하는 제2단계와, 상기 제1 또는 제2전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 출력하는 제3단계를 포함한다.
그리고, 본 발명은 리셋 신호가 입력되면 내부전원을 제1전원으로 출력하는 단계와, 컬럼 선택 인에이블 신호가 입력되면 리드(Read) 라이트(Write) 동작 모드 여부를 확인하는 단계와, 상기 확인 결과, 라이트 동작 모드이면 내부전원으로 제1전원을 출력하도록 유지하고, 리드 동작 모드이면 비트라인과 비트라인바의 전위 레벨을 검출한 정보 신호를 출력하는 단계와, 상기 정보 신호에 따라 제1전원과 제2전원 중 어느 하나를 선택적으로 출력하는 단계와, 상기 제1전원 또는 제2전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 구동하는 단계를 포함한다.
이와 같이 구성된 본 발명의 컬럼 선택 신호 제어 장치 및 방법은 비트라인의 전위 레벨 정보에 따라 전위 레벨이 각기 다른 전원을 선택적으로 공급하도록 제어함으로써 비트라인의 바운싱(Bouncing)에 의해 위상이 바뀌는 것을 방지하여 디램이 정상 동작을 수행할 수 있도록 한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 3 은 본 발명에 의한 컬럼 선택 신호 제어 장치의 회로도다.
도 3 에 도시한 바와 같이, 본 발명은 컬럼 선택 인에이블 신호(YI_EN)와 라이트 인에이블 신호(WE)에 응답하여 리셋 신호(RESET)와 비교부 인에이블 신호(YI_ENDB)를 출력하는 제어부(10)를 포함한다.
상기 리셋 신호(RESET)와 비교부 인에이블 신호(YI_ENDB)에 응답하여 비트라인(BL)과 비트라인바(BLB)의 전위 레벨을 비교하고, 그 비교 결과에 따라 비트라인과 비트라인바의 전위 레벨 정보를 갖는 정보 신호(PWR_DNB)를 출력하는 비교부(20)를 포함한다.
상기 정보신호에 따라 제1전원(VPERI)과 제2전원(VPERIY) 중 어느 하나를 선택적으로 출력하는 전원 출력부(30)를 포함한다.
상기 전원 출력부(30)로부터 전원(VPERI OR VPERIY)을 인가받고, 컬럼 선택 인에이블 신호(YI_EN)에 응답하여 컬럼 선택 신호(YI)를 출력하는 컬럼 선택 신호 구동부(40)를 포함한다.
여기서, 상기 제2전원(VPERIY)의 전위는 상기 제1전원(VPERI)의 전위 레벨보다 낮은 전위 레벨을 갖는다.
도 3 에 도시한 바와 같이, 상기 제어부(10)는 상기 컬럼 선택 인에이블 신호(YI_EN)를 버퍼링하는 버퍼부(11)와, 상기 컬럼 선택 인에이블 신호(YI_EN)를 지연시키는 지연부(12)와, 상기 버퍼부(11)와 지연부(12)의 출력신호에 응답하여 논리 연산하는 제1연산부(13)와, 상기 지연부(12)의 출력신호와 상기 컬럼 선택 인에이블 신호(YI_EN)에 응답하여 논리 연산하는 제2연산부(14)와, 상기 제2연산부(14)의 출력신호와 라이트 인에이블 신호(WE)에 응답하여 논리 연산하는 제3연산부(15)를 포함한다.
여기서, 상기 제1연산부(13)는 논리곱 연산소자이고, 상기 제2연산부(14)는 부정 논리곱 연산소자이며, 상기 제3연산부(15)는 부정 논리합 연산소자이다.
즉, 상기 제어부(10)는 상기 컬럼 선택 인에이블 신호(YI_EN)가 디스에이블될 때 상기 리셋 신호(RESET)를 하이 레벨로 출력하여 활성화하고, 상기 컬럼 선택 인에이블 신호(YI_EN)가 활성화 상태에서, 상기 라이트 인에이블 신호(WE)가 디스에이블될 때 상기 비교부 인에이블 신호(YI_ENDB)를 활성화한다.
그리고, 도 3 에 도시한 바와 같이 상기 비교부(20)는 상기 비교부 인에이블 신호(YI_ENDB)에 응답하여 비트라인(BL)의 전위 레벨을 출력하는 제1전달 게이트(21)와, 상기 비교부 인에이블 신호(YI_ENDB)에 응답하여 비트라인바(BLB)의 전위 레벨을 출력하는 제2전달 게이트(22)와, 상기 제1전달 게이트(21)의 출력신호에 응답하여 상기 정보 신호를 풀-다운 구동하는 제1풀-다운 구동부(23)와, 상기 제2전달 게이트(22)의 출력신호에 응답하여 상기 정보 신호를 풀-다운 구동하는 제2풀-다운 구동부(24)를 포함한다.
또한, 상기 비교부(20)는 상기 리셋 신호(RESET)에 응답하여 상기 비교부를 초기화하는 초기화부(25)와, 상기 비교부 인에이블 신호(YI_ENDB)를 버퍼링하는 버퍼부(26)를 더 포함한다.
그리고, 도 3 에 도시한 바와 같이 상기 전원 출력부(30)는 상기 정보 신호(PWR_DNB)에 응답하여 제1전원(VPERI)을 출력하는 제1풀-업 구동부(31)와, 상기 정보 신호(PWR_DNB)를 래치하는 래치부(32)와, 상기 래치부(32)의 출력 신호에 응답하여 제2전원을 출력하는 제2풀-업 구동부(33)를 포함한다.
즉, 상기 전원 출력부(30)는 비트라인과 비트라인바의 전위가 동시에 하이 레벨을 갖는다는 정보신호(PWR_DNB)가 입력되면 상기 제2풀-업 구동부(33)가 구동하여 상기 제2전원(VPERIY)을 출력한다.
그리고, 도 3 에 도시한 바와 같이 상기 컬럼 선택 신호 구동부(40)는 상기 전원 출력부(30)로부터 제1전원 또는 제2전원을 인가받고, 컬럼 선택 인에이블 신호(YI_EN)에 응답하여 컬럼 선택 신호(YI)를 구동하는 구동부(41)를 포함한다. 여기서, 상기 구동부(41)는 상기 컬럼 선택 인에이블 신호(YI_EN)에 응답하여 컬럼 선택 신호(YI)를 풀-업 구동하는 풀-업 구동부와, 상기 컬럼 선택 인에이블 신호(YI_EN)에 응답하여 컬럼 선택 신호(YI)를 풀-다운 구동하는 풀-다운 구동부를 포함한다.
도 4 는 본 발명에 의한 컬럼 선택 신호 제어 방법을 설명하기 위한 흐름도이다.
도 4 에 도시한 바와 같이, 본 발명은 리셋 신호(RESET)가 입력되면 내부전 원을 제1전원(VPERI)으로 출력하는 단계와, 컬럼 선택 인에이블 신호(YI_EN)가 입력되면 리드(Read) 라이트(Write) 동작 모드 여부를 확인하는 단계를 포함한다.
상기 확인 결과, 라이트 동작 모드이면 내부전원으로 제1전원을 출력하도록 유지하고, 리드 동작 모드이면 비트라인과 비트라인바의 전위 레벨을 검출한 정보 신호를 출력하는 단계를 포함한다.
그리고, 상기 정보 신호에 따라 제1전원과 제2전원 중 어느 하나를 선택적으로 출력하는 단계를 갖는다.
여기서, 상기 비트라인과 비트라인바의 전위가 동시에 하이 레벨을 갖는다는 정보신호가 입력되면 상기 제2전원(VPERIY)을 출력하고, 상기 비트라인과 비트라인바의 전위 중 어느 하나가 로우 레벨을 갖는다는 정보신호가 입력되면 상기 제1전원(VPERI)을 출력한다.
그러면, 컬런 선택 신호 구동부는 상기 제1전원 또는 제2전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 구동한다.
여기서, 상기 제2전원의 전위는 상기 제1전원의 전위 레벨보다 낮은 내부전압이다.
이와 같이 구성된 본 발명의 동작을 도 3 내지 도 5를 참조하여 상세히 설명하면 다음과 같다.
도 5 는 본 발명에 의한 동작 파형을 도시한 도면이다.
도 3 내지 도 5 에 도시한 바와 같이, 먼저 제어부(10)는 컬럼 선택 인에이블 신호(YI_EN)가 활성화 되면, 리셋 신호(RESET) 신호와 비교부 인에이블 신 호(YI_ENDB)를 출력한다.
여기서, 리셋 신호는 컬럼 선택 신호(YI)가 디스에이블 되었을 때 회로의 초기화를 위한 펄스신호이며, 신호(YI_ENDB)는 비교부(20)의 비교회로를 동작하도록 하는 펄스신호이다.
한편, 리드 모드(Read Mode)일 때는 라이트 인에이블 신호(WE)가 L가 되어 비교부(20)로 비교부 인에이블 신호(YI_ENDB)를 출력한다. 이때, WE 신호가 H일 경우 YI_ENDB 신호를 항상 'H' 만들어 비교부가 동작하지 않도록 한다.
이어서, 비교부(20)는 리셋 신호에 의해 초기화된다. 초기화된 상태의 비교부를 설명하면 다음과 같다. 우선 리셋 신호에 'H' 펄스가 인가되면, PWR_DNB 및 C1, C2 Node는 각각 'H', 'L', 'L'로 초기화 된다.
이후 BL/BLB Node가 디벨롭된 후 컬럼 선택 신호(YI)가 활성화되는데, 이때 BL/BLB node가 바운싱(Bouncing)이 일어나지 않을 경우 C1,C2 Node는 'L/L'에서 'H/L' 혹은 'L/H'가 된다. 이 경우에는 'H' 상태의 PWR_DNB 신호는 계속 'H'를 유지하게 되며, 컬럼 선택 신호 구동부(40)의 공급전원은 계속 제1전원(VPERI)를 유지하게 된다.
한편, BL/BLB Node가 바운싱이 일어날 경우 C1,C2 Node는 'H/H'가 되며, 이 경우에는 'H' 상태의 PWR_DNB 신호의 위상이 'L'로 바뀌게 되며, 컬럼 선택 신호 구동부(40)의 공급전원은 제1전원(VPERI)에서 제2전원(VPERIY)로 바뀌게 된다.
그러면, 컬럼 선택 신호 구동부(40)는 공급되는 제1전원(VPERI) 혹은 제2전원(VPERIY)을 공급받아 컬럼 선택 신호(YI)를 구동하여 동작한다.
이와 같이 본 발명은 비트라인의 전위 레벨 정보에 따라 전위 레벨이 각기 다른 전원을 선택적으로 공급하도록 제어함으로써 비트라인의 바운싱(Bouncing)에 의해 위상이 바뀌는 것을 방지하여 디램이 정상 동작을 수행할 수 있도록 한다.
도 1 은 일반적인 디램의 코어를 도시한 도면이다.
도 2a 내지 도2c 는 도 1 의 동작 파형을 도시한 도면이다.
도 3 은 본 발명에 의한 컬럼 선택 신호 제어 장치의 회로도이다.
도 4 는 본 발명에 의한 컬럼 선택 신호 제어 방법을 설명하기 위한 흐름도이다.
도 5 는 본 발명에 의한 동작 파형을 도시한 도면이다.

Claims (33)

  1. 비트라인과 비트라인바의 전위 레벨 정보를 갖는 신호인 정보신호에 따라 제1전원과 제2전원 중 어느 하나를 선택적으로 출력하는 전원 출력부와;
    상기 전원 출력부로부터 전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 출력하는 컬럼 선택 신호 구동부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제2전원의 전위는 상기 제1전원의 전위 레벨보다 낮은 내부전원인 컬럼 선택 신호 제어 장치.
  4. 제 1 항에 있어서,
    상기 전원 출력부는 비트라인과 비트라인바의 전위가 동시에 하이 레벨을 갖는다는 정보신호가 입력되면 상기 제2전원을 출력하는 컬럼 선택 신호 제어 장치.
  5. 제 1 항에 있어서,
    상기 전원 출력부는 상기 정보 신호에 응답하여 제1전원을 출력하는 제1풀-업 구동부와;
    상기 정보 신호를 래치하는 래치부와;
    상기 래치부의 출력 신호에 응답하여 제2전원을 출력하는 제2풀-업 구동부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  6. 제 1 항에 있어서,
    상기 컬럼 선택 신호 구동부는 상기 전원 출력부로부터 제1전원 또는 제2전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 구동하는 구동부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  7. 제 6 항에 있어서,
    상기 구동부는 상기 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 풀-업 구동하는 풀-업 구동부와;
    상기 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 풀-다운 구동하는 풀-다운 구동부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  8. 비트라인과 비트라인바의 전위 레벨 정보를 갖는 정보 신호와;
    상기 정보신호에 따라 제1전원과 제2전원 중 어느 하나를 선택적으로 출력하는 전원 출력부와;
    상기 전원 출력부로부터 전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 출력하는 컬럼 선택 신호 구동부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  9. 제 8 항에 있어서,
    상기 제2전원의 전위는 상기 제1전원의 전위 레벨보다 낮은 내부전원인 컬럼 선택 신호 제어 장치.
  10. 제 8 항에 있어서,
    상기 전원 출력부는 비트라인과 비트라인바의 전위가 동시에 하이 레벨을 갖는다는 정보신호가 입력되면 상기 제2전원을 출력하는 컬럼 선택 신호 제어 장치.
  11. 제 8 항에 있어서,
    상기 전원 출력부는 상기 정보 신호에 응답하여 제1전원을 출력하는 제1풀-업 구동부와;
    상기 정보 신호를 래치하는 래치부와;
    상기 래치부의 출력 신호에 응답하여 제2전원을 출력하는 제2풀-업 구동부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  12. 제 8 항에 있어서,
    상기 컬럼 선택 신호 구동부는 상기 전원 출력부로부터 제1전원 또는 제2전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 구동하는 구동부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  13. 제 12 항에 있어서,
    상기 구동부는 상기 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 풀-업 구동하는 풀-업 구동부와;
    상기 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 풀-다운 구동하는 풀-다운 구동부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  14. 컬럼 선택 인에이블 신호와 라이트 인에이블 신호에 응답하여 리셋 신호와 비교부 인에이블 신호를 출력하는 제어부와;
    상기 리셋 신호와 비교부 인에이블 신호에 응답하여 비트라인과 비트라인바의 전위 레벨을 비교하고, 그 비교 결과에 따라 비트라인과 비트라인바의 전위 레벨 정보를 갖는 정보 신호를 출력하는 비교부와;
    상기 정보신호에 따라 제1전원과 제2전원 중 어느 하나를 선택적으로 출력하는 전원 출력부와;
    상기 전원 출력부로부터 전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 출력하는 컬럼 선택 신호 구동부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  15. 제 14 항에 있어서,
    상기 제어부는 상기 컬럼 선택 인에이블 신호가 디스에이블될 때 상기 리셋 신호를 활성화하는 컬럼 선택 신호 제어 장치.
  16. 제 14 항에 있어서,
    상기 제어부는 상기 컬럼 선택 인에이블 신호가 활성화 상태에서, 상기 라이트 인에이블 신호가 디스에이블될 때 상기 비교부 인에이블 신호를 활성화하는 컬럼 선택 신호 제어 장치.
  17. 제 14 항에 있어서,
    상기 제어부는 상기 컬럼 선택 인에이블 신호를 버퍼링하는 버퍼부와;
    상기 컬럼 선택 인에이블 신호를 지연시키는 지연부와;
    상기 버퍼부와 지연부의 출력신호에 응답하여 논리 연산하는 제1연산부와;
    상기 지연부의 출력신호와 상기 컬럼 선택 인에이블 신호에 응답하여 논리 연산하는 제2연산부와;
    상기 제2연산부의 출력신호와 라이트 인에이블 신호에 응답하여 논리 연산하는 제3연산부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  18. 제 17 항에 있어서,
    상기 제1연산부는 논리곱 연산소자이고, 상기 제2연산부는 부정 논리곱 연산소자이며, 상기 제3연산부는 부정 논리합 연산소자인 컬럼 선택 신호 제어 장치.
  19. 제 14 항에 있어서,
    상기 비교부는 상기 비교부 인에이블 신호에 응답하여 비트라인의 전위 레벨을 출력하는 제1전달 게이트와;
    상기 비교부 인에이블 신호에 응답하여 비트라인바의 전위 레벨을 출력하는 제2전달 게이트와;
    상기 제1전달 게이트의 출력신호에 응답하여 상기 정보 신호를 풀-다운 구동하는 제1풀-다운 구동부와;
    상기 제2전달 게이트의 출력신호에 응답하여 상기 정보 신호를 풀-다운 구동하는 제2풀-다운 구동부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  20. 제 19 항에 있어서,
    상기 비교부는 상기 리셋 신호에 응답하여 상기 비교부를 초기화하는 초기화부;
    를 더 포함하는 컬럼 선택 신호 제어 장치.
  21. 제 19 항에 있어서,
    상기 비교부는 상기 비교부 인에이블 신호를 버퍼링하는 버퍼부;
    를 더 포함하는 컬럼 선택 신호 제어 장치.
  22. 제 14 항에 있어서,
    상기 제2전원의 전위는 상기 제1전원의 전위 레벨보다 낮은 내부전원인 컬럼 선택 신호 제어 장치.
  23. 제 14 항에 있어서,
    상기 전원 출력부는 비트라인과 비트라인바의 전위가 동시에 하이 레벨을 갖는다는 정보신호가 입력되면 상기 제2전원을 출력하는 컬럼 선택 신호 제어 장치.
  24. 제 14 항에 있어서,
    상기 전원 출력부는 상기 정보 신호에 응답하여 제1전원을 출력하는 제1풀-업 구동부와;
    상기 정보 신호를 래치하는 래치부와;
    상기 래치부의 출력 신호에 응답하여 제2전원을 출력하는 제2풀-업 구동부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  25. 제 14 항에 있어서,
    상기 컬럼 선택 신호 구동부는 상기 전원 출력부로부터 제1전원 또는 제2전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 구동하는 구동부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  26. 제 25 항에 있어서,
    상기 구동부는 상기 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 풀-업 구동하는 풀-업 구동부와;
    상기 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 풀-다운 구동하는 풀-다운 구동부;
    를 포함하는 컬럼 선택 신호 제어 장치.
  27. 비트라인과 비트라인바의 전위 레벨을 검출하고, 그 정보 신호를 출력하는 제1단계와;
    상기 정보 신호에 따라 제1전원과 제2전원 중 어느 하나를 선택적으로 출력하는 제2단계와;
    상기 제1 또는 제2전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 출력하는 제3단계;
    를 포함하는 컬럼 선택 신호 제어 방법.
  28. 제 27 항에 있어서,
    상기 제2전원의 전위는 상기 제1전원의 전위 레벨보다 낮은 내부전압인 컬럼 선택 신호 제어 방법.
  29. 제 27 항에 있어서,
    상기 제2단계는 상기 비트라인과 비트라인바의 전위가 동시에 하이 레벨을 갖는다는 정보신호가 입력되면 상기 제2전원을 출력하는 단계;를 포함하는 컬럼 선 택 신호 제어 방법.
  30. 제 27 항에 있어서,
    상기 제2단계는 상기 비트라인과 비트라인바의 전위 중 어느 하나가 로우 레벨을 갖는다는 정보신호가 입력되면 상기 제1전원을 출력하는 단계;를 포함하는 컬럼 선택 신호 제어 방법.
  31. 리셋 신호가 입력되면 내부전원을 제1전원으로 출력하는 단계와;
    컬럼 선택 인에이블 신호가 입력되면 리드(Read) 라이트(Write) 동작 모드 여부를 확인하는 단계와;
    상기 확인 결과, 라이트 동작 모드이면 내부전원으로 제1전원을 출력하도록 유지하고, 리드 동작 모드이면 비트라인과 비트라인바의 전위 레벨을 검출한 정보 신호를 출력하는 단계와;
    상기 정보 신호에 따라 제1전원과 제2전원 중 어느 하나를 선택적으로 출력하는 단계와;
    상기 제1전원 또는 제2전원을 인가받고, 컬럼 선택 인에이블 신호에 응답하여 컬럼 선택 신호를 구동하는 단계;
    를 포함하는 컬럼 선택 신호 제어 방법.
  32. 제 31 항에 있어서,
    상기 검출 결과에 따라 제1전원과 제2전원 중 어느 하나를 선택적으로 출력하는 단계는, 상기 비트라인과 비트라인바의 전위가 동시에 하이 레벨을 갖는다는 정보신호가 입력되면 상기 제2전원을 출력하고, 상기 비트라인과 비트라인바 어느 하나가 로우 레벨을 갖는다는 정보신호가 입력되면 상기 제1전원을 출력하는 단계를 포함하는 컬럼 선택 신호 제어 방법.
  33. 제 32 항에 있어서,
    상기 제2전원의 전위는 상기 제1전원의 전위 레벨보다 낮은 내부전압인 컬럼 선택 신호 제어 방법.
KR1020080000877A 2008-01-03 2008-01-03 컬럼 선택 신호 제어 장치 및 방법 KR100924347B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080000877A KR100924347B1 (ko) 2008-01-03 2008-01-03 컬럼 선택 신호 제어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080000877A KR100924347B1 (ko) 2008-01-03 2008-01-03 컬럼 선택 신호 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090075105A KR20090075105A (ko) 2009-07-08
KR100924347B1 true KR100924347B1 (ko) 2009-10-30

Family

ID=41332333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080000877A KR100924347B1 (ko) 2008-01-03 2008-01-03 컬럼 선택 신호 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100924347B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066203A (ko) * 2004-12-13 2006-06-16 삼성전자주식회사 반도체 메모리 장치의 컬럼 선택선 신호 생성 장치
KR100656432B1 (ko) * 2005-11-09 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 컬럼 선택신호 제어장치 및 방법
KR20070073027A (ko) * 2006-01-03 2007-07-10 주식회사 하이닉스반도체 동작 모드에 따라 칼럼 선택 신호의 폭을 선택적으로조절하는 반도체 메모리 장치의 칼럼 선택 회로
KR20070109640A (ko) * 2006-05-12 2007-11-15 주식회사 하이닉스반도체 반도체 메모리의 칼럼 선택 신호 생성 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066203A (ko) * 2004-12-13 2006-06-16 삼성전자주식회사 반도체 메모리 장치의 컬럼 선택선 신호 생성 장치
KR100656432B1 (ko) * 2005-11-09 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 컬럼 선택신호 제어장치 및 방법
KR20070073027A (ko) * 2006-01-03 2007-07-10 주식회사 하이닉스반도체 동작 모드에 따라 칼럼 선택 신호의 폭을 선택적으로조절하는 반도체 메모리 장치의 칼럼 선택 회로
KR20070109640A (ko) * 2006-05-12 2007-11-15 주식회사 하이닉스반도체 반도체 메모리의 칼럼 선택 신호 생성 장치

Also Published As

Publication number Publication date
KR20090075105A (ko) 2009-07-08

Similar Documents

Publication Publication Date Title
KR100757926B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법
US8559249B1 (en) Memory with redundant sense amplifier
JP4982686B2 (ja) 半導体メモリ素子のオーバードライバ制御信号の生成回路
US7085158B2 (en) Nonvolatile semiconductor memory device and one-time programming control method thereof
US7301848B2 (en) Apparatus and method for supplying power in semiconductor device
US7567469B2 (en) Over driving pulse generator
US7376044B2 (en) Burst read circuit in semiconductor memory device and burst data read method thereof
US6188623B1 (en) Voltage differential sensing circuit and methods of using same
US6826114B2 (en) Data path reset circuit using clock enable signal, reset method, and semiconductor memory device including the data path reset circuit and adopting the reset method
KR101047001B1 (ko) 구동제어회로 및 내부전압 생성회로
KR102167831B1 (ko) 메모리 디바이스 및 그의 테스트 읽기 쓰기 방법
KR100924347B1 (ko) 컬럼 선택 신호 제어 장치 및 방법
US8462567B2 (en) Asynchronous semiconductor memory capable of preventing coupling noise
KR100733473B1 (ko) 비트라인 오버 드라이빙 구조를 가진 반도체 메모리 소자및 그 구동방법
US20130223159A1 (en) Memory with variable strength sense amplifier
KR100652797B1 (ko) 반도체 메모리 소자의 센스앰프 오버드라이버 제어회로 및그 제어 방법
KR100845781B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 신호 생성 회로
CN109690679B (zh) 进行写入工作时可识别状态转换的磁阻存储装置及其读取及写入工作方法
US20020081789A1 (en) Sense amplifier circuit for semiconductor device
US6992912B2 (en) Nonvolatile ferroelectric memory device having timing reference control function and method for controlling the same
US7888992B2 (en) Circuit and method for controlling internal voltage
KR100940844B1 (ko) 반도체 메모리 장치의 센스앰프 구동회로
KR20090002489A (ko) 프리차지 제어 회로
US20170011781A1 (en) Semiconductor Memory Sensing Architecture
KR100641356B1 (ko) 반도체 메모리 장치의 내부 전원전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee