CN109690679B - 进行写入工作时可识别状态转换的磁阻存储装置及其读取及写入工作方法 - Google Patents

进行写入工作时可识别状态转换的磁阻存储装置及其读取及写入工作方法 Download PDF

Info

Publication number
CN109690679B
CN109690679B CN201780052443.7A CN201780052443A CN109690679B CN 109690679 B CN109690679 B CN 109690679B CN 201780052443 A CN201780052443 A CN 201780052443A CN 109690679 B CN109690679 B CN 109690679B
Authority
CN
China
Prior art keywords
state transition
write
read
data
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780052443.7A
Other languages
English (en)
Other versions
CN109690679A (zh
Inventor
朴相奎
林一泳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Priority claimed from PCT/KR2017/007187 external-priority patent/WO2018043903A1/ko
Publication of CN109690679A publication Critical patent/CN109690679A/zh
Application granted granted Critical
Publication of CN109690679B publication Critical patent/CN109690679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及费用低、面积小且可去除开关噪音的发送机及其中的数据传输方法。上述发送机包括：编码器，将两级(1及0)的输入数据转换成3级(+1，0，－1)的数据；以及输出部，用于输出通过上述编码器转换的数据。其中，上述编码器向上述输入数据追加1比特来将相当于逻辑1的比特数调整成偶数。此外，相当于上述逻辑1的“+1”及“－1”交替排列，与上述输入数据无关地，在相当于等级“+1”、“0”及“－1”中的至少两个等级的电流或电压之间设定特定相关关系，以使通过电源线或地线流动的电流恒定。

Description

进行写入工作时可识别状态转换的磁阻存储装置及其读取及 写入工作方法
技术领域
本发明涉及进行写入工作时可识别状态转换的磁阻存储装置及其读取及写入工作方法。
背景技术
在磁阻存储装置中，例如在自旋力矩传输磁随机存取存储器(Spin TransferTorque Magnetic Random Access Memory，STT-MRAM)中，用于进行读取工作的读取电路及用于进行写入工作的写入电路可分别单独存在，或可通过一个电路体现上述读取电路和上述写入电路。
但是，在通过一个电路体现读取电路和写入电路的情况下，无法在进行写入工作时识别状态转换。其结果，进行写入工作时会产生不必要的耗电。
发明内容
本发明的目的在于，提供通过一个电路体现读取电路和写入电路并在进行写入工作时可识别状态转换的磁阻存储装置及其读取及写入工作方法。
为了实现如上所述的目的，本发明的一实施例的磁阻存储装置包括：至少一个数据单元；一个以上的基准单元；读取及写入驱动电路，用于驱动上述数据单元的读取工作及写入工作；以及状态转换识别部，用于识别进行上述写入工作时所选择的数据单元的状态转换。其中，若完成了上述所选择的数据单元的状态转换，则自动终止上述写入工作，上述读取及写入驱动电路能够对上述读取工作及上述写入工作都进行控制。
本发明的一实施例的包括驱动读取工作及写入工作的读取及写入驱动电路的磁阻存储装置的状态转换识别部包括：比较器，与上述读取及写入驱动电路相连接；以及状态转换识别电路，利用上述比较器的输出来输出状态转换识别信号。其中，上述比较器通过对所选择的数据单元中所要写入的数据和基于驱动上述读取及写入驱动电路的上述所选择的数据单元的当前状态进行比较，来输出比较信号，若根据所输出的上述比较信号来判断为所选择的数据单元中所要写入的数据和上述所选择的数据单元的当前状态相同，上述状态转换识别电路则向上述读取及写入驱动电路提供用于使上述读取及写入驱动电路处于非激活状态的状态转换识别信号。
本发明的一实施例的磁阻存储装置中的读取及写入工作方法包括：选择数据单元的步骤；开始进行写入工作而在上述所选择的数据单元中写入数据的步骤；以及若完成了上述所选择的数据单元的状态转换，则自动终止上述写入工作的步骤。其中，通过用于驱动读取工作及写入工作的读取及写入驱动电路来控制上述写入工作，若完成了上述所选择的数据单元的状态转换，上述读取及写入驱动电路则处于非激活状态。
对于本发明的磁阻存储装置而言，尤其是对于自旋力矩传输磁随机存取存储器而言，可通过一个电路体现读取电路和写入电路并可在进行写入工作时识别磁隧道结(MTJ)的状态转换。因此，可在进行写入工作时减少耗电，可消除因不必要的耗电而引起的磁隧道结的耐久性的较少。
附图说明
图1为简要示出本发明的一实施例的磁阻存储装置的电路结构的图。
图2至图4为简要示出本发明的一实施例的磁阻存储装置的图。
图5为示出本发明的一实施例的时钟生成电路的图。
图6为示出写入数据“0”时的信号的时序图。
图7示出进行写入工作时的模拟结果。
图8示出进行读取工作时的模拟结果。
具体实施方式
只要未在文脉上明确表示其他含义，在本说明书中使用的单数的表达包含复数的表达。在本说明书中，“构成”或“包括”等的术语不应解释为必须包括说明书中所记载的多个结构要素或多个步骤等的全部，应解释成可以不包括其中的一部分结构要素或一部分步骤，或还可以包括追加性的结构要素或步骤。并且，说明书中所记载的“～部”、“～模块”等的术语意味着处理至少一个功能或工作的单位，这通过硬件或软件来体现，或可通过硬件和软件的结合来体现。
本发明涉及磁阻存储装置、例如自旋力矩传输磁随机存取存储器，上述磁阻存储装置可识别数据单元(data cell)的状态转换、即磁隧道结(Magnetic Tunnel Junction，MTJ)的状态转换。
尤其是，本发明提出并未分别单独设置读取电路及写入电路，而是以一个电路体现读取电路及写入电路并可识别磁隧道结的状态转换的电路。
在分别单独设置读取电路和写入电路的现有技术中，虽然可在进行写入工作的过程中可识别状态转换，但在通过一个电路体现读取电路和写入电路的现有的自旋力矩传输磁随机存取存储器中，进行写入工作时，无法识别数据单元的状态转换。其结果，进行写入工作时会产生不必要的耗电。
因此，本发明提出通过一个电路体现读取电路和写入电路并可在进行写入工作时准确识别数据单元的状态转换的磁阻存储装置。
以下，参照附图来详细说明本发明的多种实施例。
图1为简要示出本发明的一实施例的磁阻存储装置的电路结构的图。
参照图1，本实施例的磁阻存储装置中、例如自旋力矩传输磁随机存取存储器可包括：存储单元部(memory cell)100、读取及写入驱动电路102、以及状态转换识别部104。
存储单元部100包括：数据单元部110及基准单元部112。
数据单元部110具有数据单元，基准单元部112具有基准单元。
读取及写入驱动电路102具有均可进行读取工作及写入工作的电路结构，用于驱动存储单元部100的数据单元的读取工作及写入工作。
根据一实施例，若读取及写入驱动电路102在写入工作过程中从状态转换识别部104接收到用于表示完成了数据单元即磁隧道结的状态转换的状态转换识别信号，则可自动终止写入工作。对此在后详细说明。
状态转换识别部104用于检测在进行上述写入工作时是否结束了磁隧道结的状态转换即在数据单元中写入所期望的数据的工作，并向读取及写入驱动电路102传输包含检测结果的状态转换识别信号。
根据一实施例，结束写入工作时所提供的上述状态转换识别信号可通过使读取及写入驱动电路102的特定器件处于非激活状态来终止写入工作。
综上，在本实施例的磁阻存储装置中，既通过一个电路体现读取工作及写入工作，也在进行写入工作时检测磁隧道结的状态转换而在完成了状态转换的情况下终止写入工作。其结果，可使进行写入工作时的耗电最小化。
另一方面，虽然未在上述内容中对读取工作进行说明，但读取及写入驱动电路102可驱动读取工作，数据单元的数据可被感测电路(Sensing circuit，未图示)感测。其中，感测电路只要通过检测出磁隧道结的电阻来能够感测出数据，则现有技术的感测电路均可用作本发明的感测电路。即，感测电路只要在进行读取工作时能够读取数据，则并不受特殊限制。
图2至图4为简要示出本发明的一实施例的磁阻存储装置的图，图5为示出本发明的一实施例的时钟生成电路的图，图6为示出写入数据“0”时的信号的图表，图7示出进行写入工作时的模拟结果，图8示出进行读取工作时的模拟结果。
参照图2，数据单元部110包括至少一个数据单元。但是，为了便于说明，在图2中仅示出了一个数据单元，通常存在多个数据单元。
根据一实施例，数据单元是由晶体管T8、T9选择，通过晶体管T10或晶体管T11来与源线(SourceLine，SL)相连接。
晶体管T8、T9之间的节点n4通过第二开关S2、例如传输门开关(transmissiongate switch)而与作为存储单元部100和读取及写入驱动电路102的连接节点的节点n1相连接。
晶体管T10、T11之间的节点n5通过第一开关S1、传输门开关而与节点n1相连接。
通过这些晶体管T8、T9、T10、T11及开关S1、S2来在进行读取工作及写入工作时可形成如图3及图4所示的电流路径。将对此在后详细说明。
基准单元部112包括至少一个基准单元。为了便于说明，在图2中仅示出了一个数据单元。
这种基准单元执行读取工作时提示基准电压(电阻)的作用。
读取及写入驱动电路102执行驱动读取工作及写入工作的功能。
根据一实施例，读取及写入驱动电路102可包括六个晶体管T1、T2、T3、T4、T5、T6。
晶体管T1与数据单元部110相连接，晶体管T2与基准单元部112相连接。向这些晶体管T1、T2的门极施加写入电压Vwrite或读取电压Vread。具体地，在进行写入工作时，写入电压Vwrite施加至晶体管T1、T2的门极，在进行读取工作时，读取电压Vread施加至晶体管T1、T2的门极。即，晶体管T1、T2可作为决定读取工作及写入工作的驱动电流的晶体管而使用。
在晶体管T1与电源电压VDD之间依次连接有晶体管T3、T5，在晶体管T2与电源电压VDD之间依次连接有晶体管T4、T6。
晶体管T3、T4具有镜像(mirror)结构。
晶体管T1、T3之间的节点n2与状态转换识别部104相连接，晶体管T2、T4之间的节点n3与状态转换识别部104相连接。其结果，进行写入工作时节点n2、n3的电压向状态转换识别部104提供，状态转换识别部104可根据节点n2、n3的电压来检测数据单元的状态转换。
根据一实施例，进行写入工作时从状态转换识别部104输出的状态转换识别信号
Figure GDA0001978535350000051
提供至晶体管T5、T6的门极。因此，若状态转换识别部104输出表示完成了数据单元的状态转换的状态转换识别信号/>
Figure GDA0001978535350000052
例如具有高电平(high logic)的状态转换识别信号
Figure GDA0001978535350000053
晶体管T5、T6则被关断而终止写入工作。当然，在未完成数据单元的状态转换的情况下，例如，若输出具有低电平(low logic)的状态转换识别信号/>
Figure GDA0001978535350000054
晶体管T5、T6则继续维持打开状态，其结果，写入工作继续进行。
状态转换识别部104包括：比较器200、开关S3、S4、D触发器(data flip-flop)202、与门204(AND gate)、或门206(OR gate)、以及逆变器(inverter)208。其中，开关S3、S4、D触发器202、与门204、或门206以及逆变器208可包括在状态转换识别电路。即，状态转换识别部104可包括比较器200及状态转换识别电路。
比较器200的输入端中的(+)端子与节点(n2)相连接，(－)端子与节点(n3)相连接。
第三开关S3与比较器200的输出端中的一个相连接，第四开关S4与比较器200的另一输出端相连接。
开关S3、S4之间的节点n6与D触发器202的输入端相连接。
与门204的输入端中的一个与D触发器202的输出端相连接，从另一输入端输入写入工作信号WEN。
或门206的输入端中的一个与与门204的输出端相连接，从另一输入端输入感测(Sense)信号。
逆变器208使或门206的输出反转而输出状态转换识别信号
Figure GDA0001978535350000055
此时，状态转换识别信号/>
Figure GDA0001978535350000056
向读取及写入驱动电路102的晶体管T5、T6的门极提供。
察看在磁阻存储装置中进行的写入工作及读取工作。
首先，察看在数据单元写入数据“0”时的工作。
首先，位线(bit line)信号BLn及字线(word line)信号WLn分别从晶体管T8、T10的门极输入而选择特定数据单元。图2至图4示出了根据位线信号BL0及字线信号WL0而选择了第一数据单元时的电路。
接着，如图6所示，将具有接地电压的输入(input)信号提供给晶体管T9、T11的门极。其结果，晶体管T9处于非激活状态，晶体管T11处于激活状态。因此，通过第二开关S2、晶体管T8、数据单元、晶体管T10及晶体管T11来向感测线(sensing line)形成电流路径。即，电流从位线向感测线流动，这种电流的流动在图3中示出。
接着，为了执行写入工作，写入电压Vwrite向晶体管T1、T2的门极输入。其结果，开始在数据单元写入数据“0”。
之后，写入工作信号WEN及感测(Sense)信号具有高电平并分别向与门204及或门206输入。
在此情况下，根据电流的流动而节点n2、n3的电压施加于比较器200的输入端。其中，数据单元的当前状态反映在比较器200的(+)输入端子。
若所要写入的数据“0”与数据单元的当前状态不同，比较器200则输出具有高电平的比较信号，若所要写入的数据“0”与数据单元的当前状态相同、即若结束写入工作，比较器200则输出具有低电平的比较信号。
若因所要写入的数据“0”与数据单元的当前状态不同而使得比较器200输出具有高电平的比较信号，与门204及或门206则输出高电平，其结果，状态转换识别信号
Figure GDA0001978535350000063
具有低电平。因此，读取及写入驱动电路102的晶体管T5、T6维持激活状态而继续进行写入工作。
相反，若因所要写入的数据“0”与数据单元的当前状态相同而使得比较器200输出具有低电平的比较信号，与门204则输出低电平，若感测(Sense)信号转换成低电平，或门206则输出低电平。其结果，状态转换识别信号
Figure GDA0001978535350000061
具有高电平，因此，读取及写入驱动电路102的晶体管T5、T6处于非激活状态，从而终止写入工作。即，若完成写入工作，则自动终止写入工作，从而相当地减少耗电。
另一方面，感测(Sense)信号作为感测到进行写入工作时所选择的数据单元的状态为止使电路工作规定时间的信号来使用，如图6所示，若感测到数据单元的状态，则从高电平转换成低电平。
因此，当感测(Sense)信号为低电平时，完成数据单元的状态转换，如上所述，若所要写入的数据“0”与数据单元的当前状态相同，则输出具有高电平的状态转换识别信号
Figure GDA0001978535350000062
而自动终止写入工作。
此外，由于输入感测(Sense)信号的门极206为或门，因而，若与感测(Sense)信号的电平无关地使得所要写入的数据“0”与数据单元的当前状态不同，或门206则输出高电平。
D触发器202用于防止电力浪费。若没有D触发器202，在识别到数据单元的状态转换之前，状态转换识别部104则持续工作。相反，若使用D触发器202，则响应施加于D触发器202的时钟而D触发器202反复进行开关(switching)工作。这是因为，即使在状态转换识别部104不持续工作的情况下，仅在完成数据单元的状态转换的状态下执行识别状态转换的工作也可。
根据一实施例，若完成了状态转换，向D触发器202施加的时钟则维持低电平，其结果，D触发器202不工作。这是因为，若完成了数据单元的状态转换，则无需继续驱动D触发器202
例如，如图5所示，向D触发器202输入的时钟CLK可通过对状态转换识别信号EN和在高电平与低电平之间反复的基准时钟Clock进行与门化来形成。
在完成数据单元的状态转换之前，状态转换识别信号EN具有高电平，因此时钟CLK与基准时钟Clock相同。其结果，D触发器202进行工作。
相反，在完成了数据单元的状态转换的情况下，状态转换识别信号EN具有低电平，因而，时钟CLK始终具有低电平。其结果，D触发器202不再工作。因此，可防止电力消耗的浪费。
接着，将察看在数据单元写入数据“1”时的工作。
首先，位线信号BLn及字线信号WLn分别从晶体管T8、T10的门极输入而选择特定数据单元。图2至图4示出了根据位线信号BL0及字线信号WL0而选择第一数据单元。
接着，如图6所示，将具有电源电压VDD的输入信号提供给晶体管T9、T11的门极。其结果，晶体管T11处于非激活状态，晶体管T9处于激活状态。因此，通过第一开关S1、晶体管T10、数据单元、晶体管T8及晶体管T9来向位线形成电流路径。即，电流从感测线向位线流动，这种电流的流动在图4中示出。
接着，为了执行写入工作，写入电压Vwrite向晶体管T1、T2的门极输入。其结果，开始在数据单元写入数据“1”。
之后，写入工作信号WEN及感测(Sense)信号具有高电平并分别向与门204及或门206输入。
在此情况下，根据电流的流动而节点n2、n3的电压施加于比较器200的输入端。其中，数据单元的当前状态反映在比较器200的(+)输入端子。
若所要写入的数据“1”与数据单元的当前状态不同，比较器200则输出具有高电平的比较信号，若所要写入的数据“1”与数据单元的当前状态相同、即若结束写入工作，比较器200则输出具有低电平的比较信号。
若因所要写入的数据“1”与数据单元的当前状态不同而使得比较器200输出具有高电平的比较信号，与门204及或门206则输出高电平，其结果，状态转换识别信号
Figure GDA0001978535350000081
具有低电平。因此，读取及写入驱动电路102的晶体管T5、T6维持激活状态而继续进行写入工作。
相反，若因所要写入的数据“1”与数据单元的当前状态相同而使得比较器200输出具有低电平的比较信号，与门204则输出低电平，若感测(Sense)信号转换成低电平，或门206则输出低电平。其结果，状态转换识别信号
Figure GDA0001978535350000082
具有高电平，因此，读取及写入驱动电路102的晶体管T5、T6处于非激活状态，从而终止写入工作。即，若完成写入工作，则自动终止写入工作，从而相当地减少耗电。
另一方面，感测(Sense)信号作为感测到进行写入工作时所选择的数据单元的状态为止使电路工作规定时间的信号来使用，如图7所示，若感测到数据单元的状态，则从高电平转换成低电平。
因此，当感测(Sense)信号为低电平时，完成数据单元的状态转换，如上所述，若所要写入的数据“1”与数据单元的当前状态相同，则输出具有高电平的状态转换识别信号
Figure GDA0001978535350000083
而自动终止写入工作。
接着，察看读取数据时的数据单元的工作。当进行读取工作时，与基准单元相连接的晶体管T7被激活。
首先，位线信号BLn及字线信号WLn分别从晶体管T8、T10的门极输入而选择特定数据单元。在图2至图4中，根据位线信号BL0及字线信号WL0而选择了第一数据单元。
由于在读取工作中与电流的方向无关，因而为了选择普通的读取电流方向，提供具有接地电压的输入(input)信号。
其结果，晶体管T9处于非激活状态，晶体管T11处于激活状态。因此，通过第二开关S2、晶体管T8、数据单元、晶体管T10及晶体管T11来向感测线(sensing line)形成电流路径。这种电流路径在图3中示出。
接着，为了执行读取工作，读取电压Vread向晶体管T1、T2的门极输入。
之后，感测(Sense)信号向或门206输入，具有低电平的WEN向与门204输入。其结果，仅在感测(Sense)信号具有高电平的区间内执行读取工作。
执行读取工作的结果，比较器200对数据单元的电压和基准单元的电压进行比较，并输出基于比较结果的比较信号。比较信号通过开关S3、S4而输出，D触发器202根据所输入的比较信号来输出规定信号。
此时，感测电路(未图示)感测比较器200的输出、开关S3的输出或D触发器202的输出而读取数据。但是，在利用D触发器202的输出而感测数据的情况下，有可能因时钟CLK的影响而产生读取错误。因此，上述感测电路在进行读取工作时通过比较器200的输出或开关S3的输出来读取数据为好。
这种进行读取工作时的信号流在图8中示出。
另一方面，在前所述的实施例的结构要素可在程序观点上能够容易掌握。即，各个结构要素可通过各自的程序来掌握。此外，在前所述的实施例的程序可在装置的结构要素的观点上容易掌握。
此外，在前所述的技术内容可通过各种计算机单元而执行的程序指令形态体现，从而记录在计算机可读介质。上述计算机可读介质可将程序指令、数据文件、数据结构等单独或结合而包含。记录在上述介质的程序指令可以是为了实施例而特别设计并构成的，或者可以是计算机软件行业技术人员公知并可使用的。计算机可读记录介质的例子有硬盘、软盘及磁带等的磁介质(magnetic media)、CD-ROM、DVD等的光记录介质(optical media)、光磁软盘(floptical disk)等的磁-光介质(magneto-opticalmedia)、以及只读存储器(ROM)、随机存储器(RAM)、闪存等的以存储程序指令并执行的方式特别构成的硬件装置。程序指令的例子有通过编译器制作的机器语言代码(machine language code)，不仅如此，还包含通过使用解释器等来可由计算机执行的高级语言代码。硬件装置能够以执行实施例的工作的方式由一个以上的软件模块工作，反之亦然。
(产业上的可利用性)
本发明的范围由权利要求书体现，从权利要求书的含义、范围及等同概念导出的所有变更或变形的实施方式应包括在本发明的范围。

Claims (16)

1.一种磁阻存储装置，其特征在于，包括：
存储装置，包括数据单元及基准单元；
读取及写入驱动电路，为了选择性地执行上述数据单元的读取工作及写入工作中的一个而使用通过第一端施加的电源电压和通过第二端施加的写入电压及读取电压中的一个；以及
状态转换识别部，对分别包含上述数据单元及上述基准单元的路径上的节点的电平彼此比较，在执行上述写入工作时根据比较结果识别上述数据单元的状态转换，并根据上述状态转换的识别结果切断对上述路径上的上述节点的上述电源电压而使上述写入工作终止，
上述节点位于上述第一端和上述第二端之间。
2.根据权利要求1所述的磁阻存储装置，其特征在于，
上述基准单元包括基准电阻。
3.根据权利要求1所述的磁阻存储装置，其特征在于，
上述状态转换识别部向上述读取及写入驱动电路提供状态转换识别信号而使上述写入工作终止。
4.根据权利要求3所述的磁阻存储装置，其特征在于，
上述状态转换识别部根据上述识别结果向上述读取及写入驱动电路提供具有用于使上述读取及写入驱动电路处于非激活状态的高电平的状态转换识别信号而使上述写入工作终止。
5.根据权利要求4所述的磁阻存储装置，其特征在于，
上述状态转换识别部对上述基准单元的基准电阻和上述数据单元的电阻进行比较而识别上述数据单元的状态转换。
6.根据权利要求1所述的磁阻存储装置，其特征在于，
上述状态转换识别部在上述写入工作的起点开始工作，在完成上述数据单元的状态转换为止中断上述工作。
7.一种状态转换识别部，其特征在于，包括：
比较器，与为了选择性地执行对于数据单元的读取工作及写入工作中的一个而基于通过第一端施加的电源电压和通过第二端施加的写入电压及读取电压中的一个进行工作的读取及写入驱动电路相连接，从而对在分别包含上述数据单元及基准单元的路径上位于上述第一端和上述第二端之间的节点的电平彼此比较；以及
状态转换识别电路，在执行上述写入工作中根据上述比较器的输出向上述读取及写入驱动电路输出状态转换识别信号，
为了终止上述写入工作，上述状态转换识别信号用于对上述路径上的上述节点切断上述电源电压。
8.根据权利要求7所述的状态转换识别部，其特征在于，
上述比较器在上述写入工作时将上述数据单元的当前状态和上述数据单元中所要写入的数据而输出比较信号。
9.根据权利要求8所述的状态转换识别部，其特征在于，
若上述数据单元的当前状态表示写入数据，上述状态转换识别电路则向上述读取及写入驱动电路提供具有高电平的状态转换识别信号。
10.根据权利要求8所述的状态转换识别部，其特征在于，
上述状态转换识别电路在上述写入工作的起点处于激活状态，在完成了上述数据单元的状态转换时处于非激活状态。
11.根据权利要求8所述的状态转换识别部，其特征在于，
若上述数据单元的当前状态没能表示写入数据，上述状态转换识别电路则向上述读取及写入驱动电路提供具有低电平的状态转换识别信号。
12.一种包括数据单元和基准单元的磁阻存储装置中的读取及写入工作方法，其特征在于，包括：
为了选择性地执行上述数据单元的读取工作及写入工作中的一个而基于通过第一端施加的电源电压和通过第二端施加的写入电压及读取电压中的一个使读取及写入驱动电路工作的步骤；
对在分别包含上述数据单元及上述基准单元的路径上位于上述第一端和上述第二端之间的节点的电平彼此比较的步骤；
在执行上述写入工作时根据比较结果识别上述数据单元的状态转换的步骤；以及
根据上述状态转换的识别结果，切断对上述路径上的上述节点的上述电源电压而使上述写入工作终止的步骤。
13.根据权利要求12所述的磁阻存储装置中的读取及写入工作方法，其特征在于，
上述基准单元包括基准电阻。
14.根据权利要求12所述的磁阻存储装置中的读取及写入工作方法，其特征在于，
上述使写入工作终止的步骤包括：向上述读取及写入驱动电路提供状态转换识别信号的步骤。
15.根据权利要求14所述的磁阻存储装置中的读取及写入工作方法，其特征在于，
上述使写入工作终止的步骤包括：向上述读取及写入驱动电路提供具有高电平的状态转换识别信号。
16.根据权利要求15所述的磁阻存储装置中的读取及写入工作方法，其特征在于，
根据上述识别结果向上述读取及写入驱动电路提供具有用于使上述读取及写入驱动电路处于非激活状态的高电平的状态转换识别信号而使上述写入工作终止。
CN201780052443.7A 2016-08-30 2017-07-05 进行写入工作时可识别状态转换的磁阻存储装置及其读取及写入工作方法 Active CN109690679B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2016-0110491 2016-08-30
KR20160110491 2016-08-30
KR10-2016-0147219 2016-11-07
KR1020160147219A KR101976045B1 (ko) 2016-08-30 2016-11-07 쓰기 동작시 상태 전환 인식이 가능한 자기 저항 메모리 장치 및 이에 있어서 읽기 및 쓰기 동작 방법
PCT/KR2017/007187 WO2018043903A1 (ko) 2016-08-30 2017-07-05 쓰기 동작시 상태 전환 인식이 가능한 자기 저항 메모리 장치 및 이에 있어서 읽기 및 쓰기 동작 방법

Publications (2)

Publication Number Publication Date
CN109690679A CN109690679A (zh) 2019-04-26
CN109690679B true CN109690679B (zh) 2023-05-23

Family

ID=61725626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780052443.7A Active CN109690679B (zh) 2016-08-30 2017-07-05 进行写入工作时可识别状态转换的磁阻存储装置及其读取及写入工作方法

Country Status (3)

Country Link
JP (1) JP6751470B2 (zh)
KR (1) KR101976045B1 (zh)
CN (1) CN109690679B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210054243A (ko) 2019-11-05 2021-05-13 삼성전자주식회사 비휘발성 메모리 장치, 그것의 쓰기 방법, 및 그것을 갖는 저장 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693824B2 (en) * 2002-06-28 2004-02-17 Motorola, Inc. Circuit and method of writing a toggle memory
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US7352629B2 (en) * 2005-12-29 2008-04-01 Sandisk Corporation Systems for continued verification in non-volatile memory write operations
JP5121439B2 (ja) * 2007-12-26 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
JP2011253595A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 不揮発性半導体記憶装置
US8908428B2 (en) 2013-01-29 2014-12-09 Samsung Electronics Co., Ltd. Voltage assisted STT-MRAM writing scheme
DE112013007054T5 (de) * 2013-06-28 2016-03-17 Intel Corporation Vorrichtung für Schreib- und Lese-Vorgänge mit geringem Energieverbrauch für einen resistiven Speicher
JP6404326B2 (ja) * 2014-03-24 2018-10-10 国立大学法人東北大学 抵抗変化型記憶素子のデータ書き込み装置
KR20160025927A (ko) * 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 반도체 메모리 장치
US9691462B2 (en) * 2014-09-27 2017-06-27 Qualcomm Incorporated Latch offset cancelation for magnetoresistive random access memory

Also Published As

Publication number Publication date
KR101976045B1 (ko) 2019-05-09
JP6751470B2 (ja) 2020-09-02
CN109690679A (zh) 2019-04-26
KR20180025085A (ko) 2018-03-08
JP2019526882A (ja) 2019-09-19

Similar Documents

Publication Publication Date Title
US9972373B2 (en) Self-referenced read with offset current in a memory
US9892784B2 (en) Semiconductor device and error correction method
JP4271168B2 (ja) 半導体記憶装置
US10629251B2 (en) Semiconductor memory system and operating method thereof
EP2569772B1 (en) Write energy conservation in memory
TWI594237B (zh) 具有位元線控制的記憶體
US20160027529A1 (en) Address Fault Detection Circuit
CN109690679B (zh) 进行写入工作时可识别状态转换的磁阻存储装置及其读取及写入工作方法
US20180321312A1 (en) Test device
TWI601146B (zh) 半導體記憶體裝置
US7376801B2 (en) Power saving data storage circuit, data writing method in the same, and data storage device
JP5150576B2 (ja) 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置
KR102167831B1 (ko) 메모리 디바이스 및 그의 테스트 읽기 쓰기 방법
US8462567B2 (en) Asynchronous semiconductor memory capable of preventing coupling noise
US8953395B2 (en) Memory with variable strength sense amplifier
KR20030014104A (ko) 양품 섹터 판정 기능을 갖는 비휘발성 반도체 기억 장치
JP2007026477A (ja) 不揮発性記憶装置
JP5807287B2 (ja) 試験可能な不揮発論理ゲート
KR20220064404A (ko) 메모리 셀에서의 읽기 교란의 감소를 위한 전압 프로파일
US10090063B2 (en) System for testing charge trap memory cells
KR100924347B1 (ko) 컬럼 선택 신호 제어 장치 및 방법
US8160860B1 (en) Method and apparatus for event-based simulation of a digital design having a power shut-off feature
JP2009163807A (ja) メモリセルの不良検出方法及び半導体記憶装置
JP2006349616A (ja) デコーダ回路
KR20170130265A (ko) 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant