JP5150576B2 - 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置 - Google Patents
抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置 Download PDFInfo
- Publication number
- JP5150576B2 JP5150576B2 JP2009172361A JP2009172361A JP5150576B2 JP 5150576 B2 JP5150576 B2 JP 5150576B2 JP 2009172361 A JP2009172361 A JP 2009172361A JP 2009172361 A JP2009172361 A JP 2009172361A JP 5150576 B2 JP5150576 B2 JP 5150576B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- write enable
- enable signal
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
Description
図1は、不揮発性半導体メモリとしてのReRAM(Resistive RAM)のメモリセルアレイの構成と、ローデコーダ10およびカラムデコーダ20の回路構成例を示すものである。図1に示すセルアレイでは、複数のワード線WLと、複数のビット線BLとの各交差位置にメモリセルMが設けられている。図1の場合は、セルアレイは3×3の場合について示しており、ワード線WL〈0〉〜WL〈2〉とビット線BL〈0〉〜BL〈2〉との各交差位置にメモリセルMが設けられている。各メモリセルMは、可変抵抗素子VRと、整流素子としてのダイオードDとの直列接続によって構成されている。可変抵抗素子VRは、一端がワード線WLに接続され、他端がダイオードDを介してビット線BLに接続されている。
次に、図11〜図13に従ってこの発明の第2の実施の形態について説明する。この第2の実施の形態においては、シーケンスメモリ回路40、71に対しパラメータセットコマンド55を用いて、データをセットするための構成について説明する。図11は、パラメータセットコマンド55を用いたシーケンスメモリ回路40、71へのデータセットの手順を示すタイムチャート、図12は、コマンド信号に対応してデータが記憶されたシーケンスメモリ回路用のデータ記憶部の一例を示すものである。
次に、図14に従ってこの発明の第3の実施の形態について説明する。この第3の実施の形態においては、第1の実施の形態で説明したテスト回路30をReRAM装置の実機内に搭載しており、このReRAM装置においては、実機での通常使用モードとテストモードとの切替えが可能となっている。図14では、VROWUP信号を発生するテストシステムのみを図示し、他のWLDVSEL信号、BLSEL信号を発生するテストシステムの図示は省略した。
Claims (5)
- 複数のワード線と複数のビット線の各交差部に整流素子および可変抵抗素子を含むメモリ素子を配置し、ライトイネーブル信号に同期させた複数のコア制御信号を用いてワード線の活性化/非活性化制御とビット線の活性化/非活性化制御を行う抵抗変化メモリの動作確認テストを行う抵抗変化メモリのテスト装置であって、
一定周期で信号変化する第1のライトイネーブル信号と、前記ワード線の活性化/非活性化制御とビット線の活性化/非活性化制御との間の限界時間の確認を行う時間部分で信号変化させる第2のライトイネーブル信号が信号変化するときに自己発生させた自己発生パルスとに基づきシフトパルスを生成するシフトパルス発生回路と、
前記シフトパルスによってシフト動作を行う複数段のレジスタを有し、発生させるコア制御信号の波形に対応するデータが夫々初期設定される複数個のシフトレジスタ回路と、
前記シフトレジスタ回路の最終段出力を第1のライトイネーブル信号によってラッチする第1のラッチ回路と、前記シフトレジスタ回路の最終段の1段前の出力を第1のライトイネーブル信号によってラッチする第2のラッチ回路と、第2のラッチ回路の出力を第2ライトイネーブル信号によってラッチする第3のラッチ回路と、第1および第2ライトイネーブル信号によって形成したスイッチ信号によって前記第2及び第3のラッチ回路の出力を選択して前記コア制御信号として出力するセレクタ回路とを夫々備える複数のコア制御信号生成回路と、
を備えることを特徴とする抵抗変化メモリのテスト装置。 - 前記シフトパルス発生回路は、
シフト動作を行う複数段のレジスタを有し、前記第2ライトイネーブル信号が信号変化するサイクルに対応するレジスタが他のレジスタと異なる論理レベルとなるよう初期設定される第2シフトレジスタ回路と、
この第2シフトレジスタ回路の出力および第1のライトイネーブル信号に基づき、前記第2ライトイネーブル信号が信号変化するサイクルで自己発生パルスを発生するパルス自己発生回路と、
第1のライトイネーブル信号および前記自己発生パルスに基づき、第1のライトイネーブル信号に自己発生パルスが付加されたシフトパルスを発生し、発生したシフトパルスを前記第2シフトレジスタ回路に入力する回路と、
を備えることを特徴とする請求項1に記載の抵抗変化メモリのテスト装置。 - 複数のワード線と複数のビット線の各交差部に整流素子および可変抵抗素子を含むメモリ素子を配置し、ライトイネーブル信号に同期させた複数のコア制御信号を用いてワード線の活性化/非活性化制御とビット線の活性化/非活性化制御を行う抵抗変化メモリの動作確認テストを行う抵抗変化メモリのテスト方法において、
一定周期で信号変化する第1のライトイネーブル信号と、前記ワード線の活性化/非活性化制御とビット線の活性化/非活性化制御との間の限界時間の確認を行う時間部分で信号変化する第2のライトイネーブル信号とを入力し、
入力された第1および第2のライトイネーブル信号に基づいて、複数のコア制御信号が信号変化する時間間隔が局所的に前記第1のライトイネーブル信号の周期よりも短い複数のコア制御信号を発生し、
前記発生された複数のコア制御信号を用いて抵抗変化メモリの動作確認を行うことを特徴とする抵抗変化メモリのテスト方法。 - 複数のワード線と複数のビット線の各交差部に整流素子および可変抵抗素子を含むメモリ素子を配置し、ライトイネーブル信号に同期させた複数のコア制御信号を用いてワード線の活性化/非活性化制御とビット線の活性化/非活性化制御を行う抵抗変化メモリ装置であって、
一定周期で信号変化する第1のライトイネーブル信号と、前記ワード線の活性化/非活性化制御とビット線の活性化/非活性化制御との間の限界時間の確認を行う時間部分で信号変化させる第2のライトイネーブル信号が信号変化するときに自己発生させた自己発生パルスとに基づきシフトパルスを生成するシフトパルス発生回路と、
前記シフトパルスによってシフト動作を行う複数段のレジスタを有し、発生させるコア制御信号の波形に対応するデータが夫々初期設定される複数個のシフトレジスタ回路と、
前記シフトレジスタ回路の最終段出力を第1のライトイネーブル信号によってラッチする第1のラッチ回路と、前記シフトレジスタ回路の最終段の1段前の出力を第1のライトイネーブル信号によってラッチする第2のラッチ回路と、第2のラッチ回路の出力を第2ライトイネーブル信号によってラッチする第3のラッチ回路と、第1および第2ライトイネーブル信号によって形成したスイッチ信号によって前記第2及び第3のラッチ回路の出力を選択して前記コア制御信号として出力するセレクタ回路とを夫々備える複数のコア制御信号生成回路と、
を備えることを特徴とする抵抗変化メモリ装置。 - 前記シフトパルス発生回路は、
シフト動作を行う複数段のレジスタを有し、前記第2ライトイネーブル信号が信号変化するサイクルに対応するレジスタが他のレジスタと異なる論理レベルとなるよう初期設定される第2シフトレジスタ回路と、
この第2シフトレジスタ回路の出力および第1のライトイネーブル信号とに基づき、前記第2ライトイネーブル信号が信号変化するサイクルで自己発生パルスを発生するパルス自己発生回路と、
第1のライトイネーブル信号および前記自己発生パルスに基づき、第1のライトイネーブル信号に自己発生パルスが付加されたシフトパルスを発生し、発生したシフトパルスを前記第2シフトレジスタ回路に入力する回路と、
を備えることを特徴とする請求項4に記載の抵抗変化メモリ装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009172361A JP5150576B2 (ja) | 2009-07-23 | 2009-07-23 | 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置 |
US12/752,646 US20110019492A1 (en) | 2009-07-23 | 2010-04-01 | Test device and test method for resistive random access memory and resistive random access memory device |
US13/238,479 US8593852B2 (en) | 2009-07-23 | 2011-09-21 | Test device and test method for resistive random access memory and resistive random access memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009172361A JP5150576B2 (ja) | 2009-07-23 | 2009-07-23 | 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011028799A JP2011028799A (ja) | 2011-02-10 |
JP5150576B2 true JP5150576B2 (ja) | 2013-02-20 |
Family
ID=43497226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009172361A Active JP5150576B2 (ja) | 2009-07-23 | 2009-07-23 | 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110019492A1 (ja) |
JP (1) | JP5150576B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010192040A (ja) * | 2009-02-18 | 2010-09-02 | Toshiba Corp | 半導体記憶装置 |
JP5404674B2 (ja) * | 2011-03-02 | 2014-02-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8605531B2 (en) | 2011-06-20 | 2013-12-10 | Intel Corporation | Fast verify for phase change memory with switch |
KR20140053325A (ko) | 2011-09-14 | 2014-05-07 | 인텔 코오퍼레이션 | 저항 변화 메모리 소자용 전극 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH026770A (ja) * | 1988-06-23 | 1990-01-10 | Hitachi Electron Eng Co Ltd | テスターのタイミング信号発生回路 |
JP4531892B2 (ja) * | 1999-10-29 | 2010-08-25 | 富士通セミコンダクター株式会社 | 半導体集積回路、半導体集積回路の制御方法、および可変遅延回路 |
JP3892788B2 (ja) * | 2002-09-30 | 2007-03-14 | 株式会社東芝 | 同期型半導体記憶装置及びそのテスト方法 |
JP2006244561A (ja) * | 2005-03-01 | 2006-09-14 | Renesas Technology Corp | 半導体装置 |
JP4410272B2 (ja) * | 2007-05-11 | 2010-02-03 | 株式会社東芝 | 不揮発性メモリ装置及びそのデータ書き込み方法 |
JP4427560B2 (ja) * | 2007-05-21 | 2010-03-10 | 株式会社東芝 | 不揮発性メモリ装置のデータ書き込み方法 |
JP4496238B2 (ja) * | 2007-06-04 | 2010-07-07 | 株式会社東芝 | 不揮発性メモリ装置 |
JP5100292B2 (ja) * | 2007-10-05 | 2012-12-19 | 株式会社東芝 | 抵抗変化メモリ装置 |
-
2009
- 2009-07-23 JP JP2009172361A patent/JP5150576B2/ja active Active
-
2010
- 2010-04-01 US US12/752,646 patent/US20110019492A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2011028799A (ja) | 2011-02-10 |
US20110019492A1 (en) | 2011-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3244340B2 (ja) | 同期型半導体記憶装置 | |
KR100827703B1 (ko) | 상변화메모리 장치의 테스트 방법 | |
US20130326295A1 (en) | Semiconductor memory device including self-contained test unit and test method thereof | |
US8593852B2 (en) | Test device and test method for resistive random access memory and resistive random access memory device | |
US20150063020A1 (en) | Semiconductor device | |
CN107170477B (zh) | 半导体存储装置 | |
JP5150576B2 (ja) | 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置 | |
US8687423B2 (en) | Nonvolatile memory device and method of operating the same | |
US6809975B2 (en) | Semiconductor memory device having test mode and memory system using the same | |
US8451653B2 (en) | Semiconductor integrated circuit having a test function for detecting a defective cell | |
JP2007200529A (ja) | 半導体メモリ装置 | |
US6785187B2 (en) | Semiconductor device having integrated memory and logic | |
US20160307639A1 (en) | Semiconductor device and method of driving the same | |
JP2012155772A (ja) | 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置 | |
US9424906B2 (en) | Timing controller with delay time units for a semiconductor storage device | |
US6873556B2 (en) | Semiconductor memory device with test mode and testing method thereof | |
KR102610279B1 (ko) | 메모리 장치, 메모리 장치의 동작 방법 및 메모리 장치를 포함하는 테스트 시스템의 동작 방법 | |
JP2003281899A (ja) | 半導体記憶装置とその試験方法 | |
US9240246B2 (en) | Semiconductor device having fuse circuit | |
JP2013149332A (ja) | メモリ装置及びメモリ装置のテスト方法 | |
KR100924017B1 (ko) | 오토 프리차지 회로 및 오토 프리차지 방법 | |
KR100873618B1 (ko) | 워드 라인 테스트 제어 회로 | |
JP2014203469A (ja) | 半導体装置 | |
JP2016058121A (ja) | 半導体装置 | |
KR20090045571A (ko) | 반도체 메모리 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121203 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5150576 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |