JP4427560B2 - 不揮発性メモリ装置のデータ書き込み方法 - Google Patents
不揮発性メモリ装置のデータ書き込み方法 Download PDFInfo
- Publication number
- JP4427560B2 JP4427560B2 JP2007133586A JP2007133586A JP4427560B2 JP 4427560 B2 JP4427560 B2 JP 4427560B2 JP 2007133586 A JP2007133586 A JP 2007133586A JP 2007133586 A JP2007133586 A JP 2007133586A JP 4427560 B2 JP4427560 B2 JP 4427560B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- bit line
- write
- word line
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Description
図6は、実施の形態1による書き込み電圧波形を、図5と同様にビット線BL1とワード線WL1が選択された場合について示している。書き込み高電圧Vppの印加に先立って、全ワード線及び全ビット線を電源電圧Vdd、或いは他の適当な内部電源電圧まで充電する(タイミングt0)。この動作はメモリチップの電源投入と同時に行ってもよい。
図7は、実施の形態2による書き込み電圧波形を、同様にビット線BL1とワード線WL1が選択された場合について示している。書き込み高電圧Vppの印加に先立って、全ワード線及び全ビット線を電源電圧Vdd、或いは他の適当な内部電源電圧まで充電する(タイミングt0)。ここまでは実施の形態1と同様である。
実施の形態1では、非選択ビット線BL2をVppに充電する。これは、センスアンプ回路12内にVpp充電回路を用意することを想定している。
実施の形態2では、タイミングt1で全ワード線と共に全ビット線を書き込み電圧Vppまで充電する。これは、センスアンプ回路12内にVpp充電回路を用意することを想定している。
Claims (4)
- 互いに交差するワード線とビット線及び、それらの各交差部に配置された電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子及び可変抵抗素子と直列接続された整流素子からなるメモリセルを有する不揮発性メモリ装置のデータ書き込み方法であって、
ワード線及びビット線を所定電圧まで充電した後、
選択ワード線を前記所定電圧より高い書き込み又は消去電圧まで充電し、非選択ビット線を前記選択ワード線の書き込み又は消去電圧への充電動作を利用して前記書き込み又は消去電圧と同程度の書き込み阻止電圧までメモリセルを介して迂回充電すると共に、選択ビット線を放電させることにより、
前記選択ワード線と前記選択ビット線の交差部の選択メモリセルに書き込み又は消去を行う
ことを特徴とする不揮発性メモリ装置のデータ書き込み方法。 - 前記ワード線及びビット線を所定電圧まで充電した後、
前記選択ビット線を放電させるに先立ち、前記ワード線及びビット線を書き込み又は消去電圧まで充電し、前記選択ビット線の放電に際して非選択ワード線も放電させる
ことを特徴とする請求項1記載の不揮発性メモリ装置のデータ書き込み方法。 - 前記所定電圧は、前記書込電圧又は消去電圧より低い
ことを特徴とする請求項2記載の不揮発性メモリ装置のデータ書き込み方法。 - 前記ビット線の書き込み又は消去電圧への充電は、前記ワード線の書き込み又は消去電圧への充電動作を利用した、メモリセルを介しての迂回充電である
ことを特徴とする請求項2記載の不揮発性メモリ装置のデータ書き込み方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007133586A JP4427560B2 (ja) | 2007-05-21 | 2007-05-21 | 不揮発性メモリ装置のデータ書き込み方法 |
US12/123,827 US7911823B2 (en) | 2007-05-21 | 2008-05-20 | Method of programming a non-volatile memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007133586A JP4427560B2 (ja) | 2007-05-21 | 2007-05-21 | 不揮発性メモリ装置のデータ書き込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008287827A JP2008287827A (ja) | 2008-11-27 |
JP4427560B2 true JP4427560B2 (ja) | 2010-03-10 |
Family
ID=40072236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007133586A Active JP4427560B2 (ja) | 2007-05-21 | 2007-05-21 | 不揮発性メモリ装置のデータ書き込み方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7911823B2 (ja) |
JP (1) | JP4427560B2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8139409B2 (en) | 2010-01-29 | 2012-03-20 | Unity Semiconductor Corporation | Access signal adjustment circuits and methods for memory cells in a cross-point array |
JP5214208B2 (ja) * | 2007-10-01 | 2013-06-19 | スパンション エルエルシー | 半導体装置及びその制御方法 |
JP5106297B2 (ja) * | 2008-07-30 | 2012-12-26 | 株式会社東芝 | 半導体記憶装置 |
JP4846816B2 (ja) | 2009-03-19 | 2011-12-28 | 株式会社東芝 | 抵抗変化型メモリ |
US8144506B2 (en) | 2009-06-23 | 2012-03-27 | Micron Technology, Inc. | Cross-point memory devices, electronic systems including cross-point memory devices and methods of accessing a plurality of memory cells in a cross-point memory array |
US8593852B2 (en) | 2009-07-23 | 2013-11-26 | Kabushiki Kaisha Toshiba | Test device and test method for resistive random access memory and resistive random access memory device |
JP5150576B2 (ja) * | 2009-07-23 | 2013-02-20 | 株式会社東芝 | 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置 |
JP2011054233A (ja) | 2009-09-01 | 2011-03-17 | Toshiba Corp | 半導体記憶装置 |
JP4945609B2 (ja) * | 2009-09-02 | 2012-06-06 | 株式会社東芝 | 半導体集積回路装置 |
US8817521B2 (en) | 2009-11-24 | 2014-08-26 | Industrial Technology Research Institute | Control method for memory cell |
TWI428929B (zh) * | 2009-11-24 | 2014-03-01 | Ind Tech Res Inst | 控制方法 |
JP2011123951A (ja) * | 2009-12-10 | 2011-06-23 | Toshiba Corp | 半導体記憶装置、及びその検査方法 |
KR101652826B1 (ko) | 2010-01-08 | 2016-08-31 | 삼성전자주식회사 | 반도체 소자 및 그 구동 방법 |
JP5066211B2 (ja) | 2010-03-24 | 2012-11-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5161911B2 (ja) | 2010-03-25 | 2013-03-13 | 株式会社東芝 | 抵抗変化メモリ |
KR101134240B1 (ko) * | 2010-04-29 | 2012-04-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 동작 방법 |
TWI506627B (zh) | 2011-08-30 | 2015-11-01 | Ind Tech Res Inst | 電阻式記憶體及其寫入驗證方法 |
US8730745B2 (en) * | 2012-03-23 | 2014-05-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method for controlling the same |
JP5989611B2 (ja) * | 2013-02-05 | 2016-09-07 | 株式会社東芝 | 半導体記憶装置、及びそのデータ制御方法 |
US9312005B2 (en) | 2013-09-10 | 2016-04-12 | Micron Technology, Inc. | Accessing memory cells in parallel in a cross-point array |
US10032509B2 (en) * | 2015-03-30 | 2018-07-24 | Toshiba Memory Corporation | Semiconductor memory device including variable resistance element |
US10424358B2 (en) | 2017-06-12 | 2019-09-24 | Sandisk Technologies Llc | Bias control circuit with distributed architecture for memory cells |
KR102392661B1 (ko) * | 2017-07-18 | 2022-04-29 | 삼성전자주식회사 | 비휘발성 메모리 장치의 전압 생성기, 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법 |
US10832778B1 (en) * | 2019-06-28 | 2020-11-10 | Sandisk Technologies Llc | Negative voltage wordline methods and systems |
KR20210070761A (ko) * | 2019-12-05 | 2021-06-15 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6831854B2 (en) * | 2002-08-02 | 2004-12-14 | Unity Semiconductor Corporation | Cross point memory array using distinct voltages |
CN1764982B (zh) * | 2003-03-18 | 2011-03-23 | 株式会社东芝 | 相变存储器装置及其制造方法 |
CN100394603C (zh) * | 2003-04-03 | 2008-06-11 | 株式会社东芝 | 相变存储装置 |
JP2005032401A (ja) * | 2003-06-17 | 2005-02-03 | Sharp Corp | 不揮発性半導体記憶装置及びその書き込み方法と消去方法 |
JP3752589B2 (ja) * | 2003-06-25 | 2006-03-08 | 松下電器産業株式会社 | 不揮発性メモリを駆動する方法 |
US7307268B2 (en) * | 2005-01-19 | 2007-12-11 | Sandisk Corporation | Structure and method for biasing phase change memory array for reliable writing |
JP4313372B2 (ja) * | 2005-05-11 | 2009-08-12 | シャープ株式会社 | 不揮発性半導体記憶装置 |
KR100674992B1 (ko) * | 2005-09-08 | 2007-01-29 | 삼성전자주식회사 | 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치 |
-
2007
- 2007-05-21 JP JP2007133586A patent/JP4427560B2/ja active Active
-
2008
- 2008-05-20 US US12/123,827 patent/US7911823B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080291716A1 (en) | 2008-11-27 |
US7911823B2 (en) | 2011-03-22 |
JP2008287827A (ja) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4427560B2 (ja) | 不揮発性メモリ装置のデータ書き込み方法 | |
JP4410272B2 (ja) | 不揮発性メモリ装置及びそのデータ書き込み方法 | |
US7903448B2 (en) | Resistance random access memory having common source line | |
US7835174B2 (en) | Non-volatile memory device and method of reading data therefrom | |
JP5300796B2 (ja) | 抵抗変化型メモリ | |
US9691476B2 (en) | Multi-context configuration memory | |
US7800935B2 (en) | Resistance change memory device | |
EP1965391B1 (en) | Non-volatile semiconductor memory device | |
JP4282314B2 (ja) | 記憶装置 | |
US8223530B2 (en) | Variable-resistance memory device and its operation method | |
JP5032621B2 (ja) | 不揮発性半導体メモリ及びその製造方法 | |
JP4496238B2 (ja) | 不揮発性メモリ装置 | |
JP5006369B2 (ja) | 不揮発性半導体記憶装置 | |
JP2008034057A (ja) | 半導体記憶装置 | |
JP2008016098A (ja) | 半導体記憶装置 | |
JP2008146711A (ja) | 不揮発性半導体記憶装置 | |
US8238138B2 (en) | Semiconductor memory device and its operation method | |
US8861252B2 (en) | Reset circuit for resistive memory device | |
JP4189269B2 (ja) | 不揮発性半導体記憶装置、その書き込み・リセット方法、及び、その読み出し方法 | |
JP2011054233A (ja) | 半導体記憶装置 | |
JP2011175716A (ja) | 半導体記憶装置 | |
JP6163817B2 (ja) | 不揮発性メモリセルおよび不揮発性メモリ | |
Chen et al. | Patents Relevant to Cross-Point Memory Array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4427560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |