JP2011175716A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2011175716A JP2011175716A JP2010040408A JP2010040408A JP2011175716A JP 2011175716 A JP2011175716 A JP 2011175716A JP 2010040408 A JP2010040408 A JP 2010040408A JP 2010040408 A JP2010040408 A JP 2010040408A JP 2011175716 A JP2011175716 A JP 2011175716A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- memory cell
- cell
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【解決手段】電流制限回路106は、セット動作時においてメモリセルMCに流れるセル電流Icellが、コンプライアンス電流Icompを超えないよう制御を行う。電流制限回路106は、あるタイミングにおけるセル電流Icellswのα倍のコンプライアンス電流Icompを生成し、このコンプライアンス電流Icompを電流経路50に流す。
【選択図】図3
Description
[構成]
図1は、本発明の第1実施形態に係る半導体記憶装置のブロック図である。この半導体記憶装置は、データを記憶するメモリセルアレイ101、メモリセルアレイ101を制御するロウデコーダ102、カラムデコーダ103、制御回路104、電源105、及び電流制限回路106を備える。
次に、本発明の第2実施形態を、図5を参照して説明する。第1実施形態と同一の構成については、同一の符号を付し、以下ではその詳細な説明は省略する。
次に、本発明の第3実施形態を、図6を参照して説明する。前述の実施形態と同一の構成については、同一の符号を付し、以下ではその詳細な説明は省略する。
以上、半導体記憶装置の一実施形態を説明してきたが、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加、置換等が可能である。例えば、第3実施形態のトランジスタ22(1)〜(n)は、第1実施形態にも採用可能である。また、電流ミラー回路20は、あるタイミングでのセル電流Icellのα倍の電流を生成できるものであればよく、図3等に示すものに限定されない。例えば、電流をα倍に増幅する増幅回路であってもよい。
Claims (5)
- 整流素子と可変抵抗素子とを直列接続してなるメモリセルが複数の第1配線及び複数の第2配線の交差部に配置されたメモリセルアレイと、
選択された前記第1配線及び選択された前記第2配線の交差部に配置された前記メモリセルに所定の電位差がかかるよう、選択された前記第1配線に第1電圧を印加するとともに選択された前記第2配線に前記第1電圧よりも小さい電圧値の第2電圧を印加する制御回路と、
前記メモリセルに流れるセル電流の上限値であるコンプライアンス電流を設定し、前記メモリセルを流れるセル電流が前記コンプライアンス電流を超えないよう制御する電流制限回路と
を備え、
前記電流制限回路は、
所定のタイミングにおける前記セル電流の電流値に所定の定数を乗じた電流値を有する第1電流を生成する電流生成回路と、
前記第1電圧を前記第1配線に供給する電流経路に、前記第1電流をミラーする電流ミラー回路と
を備えたことを特徴とする半導体記憶装置。 - 前記電流生成回路は、
前記セル電流を流す第1トランジスタと、
前記第1トランジスタとミラー接続され前記第1電流を発生させる第2トランジスタと、
前記第1トランジスタ及び前記第2トランジスタのゲートに一端を接続され固定電位の端子に他端を接続されるキャパシタと、
前記第1トランジスタのドレインとゲートとの間を短絡させるか切断するかを切り替えるスイッチとを備え、
前記スイッチは、前記所定のタイミングにて非導通状態となり、前記ドレインとゲートを切断する
ことを特徴とする請求項1記載の半導体記憶装置。 - 前記電流ミラー回路は、所定のタイミングで前記第1電流のミラー動作を開始する
ことを特徴とする請求項2記載の半導体記憶装置。 - 前記第2トランジスタは、並列接続されゲートを共通接続された複数の第3トランジスタを含み、
前記複数の第3トランジスタは、それぞれ第4トランジスタと直列接続され、
前記第4トランジスタは、制御信号に基づいて選択的に導通制御される
ことを特徴とする請求項2記載の半導体記憶装置。 - 前記第1電流と参照電流とを比較し、比較信号を出力する検出回路を
更に備えたことを特徴とする請求項1記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040408A JP5322974B2 (ja) | 2010-02-25 | 2010-02-25 | 半導体記憶装置 |
US13/033,151 US8422269B2 (en) | 2010-02-25 | 2011-02-23 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040408A JP5322974B2 (ja) | 2010-02-25 | 2010-02-25 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011175716A true JP2011175716A (ja) | 2011-09-08 |
JP5322974B2 JP5322974B2 (ja) | 2013-10-23 |
Family
ID=44688430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010040408A Expired - Fee Related JP5322974B2 (ja) | 2010-02-25 | 2010-02-25 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5322974B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011243265A (ja) * | 2010-05-20 | 2011-12-01 | Toshiba Corp | 不揮発性記憶装置及びその駆動方法 |
US9001556B2 (en) | 2012-08-03 | 2015-04-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device and operation method thereof |
US9431104B2 (en) | 2013-07-11 | 2016-08-30 | Kabushiki Kaisha Toshiba | Reconfigurable circuit and method of programming the same |
US9601196B2 (en) | 2014-09-17 | 2017-03-21 | Kabushiki Kaisha Toshiba | Resistive change memory including current limitation circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009217908A (ja) * | 2008-03-11 | 2009-09-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2009158677A2 (en) * | 2008-06-27 | 2009-12-30 | Sandisk 3D Llc | Pulse reset for non-volatile storage |
-
2010
- 2010-02-25 JP JP2010040408A patent/JP5322974B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009217908A (ja) * | 2008-03-11 | 2009-09-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2009158677A2 (en) * | 2008-06-27 | 2009-12-30 | Sandisk 3D Llc | Pulse reset for non-volatile storage |
JP2011526403A (ja) * | 2008-06-27 | 2011-10-06 | サンディスク スリーディー,エルエルシー | 不揮発性記憶用の短いリセットパルス |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011243265A (ja) * | 2010-05-20 | 2011-12-01 | Toshiba Corp | 不揮発性記憶装置及びその駆動方法 |
US9001556B2 (en) | 2012-08-03 | 2015-04-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device and operation method thereof |
US9520166B2 (en) | 2012-08-03 | 2016-12-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device and operation method thereof |
US9779809B2 (en) | 2012-08-03 | 2017-10-03 | Toshiba Memory Corporation | Resistive semiconductor memory device and operation method thereof |
US9431104B2 (en) | 2013-07-11 | 2016-08-30 | Kabushiki Kaisha Toshiba | Reconfigurable circuit and method of programming the same |
US9601196B2 (en) | 2014-09-17 | 2017-03-21 | Kabushiki Kaisha Toshiba | Resistive change memory including current limitation circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5322974B2 (ja) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8422269B2 (en) | Semiconductor memory device | |
JP5229742B2 (ja) | 半導体記憶装置 | |
JP4410272B2 (ja) | 不揮発性メモリ装置及びそのデータ書き込み方法 | |
US7903448B2 (en) | Resistance random access memory having common source line | |
JP4427560B2 (ja) | 不揮発性メモリ装置のデータ書き込み方法 | |
JP5175769B2 (ja) | 半導体記憶装置 | |
US8625329B2 (en) | Semiconductor storage device including variable resistive elements | |
US8331177B2 (en) | Resistance semiconductor memory device having a bit line supplied with a compensating current based on a leak current detected during a forming operation | |
US8498141B2 (en) | Non-volatile semiconductor memory device | |
JP2011108327A (ja) | 不揮発性半導体記憶装置 | |
JP5082130B2 (ja) | 半導体装置 | |
US8488366B2 (en) | Semiconductor memory device | |
JP2011123979A (ja) | 半導体記憶装置 | |
US20120039110A1 (en) | Semiconductor memory device | |
JP2010218616A (ja) | 半導体記憶装置 | |
JP2011065735A (ja) | 不揮発性半導体記憶装置 | |
JP2014146406A (ja) | 半導体記憶装置 | |
JP5209013B2 (ja) | 不揮発性半導体記憶装置 | |
JP5322974B2 (ja) | 半導体記憶装置 | |
US8503255B2 (en) | Semiconductor storage device including plural clock oscillator circuits operating at different frequencies | |
JP5044669B2 (ja) | 半導体記憶装置 | |
JP5159847B2 (ja) | 抵抗変化メモリ装置 | |
JP2010152986A (ja) | 半導体装置 | |
JP5100778B2 (ja) | 不揮発性半導体記憶装置 | |
JP2013069391A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121218 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130716 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5322974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |