JP2011054233A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2011054233A JP2011054233A JP2009201971A JP2009201971A JP2011054233A JP 2011054233 A JP2011054233 A JP 2011054233A JP 2009201971 A JP2009201971 A JP 2009201971A JP 2009201971 A JP2009201971 A JP 2009201971A JP 2011054233 A JP2011054233 A JP 2011054233A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- voltage
- wiring
- circuit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】電圧の印加によって抵抗値が可変する可変抵抗素子を有するメモリセルと、メモリセルへ印加する電圧を出力する電源回路11と、電源回路11とメモリセルとの間に形成され、電源回路11から出力された電圧をメモリセルに供給する配線L1,L2と、配線に接続された放電回路17とを備える。放電回路17は、メモリセルに電圧を印加する第1動作の終了後から、次にメモリセルに電圧を印加する第2動作が開始されるまでの間に、配線L1,L2に充電されている電荷を放電する。
【選択図】図8
Description
図5は、本発明の実施形態の抵抗変化メモリの構成を示すブロック図である。
図6は、抵抗変化メモリにおけるメモリセルアレイ14の一部の斜視図であり、図7は、図6におけるI−I′線で切断して矢印方向から見たメモリセル1つ分の断面図である。なお、図7中のi及びjは0,1,2,…であることを示す。
図7に示すように、メモリセルMCは、可変抵抗素子VRとダイオードDIが直列接続された回路からなる。可変抵抗素子VRは、電圧印加によって、電流、熱、化学エネルギー等を介して抵抗値を変化させることができる。可変抵抗素子VRは、遷移元素となる陽イオンを含む複合化合物であって、陽イオンの移動により抵抗値が変化するものを用いることができる。
本発明の実施形態におけるカラム制御回路2が備える電圧供給回路または読み出し回路について説明する。
[2−1]電圧供給回路の第1の動作例
図9は、実施形態における電圧供給回路の放電動作(第1例)を示すタイミングチャートである。図9(a)は読み出し動作時のタイミングチャートであり、図9(b)はセット/リセット動作時のタイミングチャートである。
図10は、実施形態における電圧供給回路の放電動作(第2例)を示すタイミングチャートである。図10(a)は読み出し動作時のタイミングチャートであり、図10(b)はセット/リセット動作時のタイミングチャートである。
Claims (5)
- 電圧の印加によって抵抗値が可変する可変抵抗素子を有するメモリセルと、
前記メモリセルへ印加する前記電圧を出力する電源回路と、
前記電源回路と前記メモリセルとの間に形成され、前記電源回路から出力された前記電圧を前記メモリセルに供給する配線と、
前記配線に接続された放電回路とを具備し、
前記放電回路は、前記メモリセルに電圧を印加する第1動作の終了後から、次に前記メモリセルに電圧を印加する第2動作が開始されるまでの間に、前記配線に充電されている電荷を放電することを特徴とする半導体記憶装置。 - 前記放電回路は、前記第2動作が開始される直前に、前記配線に充電されている電荷を放電することを特徴とする請求項1に記載の半導体記憶装置。
- 前記配線の電圧に応じて、前記メモリセルに記憶された情報を検出するセンスアンプと、
前記配線及び前記センスアンプと前記メモリセルとの間を接続状態または遮断状態のいずれかの状態に切り換える選択回路とをさらに具備し、
前記選択回路が前記配線及び前記センスアンプと前記メモリセルとの間を遮断状態にしている間に、前記放電回路は、前記配線に充電されている電荷を放電することを特徴とする請求項1または2に記載の半導体記憶装置。 - 前記第1動作あるいは前記第2動作は、読み出し、セット、及びリセットのいずれかの動作であることを特徴とする請求項1乃至3のいずれかに記載の半導体記憶装置。
- 前記メモリセルはビット線とワード線が交差した位置に配置され、
前記選択回路は、前記ビット線あるいは前記ワード線のいずれかと前記配線との間を接続状態または遮断状態のいずれかの状態に切り換えることを特徴とする請求項3に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009201971A JP2011054233A (ja) | 2009-09-01 | 2009-09-01 | 半導体記憶装置 |
US12/873,756 US8363448B2 (en) | 2009-09-01 | 2010-09-01 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009201971A JP2011054233A (ja) | 2009-09-01 | 2009-09-01 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011054233A true JP2011054233A (ja) | 2011-03-17 |
JP2011054233A5 JP2011054233A5 (ja) | 2012-04-26 |
Family
ID=43624696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009201971A Pending JP2011054233A (ja) | 2009-09-01 | 2009-09-01 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8363448B2 (ja) |
JP (1) | JP2011054233A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9123412B2 (en) | 2013-03-22 | 2015-09-01 | Masahiro Takahashi | Resistance change memory |
JP2022553949A (ja) * | 2019-10-22 | 2022-12-27 | マイクロン テクノロジー,インク. | メモリセルにおける読み出しディスターブの低減のための電圧プロファイル |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5404674B2 (ja) * | 2011-03-02 | 2014-02-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
CN102624229B (zh) * | 2012-03-31 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | 升压电路以及集成电路 |
US9070440B2 (en) | 2013-08-26 | 2015-06-30 | Masahiro Takahashi | Resistance change memory |
KR20210032225A (ko) * | 2019-09-16 | 2021-03-24 | 에스케이하이닉스 주식회사 | 메모리 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157317A (ja) * | 2005-11-30 | 2007-06-21 | Samsung Electronics Co Ltd | 相変化メモリ装置及びそれの読み出し方法 |
JP2010182353A (ja) * | 2009-02-04 | 2010-08-19 | Elpida Memory Inc | 半導体記憶装置とその読み出し方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4427560B2 (ja) * | 2007-05-21 | 2010-03-10 | 株式会社東芝 | 不揮発性メモリ装置のデータ書き込み方法 |
KR101415877B1 (ko) * | 2008-05-19 | 2014-07-07 | 삼성전자 주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
-
2009
- 2009-09-01 JP JP2009201971A patent/JP2011054233A/ja active Pending
-
2010
- 2010-09-01 US US12/873,756 patent/US8363448B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157317A (ja) * | 2005-11-30 | 2007-06-21 | Samsung Electronics Co Ltd | 相変化メモリ装置及びそれの読み出し方法 |
JP2010182353A (ja) * | 2009-02-04 | 2010-08-19 | Elpida Memory Inc | 半導体記憶装置とその読み出し方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9123412B2 (en) | 2013-03-22 | 2015-09-01 | Masahiro Takahashi | Resistance change memory |
US9336871B2 (en) | 2013-03-22 | 2016-05-10 | Masahiro Takahashi | Resistance change memory |
JP2022553949A (ja) * | 2019-10-22 | 2022-12-27 | マイクロン テクノロジー,インク. | メモリセルにおける読み出しディスターブの低減のための電圧プロファイル |
Also Published As
Publication number | Publication date |
---|---|
US20110051498A1 (en) | 2011-03-03 |
US8363448B2 (en) | 2013-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11393545B2 (en) | Semiconductor memory device | |
US8174922B2 (en) | Anti-fuse memory cell and semiconductor memory device | |
JP5300796B2 (ja) | 抵抗変化型メモリ | |
JP4427560B2 (ja) | 不揮発性メモリ装置のデータ書き込み方法 | |
JP4410272B2 (ja) | 不揮発性メモリ装置及びそのデータ書き込み方法 | |
US9691476B2 (en) | Multi-context configuration memory | |
US8199603B2 (en) | Nonvolatile memory devices having variable-resistance memory cells and methods of programming the same | |
US8750017B2 (en) | Resistance-change memory | |
US10553647B2 (en) | Methods and apparatus for three-dimensional non-volatile memory | |
US20100232208A1 (en) | Method of executing a forming operation to variable resistance element | |
JP2007234133A5 (ja) | ||
US9153625B2 (en) | Non-volatile semiconductor memory device | |
JP2016167331A (ja) | 半導体記憶装置 | |
US9361976B2 (en) | Sense amplifier including a single-transistor amplifier and level shifter and methods therefor | |
US20080043539A1 (en) | Nonvolatile Semiconductor Memory | |
JP2009199634A (ja) | 半導体装置 | |
JP2011054233A (ja) | 半導体記憶装置 | |
JPH04186598A (ja) | 不揮発性半導体記憶装置 | |
US7616486B2 (en) | Cell array of semiconductor memory device and method of driving the same | |
JP3883391B2 (ja) | 不揮発性半導体メモリのウェル電圧設定回路およびそれを備えた半導体メモリ装置 | |
EP1278202B1 (en) | Nonvolatile semiconductor storage device | |
US10355049B1 (en) | Methods and apparatus for three-dimensional non-volatile memory | |
JP2010198731A (ja) | 半導体記憶装置 | |
JP6290034B2 (ja) | 不揮発性半導体記憶装置、及びその読み出し方法 | |
JP2011204358A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120307 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130610 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131022 |