JP5032621B2 - 不揮発性半導体メモリ及びその製造方法 - Google Patents
不揮発性半導体メモリ及びその製造方法 Download PDFInfo
- Publication number
- JP5032621B2 JP5032621B2 JP2010063300A JP2010063300A JP5032621B2 JP 5032621 B2 JP5032621 B2 JP 5032621B2 JP 2010063300 A JP2010063300 A JP 2010063300A JP 2010063300 A JP2010063300 A JP 2010063300A JP 5032621 B2 JP5032621 B2 JP 5032621B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- word line
- bit line
- memory cell
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 230000015654 memory Effects 0.000 claims description 153
- 230000008859 change Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
本発明は、不揮発性半導体メモリ及びその製造方法に関する。
特開2009−117003号公報には、不揮発性記憶素子として、電気的に書き換え可能な可変抵抗素子の抵抗値情報を不揮発に記憶する抵抗変化メモリ(ReRAM=Resistive Random Access Memory)が開示されている。
本発明は、メモリセルアレイのリーク電流を低減可能な不揮発性半導体メモリ及びその製造方法を提供することを目的とする。
本発明の一態様に係る不揮発性半導体メモリは、複数のワード線と、前記複数のワード線と交差する複数のビット線と、前記複数のワード線と前記複数のビット線との交差部のそれぞれに対して備えられており、第1のダイオードと抵抗変化型記憶素子とを含む複数のメモリセルと、前記複数のビット線と交差するダミーワード線と、前記複数のワード線と交差するダミービット線と、前記ダミーワード線と前記複数のビット線との交差部、及び、前記ダミービット線と前記複数のワード線との交差部のそれぞれに対して備えられており、それぞれが第2のダイオードを含む複数のダミーセルと、を具備する。
本発明においては、メモリセルアレイのリーク電流を低減させることができる。
以下、図面を参照しながら本発明の各実施形態について説明する。なお、以下の説明において、略又は実質的に同一の機能及び構成要素については、同一符号を付し、必要に応じて説明を行う。
(第1の実施形態)
本実施形態に係る不揮発性半導体メモリは、抵抗変化型記憶素子とダイオードとを直列接続したメモリセルを、行列状に並べたメモリセルアレイを具備する。本実施形態では、不揮発性半導体メモリに対するバイアス機構が備えられる。
本実施形態に係る不揮発性半導体メモリは、抵抗変化型記憶素子とダイオードとを直列接続したメモリセルを、行列状に並べたメモリセルアレイを具備する。本実施形態では、不揮発性半導体メモリに対するバイアス機構が備えられる。
まず、抵抗変化型メモリについて説明する。
不揮発性半導体メモリの一種にフラッシュメモリがある。フラッシュメモリは、浮遊ゲートを具備するMOSトランジスタを記憶素子として備える。フラッシュメモリは、情報機器のみならず、電化製品、輸送機器(例えば自動車)など、様々な機器に広く利用されており、大容量化・微細化が図られている。フラッシュメモリにおいては、隣接セル間の干渉の解消、トンネル酸化膜の信頼性の向上が望まれている。
不揮発性半導体メモリの一種にフラッシュメモリがある。フラッシュメモリは、浮遊ゲートを具備するMOSトランジスタを記憶素子として備える。フラッシュメモリは、情報機器のみならず、電化製品、輸送機器(例えば自動車)など、様々な機器に広く利用されており、大容量化・微細化が図られている。フラッシュメモリにおいては、隣接セル間の干渉の解消、トンネル酸化膜の信頼性の向上が望まれている。
フラッシュメモリの後継として、新規の材料・動作原理を用いた記憶素子を備えるメモリ、セルアレイ構造の3次元積層化などのような新規の特徴を持つメモリが検討されている。これらのような新規のメモリの一種として、抵抗変化型メモリがある。抵抗変化型メモリとして、例えば、MRAM(Magnetoresistive Random Access Memory)、PRAM(Phase-change RAM)などがある。
MRAMは、磁気トンネル接合によるトンネル磁気抵抗効果を用いるメモリである。
PRAMは、カルコゲナイド半導体が電流によるジュール熱で結晶層とアモルファス層との間で層転移し、それぞれの状態で抵抗値が変化することを用いるメモリである。
MRAM、PRAMではない他の抵抗変化材料、動作原理を用いた抵抗変化型メモリも開発されており、これらを総称してReRAMと呼ぶ。
ReRAMに用いられる抵抗変化材料の一例として、金属酸化物がある。金属酸化物を用いた抵抗変化型メモリには、低抵抗状態と高抵抗状態との間を遷移させるために必要な電圧、電流の極性が異なるバイポーラ型と、正負のどちらでも可能なノンポーラ型とがある。
メモリセルの状態を、高抵抗状態から低抵抗状態に変化させることをセット、低抵抗状態から高抵抗状態に変化させることをリセットと呼ぶ。
ノンポーラ型の抵抗変化型メモリにおいて、セットは、高抵抗状態のセルに特定の電圧(セット電圧)以上の電圧を印加する動作であり、リセットは、低抵抗状態のセルに特定の電流(セット電流)以上の電流を流す動作である。
メモリセルの抵抗の大小の情報は、メモリセルアレイにセット、リセットが起こらない程度のバイアスを印加することで、電流の大小として読み出す。
ノンポーラ型の抵抗変化型メモリはどちらか一方向のみの極性で、セット、リセット、読み出しのメモリ動作が可能である。このため、メモリセルアレイは、ノンポーラ型の抵抗変化型記憶素子とダイオードを直列接続したメモリセルを、ワード線とビット線の交差部に配置して形成される。このように、ワード線とビット線の交差部にメモリセルをクロスポイントセルといい、クロスポイントセルの配置されているメモリセルアレイを、クロスポイントセルアレイという。ノンポーラ型のReRAMでは、このクロスポイントセルアレイが動作する。
このように、ダイオードが用いられているクロスポイントセルは、セル面積を小さくすることができ、3次元構造とすることが容易である。このため、クロスポイントセルは、メモリセルアレイの積層などによる大容量化に適している。
次に、本実施形態に係る不揮発性半導体メモリの構成について説明する。
図1は、本実施形態に係る不揮発性半導体メモリの構成の一例を示す回路図である。
図1は、本実施形態に係る不揮発性半導体メモリの構成の一例を示す回路図である。
不揮発性半導体メモリ1は、ReRAMであり、メモリセルアレイ2、ワード線駆動回路3、ビット線駆動回路4を具備する。
メモリセルアレイ2では、複数のワード線WL0〜WLnと複数のビット線BL0〜BLmとが互いに交差している。
ワード線WL0〜WLnとビット線BL0〜BLmとの各交差部(交差位置)には、ダイオード5aと抵抗変化型記憶素子5bとが直列に接続されているメモリセル5が行列状に配置されている。メモリセル5の一端は、複数のビット線BL0〜BLmのうちのいずれかに接続されており、メモリセル5の他端は、複数のワード線WL0〜WLnのうちのいずれかに接続されている。
本実施形態では、メモリセル5のダイオード5aのアノード側がビット線BL0〜BLmのいずれかに接続されており、ダイオード5aのカソード側がワード線WL0〜WLnのいずれかに接続されている。
本実施形態では、ダイオード5aの順方向が、ビット線BL0〜BLmからワード線WL0〜WLnへ向う方向であるとし、このように配置されているダイオード5aが用いられる場合の駆動方法・バイアス関係について説明を行う。しかしながら、ダイオード5aの順方向は逆向きでもよい。ダイオード5aの向きが逆の場合には、駆動方法・バイアスの関係も逆にすればよい。
データを記憶するためのメモリセルアレイ2の端部には、メモリセルアレイ2に対するバイアスのためのダミーワード線DWLとダミービット線DBLとが備えられている。
メモリセルアレイ2では、ダミーワード線DWLと複数のビット線BL0〜BLmとが互いに交差している。
ダミーワード線DWLとビット線BL0〜BLmとの各交差部に、ダイオード6aを含むダミーセル6が配置されている。
さらに、メモリセルアレイ2では、ダミービット線DBLと複数のワード線WL0〜WLnとが互いに交差している。
ダミービット線DBLとワード線WL0〜WLnとの各交差部に、ダイオード6aを含むダミーセル6が配置されている。
本実施の形態において、ダイオード6aのアノード側は、ビット線BL0〜BLmとダミービット線DBLとのうちのいずれかと接続されており、ダイオード6aのカソード側は、ワード線WL0〜WLnとダミーワード線DWLとのうちのいずれかに接続されている。
本実施の形態において、ダミーセル6はダイオード6aを備えるが、抵抗変化型記憶素子は備えていない。
本実施形態において、メモリセル5のダイオード5aとダミーセル6のダイオード6aとは、同一の構造であり、同一の製造工程で形成される。また、メモリセル5のダイオード5aの順方向とダミーセル6のダイオード6aの順方向とは、整合している。
この図1では、ダミーワード線DWLと、ダミービット線DBLとの交差部に、セルは形成されていない。
ワード線駆動回路3は、ワード線WL0〜WLn及びダミーワード線DWLの駆動制御を行う。
ワード線駆動回路3は、ワード線WL0〜WLn及びダミーワード線DWLのうち、選択されるワード線の電圧を0[V(ボルト)]とし、非選択のワード線の電圧をフローティング状態とする。
ワード線駆動回路3は、ダミーワード線DWLを選択状態とし、ワード線WL0〜WLnを非選択状態とする。
ワード線駆動回路3は、特定のメモリセルの読み出し又は書き込み時に、特定のメモリセルに接続されているワード線を選択状態とし、特定のメモリセルに接続されていないワード線を非選択状態とする。
ビット線駆動回路4は、ビット線BL0〜BLm及びダミービット線DBLの駆動制御を行う。
ビット線駆動回路4は、ビット線BL0〜BLm及びダミービット線DBLのうち、選択されるビット線の電圧をVAR[V]とし、非選択のビット線の電圧をフローティング状態とする。
ビット線駆動回路4は、ダミービット線DBLを選択状態とし、ビット線BL0〜BLmを非選択状態とする。
ビット線駆動回路4は、特定のメモリセルの読み出し又は書き込み時に、特定のメモリセルに接続されているビット線を選択状態とし、特定のメモリセルに接続されていないビット線を非選択状態とする。
次に、本実施形態に係る不揮発性半導体メモリ1のバイアス状態について説明する。
ダミーワード線DWLは選択状態(0[V])にされ、ダミービット線DBLは選択状態(VAR[V])にされ、ワード線WL0〜WLnとビット線BL0〜BLmは非選択状態(例えばフローティング状態)にされる。
ダミーワード線DWLは選択状態(0[V])にされ、ダミービット線DBLは選択状態(VAR[V])にされ、ワード線WL0〜WLnとビット線BL0〜BLmは非選択状態(例えばフローティング状態)にされる。
この結果、ワード線WL0〜WLnとビット線BL0〜BLmは、ダミーセル6のダイオード6aを介して、バイアスされる。
特定のメモリセルの読み出し又は書き込み時に、ダミーワード線、ダミービット線、特定のメモリセルに接続されていないワード線及びビット線は、非選択状態(例えばフローティング状態)にされ、特定のメモリセルに接続されているワード線は選択状態(0[V])にされ、特定のメモリセルに接続されているビット線は選択状態(VAR[V])にされる。
この結果、非選択状態のワード線及び非選択状態のビット線は、選択状態のワード線と選択状態のビット線とのうちのいずれか一方に接続されている半選択状態のメモリセルのダイオード5aを介して、バイアスされる。
以下に、前述した図1の不揮発性半導体メモリ1の駆動制御と、図2に示す通常のReRAMの駆動制御との違いについて説明する。
まず、通常のReRAM7のメモリセルアレイ8に印加されるワード線電圧及びビット線電圧の制御について説明する。
通常のReRAM7において、メモリセルアレイ8に印加される電圧はVAR[V]とする。VAR[V]は、セット、リセット、読み出しの各動作で異なる適切な値とする。メモリ動作を行わない場合、ワード線WL0〜WLn及びビット線BL0〜BLmはすべて0[V]である。全ワード線WL0〜WLnをVAR[V]にあげると、メモリセルアレイは、直ちに動作が可能な状態となる。なお、直ちにメモリ動作可能な状態では、全メモリセル5のダイオード5aには、逆バイアスがかかる。ダイオード5aには、逆バイアスリークが存在するため、各メモリセル5には微小な逆方向電流が流れる。メモリセルアレイ8が大容量になるほど、リーク電流の総和も大きくなる。このリーク電流の総和はReRAM7全体の消費電流の大きな割合を占める。
特定のメモリセル(選択メモリセル)のデータを読み出す時、ReRAM7の図示しない駆動回路は、特定のメモリセルに接続されている選択ワード線を0[V]に下げ、特定のメモリセルに接続されている選択ビット線をVAR[V]に上げる。選択ワード線と選択ビット線の交差部にある特定のメモリセルには、VAR[V]の電圧がかかる。これにより、抵抗変化型記憶素子5bの抵抗値に応じた電流が流れる。
選択ワード線上の特定のメモリセルではない他のメモリセルである半選択メモリセルの両端はともに0[V]であり、選択ビット線上の半選択メモリセルの両端はともにVAR[V]であり、電流は流れない。
このようなメモリセルアレイ8への電圧印加方法は、特定のメモリセルの読み出し時に半選択セルから受ける影響をなくし、広い読み出し動作マージンを可能にする。しかしながら、選択ワード線と選択ビット線とに接続されていない非選択メモリセルのリーク電流が大きくなる。その結果、ReRAM7においてはメモリセルアレイ8のサイズを大きくすることが困難な場合があり、同時に活性化できるメモリセルアレイ8の数が制限される場合があり、同時にアクセスできるビット数が制限される場合があり、バンド幅が低下する場合がある。リーク電流を緩和するために、次に述べるメモリセルアレイ8のバイアス方法がある。
直ちにメモリ動作可能な状態で、ワード線WL0〜WLnへのバイアスは、VAR−Va[V]、ビット線BL0〜BLmへのバイアスはVa[V]とする。
このとき各メモリセル5には、VAR−2Va[V]が逆方向バイアスされることになり、2Va[V]のバイアス減少の分、逆方向リーク電流は減少する。
メモリ動作時、選択ワード線を0[V]、選択ビット線をVAR[V]とする。特定のメモリセルには、VAR[V]が順方向バイアスされることは前と同様である。しかしながら、選択ワード線と非選択ビット線、非選択ワード線と選択ビット線の間にある半選択メモリセルは、Va[V]の順方向にバイアスされることになり、順方向リーク電流が発生する。
一本当たりの非選択ワード線、非選択ビット線に接続される非選択メモリセル数を、M,Nとすると、非選択セルの数は、M×Nであり、一方、半選択セルの数は、M+Nであり、メモリセルアレイ8全体としてリーク電流を抑制するためには、非選択メモリセルのリーク電流を減少させることが、半選択セルのリーク電流を現象させることよりも効果が大きい。Va[V]の電圧値を適切に与えれば、メモリ動作に与える影響を小さく抑えつつ、メモリセルアレイ8全体のリーク電流を大きく減少させることが可能である。
このバイアス方法により、ダイオード5aの特性にもよるが、M,Nが数Kビット〜十数ビットの場合で、Vaが0.5[V]程度のメモリセルアレイ8全体のリーク電流を、一桁以上低下させることが可能である。
しかしながら、このように、非選択ワード線、非選択ビット線のバイアスにVa[V]のオフセットを設けるには、内部電源回路を設け、VAR−Va[V],Va[V]のバイアスを内部で発生させる必要があり、面積及び動作時の消費電流が余分に必要となる。その結果、リーク電流削減効果が小さくなる場合がある。
上記のようなバイアス方法とは異なる本実施形態に係る不揮発性半導体メモリ1の駆動制御について以下で説明する。
図3は、本実施形態に係る不揮発性半導体メモリ1のメモリセルアレイ2の選択状態の一例を示すタイミングチャートである。この図3では、直ちにメモリ動作可能な状態(メモリセル5の逆バイアス状態)、ワード線WL0及びビット線BL0の選択、直ちにメモリ動作可能な状態、ワード線WL1とビット線BL1の選択、と状態が変化する場合のダミーワード線DWL、ダミービット線DBL、ワード線WL0、ビット線BL0、ワード線WL1、ビット線BL1の電圧波形の変化の一例を示している。
最初の直ちにメモリ動作可能な状態において、ワード線駆動回路3、ビット線駆動回路4は、ワード線WL0〜WLnとビット線BL0〜BLmを、フローティング状態とし、ダミーワード線DWLを選択状態の0[V]とし、ダミービット線DBLを選択状態のVAR[V]とする。
この直ちにメモリ動作可能な状態では、ダミーワード線DWL、ダミービット線DBLが選択状態であるため、ビット線BL0〜BLm及びワード線WL0〜WLnは、ダミーセル6を介して、それぞれVF[V]、VAR−VF[V]にバイアスされる。
VF[V]はダイオード6aの順方向電圧降下であり、この電圧VF[V]以下では、ダイオード6aにほとんど電流が流れない。
時刻t0で、ワード線駆動回路3、ビット線駆動回路4は、ダミーワード線DWL、ダミービット線DBLの選択を解除してフローティング状態とし、ワード線WL0及びビット線BL0をそれぞれ0[V]、VAR[V]の選択状態とする。
これにより、選択ワード線WL0及び選択ビット線BL0の交差位置の選択メモリセルに対するメモリ動作が実行される。
この時、選択ワード線WL0、選択ビット線BL0上の半選択セルを介して非選択ビット線BL1〜BLm、非選択ワード線WL1〜WLnがバイアスされるので、半選択メモリセルが高抵抗の場合であっても、保持力がゼロにならず、非選択ビット線BL1〜BLm及び非選択ワード線WL1〜WLnの電圧の変化は小さい。
時刻t1で、メモリセルアレイ2は、直ちにメモリ動作可能な状態となっている。この時刻t1の直ちにメモリ動作可能な状態は、先で説明した最初の直ちにメモリ動作可能な状態と同様であるため、説明を省略する。
時刻t2で、メモリセルアレイ2は、ワード線駆動回路3、ビット線駆動回路4は、ダミーワード線DWL、ダミービット線DBLの選択を解除し、ワード線WL1及びビット線BL1をそれぞれ0[V]、VAR[V]の選択状態とする。
これにより、選択ワード線WL1及び選択ビット線BL1の交差位置の選択メモリセルに対するメモリ動作が実行される。
この時、上記のワード線WL0及びビット線BL0が選択されている場合と同様に、選択ワード線WL1、選択ビット線BL1上の半選択セルを介して非選択ビット線BL0,BL2〜BLm、非選択ワード線WL0,WL2〜WLnがバイアスされるので、半選択メモリセルが高抵抗の場合であっても保持力がゼロにならず、非選択ビット線BL0,BL2〜BLm、非選択ワード線WL0,WL2〜WLnの電圧の変化は小さい。
上述した本実施形態に係る不揮発性半導体メモリ1においては、非選択セルのリーク電流を小さくすることができる。その結果、一つのメモリセルアレイを大きくすることができ、小さいメモリセルアレイを多く備える場合よりもワードライン駆動装置及びビットライン駆動装置とメモリセルアレイとの接続部分などの面積を小さくすることができ、集積度を高めることができ、メモリ装置全体でサイズを小さくすることができる。
また、非選択セルのリーク電流を小さくすることができることにより、メモリセルアレイの同時活性化数を多くすることができ、同時にアクセス可能なビット数を多くすることができ、バンド幅を高くすることができる。
以上説明した本実施形態では、情報記憶用のメモリセル5とは別に、ダミーセル6aが備えられており、直ちにメモリ動作可能な状態において、ダミーセル6を介して、メモリセルアレイ2がバイアスされる。
本実施形態に係る不揮発性半導体メモリ1においては、ダミーセル6のダイオード6aを介してメモリセルアレイ2がバイアスされ、ダイオードの順方向電圧降下VF[V]分のオフセットを持つバイアスを、自動的にメモリセルアレイ2に与えることができる。これにより、内部電源回路を用いることなく、適切なオフセットを与えることができ、新たな回路による面積増加、消費電流増加を防止することができ、メモリセルアレイ2のリーク電流の低減を実現できる。本実施の形態においては、高い読み出しバンド幅と、小さなチップ面積の抵抗変化型メモリを実現することができる。
本実施形態に係る不揮発性半導体メモリ1においては、特定メモリセルの読み出し又は書き込み時(メモリ動作時)に、選択ワード線及び選択ビット線上の半選択セルを介して非選択ビット線及び非選択ワード線がバイアスされるため、半選択メモリセルが高抵抗であっても、非選択ワード線及び非選択ビット線の電圧の変化を小さくすることができる。
本実施形態では、直ちにメモリ動作可能な状態において、電圧制御を行うワード線、ビット線をダミーワード線とダミービット線のみにすることができるため、消費電力を削減することができる。
本実施形態では、特定メモリセルの読み出し又は書き込み時において、電圧制御を行うワード線、ビット線を、選択ビット線と選択ワード線のみにすることができるため、消費電力を削減することができる。
本実施形態では、通常のメモリセル5のダイオード5aと、ダミーセル6のダイオード6aとが同じ構造を持つため、同時工程で製造することができる。このため、製造工程が複雑になることを防止することができ、製造コストの増加を防ぐことができる。
本実施形態において、ワード線駆動回路3及びビット線駆動回路4は、通常のメモリセル5に対する読み出し又は書き込み時に、ダミーワード線DWL及びダミービット線DBLをフローティング状態としている。しかしながら、ワード線WL0〜WLnのうちのいずれかとビット線BL0〜BLmのうちのいずれかが選択状態の場合に、ワード線駆動回路3及びビット線駆動回路4は、ダミーワード線DWL及びダミービット線DBLに対して、逆バイアス状態となるような電圧駆動を行うとしてもよい。
具体的には、ワード線駆動回路3は、メモリセルの読み出し又は書き込み時に、ダミーワード線DWLをVAR[V]でバイアスし、ワード線駆動回路4は、メモリセルの読み出し又は書き込み時に、ダミービット線DBLを0[V]としてもよい。
(第2の実施形態)
本実施の形態においては、上記第1の実施形態の変形例について説明する。
本実施の形態においては、上記第1の実施形態の変形例について説明する。
図4は、本実施形態に係る不揮発性半導体メモリの第1の例を示す回路図である。
上記第1の実施形態で説明した不揮発性半導体メモリ1のダミーセル6には、ダイオード6aが備えられているが、抵抗変化型記憶素子は備えられていない。
これに対して、この図4の不揮発性半導体メモリ1Aのメモリセルアレイ2Aは、ダイオード9aと抵抗変化型記憶素子9bを備えたダミーセル9を備えている。
ダミーセル9の抵抗変化型記憶素子9bの状態が低抵抗であるほど、直ちにメモリ動作可能な状態になるまでの時間が短くなる。したがって、不揮発性半導体メモリ1Aは、動作開始前に、抵抗変化型記憶素子9bを低抵抗に設定する。ダミーセル9は、不揮発性であるため、この低抵抗設定は不揮発性半導体メモリ1Aの出荷前に1回行うのみでよい。
この不揮発性半導体メモリ1Aにおいては、メモリセル5とダミーセル9の製造工程を共通化でき、同時に作成することができる。
不揮発性半導体メモリ1Aにおいては、抵抗変化型記憶素子9bのないダミーセル6の製造に余分なコストがかかる場合に、この製造コストが増加することを防止することができる。
また、不揮発性半導体メモリ1Aにおいては、抵抗変化型記憶素子9bのないダミーセル6を製造すると製造工程が複雑化する場合に、製造工程の簡素化を図ることができる。
図5は、本実施形態に係る不揮発性半導体メモリの第2の例を示す回路図である。
上記第1の実施形態で説明した不揮発性半導体メモリ1及び上記図4の不揮発性半導体メモリ1Aでは、ダミーワード線DWLとダミービット線DBLとの交差部が形成されていない。
これに対して、この図5の不揮発性半導体メモリ1Bのメモリセルアレイ2Bは、ダミーワード線DWLとダミービット線DBLとの交差部に、絶縁が確保される構造が形成されている。
例えば、このダミーワード線DWLとダミービット線DBLとの交差部には、ダミーセル9が形成され、このダミーワード線DWLとダミービット線DBLとの交差部のダミーセル9に対しては、フォーミングを行わないことで、絶縁が確保される。
この不揮発性半導体メモリ1Bにおいては、メモリセル5とダミーセル9、ワード線WL0〜WLnとダミーワード線DWL、ビット線BL0〜BLmとダミービット線DBLの製造をそれぞれ共通化でき、同一工程で製造可能である。
不揮発性半導体メモリ1Bでは、メモリセルアレイ2Bの製造コストの増加防止、製造工程の簡素化を図ることができる。
なお、この不揮発性半導体メモリ1Bにおいては、ダミーワード線DWLとダミービット線DBLとの交差部にフォーミングされていないダミーセル9を形成することで、ダミーワード線DWLとダミービット線DBLとの間の絶縁を確保しているが、これに変えて、ダミーワード線DWLとダミービット線DBLとの交差部にキャパシタを設けるなど、他の手法により絶縁性を確保するとしてもよい。また、ダミーワード線DWLとダミービット線DBLとの間に備えられた可変抵抗素子に、通常のリセット動作で用いられる電流よりも大きい電流を流してこの可変抵抗素子を高抵抗状態とすることで、ダミーワード線DWLとダミービット線DBLとの間の絶縁性を確保するとしてもよい。さらに、ダミーワード線DWLとダミービット線DBLとの間に備えられた素子に大きな電流を流してこの素子を破壊することで、ダミーワード線DWLとダミービット線DBLとの間の絶縁性を確保するとしてもよい。
上記各実施形態の不揮発性半導体メモリ1,1A,1Bにおいては、ダミーワード線DWL及びダミービット線DBLがそれぞれ1本ずつ備えられているが、メモリセルアレイのサイズに応じて、ダミーワード線DWL及びダミービット線DBLの本数は自由に変更することができる。
上記各実施形態の不揮発性半導体メモリ1,1A,1Bにおいては、ダミーワード線DWL及びダミービット線DBLがメモリセルアレイ2,2A,2Bの端部に備えられているが、これに限定されるものではない。例えば、ダミーワード線DWLは、ワード線WL0〜WLnのいずれかの間に配置されていてもよい。例えば、ダミービット線DBLは、ワード線BL0〜BLmのいずれかの間に配置されていてもよい。
上記各実施形態において説明した各構成要素は、自由に組み合わせることができ、自由に分割することができる。
本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。
1,1A,1B…不揮発性半導体メモリ、2,8,2A,2B,8…メモリセルアレイ、3…ワード線駆動回路、4…ビット線駆動回路、5…メモリセル、5a,6a,9a…ダイオード、5b,9b…抵抗変化型記憶素子、6,9…ダミーセル、7…ReRAM。
Claims (8)
- 複数のワード線と、
前記複数のワード線と交差する複数のビット線と、
前記複数のワード線と前記複数のビット線との交差部のそれぞれに対して備えられており、第1のダイオードと抵抗変化型記憶素子とを含む複数のメモリセルと、
前記複数のビット線と交差するダミーワード線と、
前記複数のワード線と交差するダミービット線と、
前記ダミーワード線と前記複数のビット線との交差部、及び、前記ダミービット線と前記複数のワード線との交差部のそれぞれに対して備えられており、それぞれが第2のダイオードを含む複数のダミーセルと
を具備する不揮発性半導体メモリ。 - 直ちにメモリ動作可能な状態として、前記ダミーワード線と前記ダミービット線とを選択状態とし、前記複数のワード線と前記複数のビット線とを非選択状態とし、前記複数のワード線及び前記複数のビット線を、前記複数のダミーセルの前記第2のダイオードを介して、バイアスする駆動手段をさらに具備する請求項1記載の不揮発性半導体メモリ。
- 前記駆動手段は、
特定のメモリセルに対する読み出し又は書き込み時に、
前記ダミーワード線と前記ダミービット線とを非選択状態とし、
前記複数のワード線のうち前記特定のメモリセルと接続されていないワード線を非選択状態とし、
前記複数のビット線のうち前記特定のメモリセルと接続されていないビット線を非選択状態とし、
前記複数のワード線のうち前記特定のメモリセルと接続されているワード線を選択状態とし、
前記複数のビット線のうち前記特定のメモリセルと接続されているビット線を選択状態とし、
前記非選択状態のワード線及び前記非選択状態のビット線を、前記複数のメモリセルのうち前記選択状態のワード線と前記選択状態のビット線とのうちの一方に接続されている半選択状態のメモリセルの前記第1のダイオードを介して、バイアスする
ことを特徴とする請求項2記載の不揮発性半導体メモリ。 - 前記駆動手段は、
前記ダミーワード線と前記ダミービット線とが非選択状態の場合、前記複数のダミーセルのそれぞれが逆バイアス状態となるような電圧を、前記ダミーワード線と前記ダミービット線とに印加する
ことを特徴とする請求項2又は請求項3記載の不揮発性半導体メモリ。 - 前記複数のダミーセルは、さらに、低抵抗設定されるダミー用抵抗変化型記憶素子を具備することを特徴とする請求項1乃至請求項4のいずれか1項に記載の不揮発性半導体メモリ。
- 前記ダミーワード線と前記ダミービット線との交差部に備えられる絶縁手段をさらに具備することを特徴とする請求項1乃至請求項5のいずれか1項に記載の不揮発性半導体メモリ。
- 前記絶縁手段は、第3のダイオードと絶縁用抵抗変化型記憶素子とを具備し、
前記第3のダイオードと前記絶縁用抵抗変化型記憶素子とを含むセルに対して、フォーミングが行われない
ことを特徴とする請求項6記載の不揮発性半導体メモリ。 - 前記複数のメモリセルと前記複数のダミーセルとを、同一工程で製造する請求項1乃至請求項7のいずれか1項に記載の不揮発性半導体メモリの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010063300A JP5032621B2 (ja) | 2010-03-18 | 2010-03-18 | 不揮発性半導体メモリ及びその製造方法 |
US13/047,067 US8477525B2 (en) | 2010-03-18 | 2011-03-14 | Nonvolatile semiconductor memory and manufacturing method of nonvolatile semiconductor memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010063300A JP5032621B2 (ja) | 2010-03-18 | 2010-03-18 | 不揮発性半導体メモリ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011198407A JP2011198407A (ja) | 2011-10-06 |
JP5032621B2 true JP5032621B2 (ja) | 2012-09-26 |
Family
ID=44647149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010063300A Expired - Fee Related JP5032621B2 (ja) | 2010-03-18 | 2010-03-18 | 不揮発性半導体メモリ及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8477525B2 (ja) |
JP (1) | JP5032621B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5284225B2 (ja) | 2009-09-01 | 2013-09-11 | 株式会社東芝 | 不揮発性半導体記憶装置とその読み出し方法 |
JP5209150B1 (ja) * | 2011-07-21 | 2013-06-12 | パナソニック株式会社 | 不揮発性半導体記憶装置とその読み出し方法 |
US9019747B2 (en) | 2011-12-01 | 2015-04-28 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile semiconductor memory device and write method for the same |
WO2013094169A1 (ja) | 2011-12-19 | 2013-06-27 | パナソニック株式会社 | 不揮発性記憶装置及びその製造方法 |
JP5406418B1 (ja) * | 2012-03-29 | 2014-02-05 | パナソニック株式会社 | 不揮発性記憶装置 |
WO2013145733A1 (ja) | 2012-03-29 | 2013-10-03 | パナソニック株式会社 | クロスポイント型抵抗変化不揮発性記憶装置 |
JP5916524B2 (ja) * | 2012-06-07 | 2016-05-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8929120B2 (en) | 2012-08-29 | 2015-01-06 | Micron Technology, Inc. | Diode segmentation in memory |
US9013912B2 (en) | 2012-08-31 | 2015-04-21 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of forming same |
US9275731B1 (en) * | 2012-10-05 | 2016-03-01 | Marvell International Ltd. | Systems and methods for increasing the read sensitivity of a resistive random access memory (RRAM) |
KR101998673B1 (ko) * | 2012-10-12 | 2019-07-11 | 삼성전자주식회사 | 저항성 메모리 장치 및 그것의 구동방법 |
WO2014119327A1 (ja) * | 2013-02-01 | 2014-08-07 | パナソニック株式会社 | 不揮発性記憶装置のデータ記録方法および不揮発性記憶装置のデータ書き込み回路 |
JP5689569B2 (ja) * | 2013-02-01 | 2015-03-25 | パナソニックIpマネジメント株式会社 | 不揮発性記憶装置 |
JP5689572B2 (ja) * | 2013-02-28 | 2015-03-25 | パナソニックIpマネジメント株式会社 | 認証システム、不揮発性記録メディア、ホストコンピュータ、および認証方法 |
WO2014132572A1 (ja) * | 2013-02-28 | 2014-09-04 | パナソニック株式会社 | 暗号化記録装置、暗号化記録システム、および暗号化記録方法 |
CN105431906B (zh) | 2013-07-31 | 2018-06-05 | 慧与发展有限责任合伙企业 | 存储器单元、数据存储装置以及形成存储器单元的方法 |
KR102126967B1 (ko) | 2013-10-11 | 2020-07-08 | 삼성전자주식회사 | 메모리 소자 및 그 제조 방법 |
JP2016062627A (ja) * | 2014-09-17 | 2016-04-25 | 株式会社東芝 | 半導体集積回路 |
KR102217244B1 (ko) | 2014-10-28 | 2021-02-18 | 삼성전자주식회사 | 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법 |
KR102151182B1 (ko) * | 2014-11-07 | 2020-09-02 | 삼성전자주식회사 | 메모리 장치 및 상기 메모리 장치의 동작 방법 |
JP2023044545A (ja) * | 2021-09-17 | 2023-03-30 | キオクシア株式会社 | 情報処理装置及びメモリシステム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3812805B2 (ja) * | 2001-01-16 | 2006-08-23 | 日本電気株式会社 | トンネル磁気抵抗素子を利用した半導体記憶装置 |
JP4712204B2 (ja) * | 2001-03-05 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 記憶装置 |
JP4499587B2 (ja) * | 2005-03-09 | 2010-07-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体メモリおよび半導体メモリの製造方法 |
KR100827706B1 (ko) * | 2006-10-31 | 2008-05-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법 |
JP2009117003A (ja) | 2007-11-09 | 2009-05-28 | Toshiba Corp | 不揮発性メモリ装置のデータ読み出し方法 |
JP2009266312A (ja) * | 2008-04-25 | 2009-11-12 | Toshiba Corp | 半導体記憶装置 |
JP2010049776A (ja) * | 2008-08-25 | 2010-03-04 | Panasonic Corp | 不揮発性メモリ装置 |
JP5284225B2 (ja) | 2009-09-01 | 2013-09-11 | 株式会社東芝 | 不揮発性半導体記憶装置とその読み出し方法 |
-
2010
- 2010-03-18 JP JP2010063300A patent/JP5032621B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-14 US US13/047,067 patent/US8477525B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8477525B2 (en) | 2013-07-02 |
JP2011198407A (ja) | 2011-10-06 |
US20110228587A1 (en) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5032621B2 (ja) | 不揮発性半導体メモリ及びその製造方法 | |
US7570511B2 (en) | Semiconductor memory device having a three-dimensional cell array structure | |
US7835174B2 (en) | Non-volatile memory device and method of reading data therefrom | |
KR100890641B1 (ko) | 저항체를 이용한 비휘발성 메모리 장치 | |
JP4309877B2 (ja) | 半導体記憶装置 | |
JP4427464B2 (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
US8369129B2 (en) | Semiconductor memory device with variable resistance element | |
JP5396011B2 (ja) | 相変化メモリ装置 | |
JP3913258B2 (ja) | 半導体記憶装置 | |
US7924639B2 (en) | Nonvolatile memory device using resistance material | |
JP5060435B2 (ja) | 半導体記憶装置 | |
JP2010079974A (ja) | 半導体記憶装置 | |
JP2013004143A (ja) | 不揮発性半導体記憶装置 | |
JP2007115956A (ja) | 半導体記憶装置 | |
US8897058B2 (en) | Nonvolatile memory apparatus and method for driving the same | |
US7843716B2 (en) | Nonvolatile memory device having memory and reference cells | |
US20110305067A1 (en) | Semiconductor memory device in which resistance state of memory cell is controllable | |
JP5763004B2 (ja) | 不揮発性半導体記憶装置 | |
US7701747B2 (en) | Non-volatile memory including sub cell array and method of writing data thereto | |
US9368170B2 (en) | Memory device with resistance-change type storage elements | |
US8755213B2 (en) | Decoding scheme for bipolar-based diode three-dimensional memory requiring bipolar programming | |
JP2012069217A (ja) | 不揮発性半導体記憶装置 | |
US11257536B2 (en) | Semiconductor storage device and control method thereof | |
JP2006323924A (ja) | 不揮発性半導体記憶装置のデータ書き込み方法 | |
US20160055895A1 (en) | Semiconductor storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120628 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |