JP2009266312A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2009266312A JP2009266312A JP2008115362A JP2008115362A JP2009266312A JP 2009266312 A JP2009266312 A JP 2009266312A JP 2008115362 A JP2008115362 A JP 2008115362A JP 2008115362 A JP2008115362 A JP 2008115362A JP 2009266312 A JP2009266312 A JP 2009266312A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory cell
- line
- wiring
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】メモリセルアレイに流れるリーク電流を低減し、多数のメモリブロックを同時に駆動することのできる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、互いに平行な複数のワード線WLと、ワード線WLと交差するように形成された互いに平行な複数のビット線BLと、ワード線WLとビット線BLとの各交差部に配置され、可変抵抗素子VRとダイオードDiとが直列接続されたメモリセルMCを含むメモリセルアレイMAとを備える。選択されたワード線WL01には電圧0Vが印加され、選択されたビット線BL01には電圧VSETが印加されている。非選択のワード線WLには電圧VSET−Vαが印加され、非選択のビット線BLには電圧Vαが印加されている。
【選択図】図2
【解決手段】半導体記憶装置は、互いに平行な複数のワード線WLと、ワード線WLと交差するように形成された互いに平行な複数のビット線BLと、ワード線WLとビット線BLとの各交差部に配置され、可変抵抗素子VRとダイオードDiとが直列接続されたメモリセルMCを含むメモリセルアレイMAとを備える。選択されたワード線WL01には電圧0Vが印加され、選択されたビット線BL01には電圧VSETが印加されている。非選択のワード線WLには電圧VSET−Vαが印加され、非選択のビット線BLには電圧Vαが印加されている。
【選択図】図2
Description
本発明は、半導体記憶装置に関し、特に半導体基板上にメモリセルアレイを積層した構造を有する半導体記憶装置に関する。
近年、フラッシュメモリの後継候補として、抵抗変化メモリが注目されている。ここで、抵抗変化メモリ装置には、遷移金属酸化物を記録層としてその抵抗値状態を不揮発に記憶する狭義の抵抗変化メモリ(ReRAM:Resistive RAM)の他、カルコゲナイド等を記録層として用いてその結晶状態(導体)と非晶質状態(絶縁体)の抵抗値情報を利用する相変化メモリ(PCRAM:Phase Change RAM)も含むものとする。
抵抗変化メモリの可変抵抗素子には、2種類の動作モードがあることが知られている。1つは、印加電圧の極性を切り替えることにより、高抵抗状態と低抵抗とを設定するもので、これはバイポーラ型といわれる。もう1つは、印加電圧の極性を切り替えることなく、電圧値と電圧印加時間を制御することにより、高抵抗状態と低抵抗状態の設定を可能とするもので、これはユニポーラ型といわれる。
高密度メモリセルアレイを実現するためには、ユニポーラ型が好ましい。ユニポーラ型の場合、トランジスタを用いることなく、ビット線及びワード線の交差部に可変抵抗素子とダイオード等の整流素子とを重ねることにより、セルアレイが構成できるからである。さらにこのようなメモリセルアレイを三次元的に積層配列することにより、セルアレイ面積を増大させることなく、大容量を実現することが可能になる。
一般に半導体記憶装置において、メモリセルアレイのビット線は、カラムデコーダやセンスアンプ等を含むカラム系制御回路に接続される。また、メモリセルアレイのワード線は、ロウデコーダやワード線ドライバ等を含むロウ系制御回路と接続される。クロスポイント型のメモリセルアレイを有する半導体記憶装置において、選択メモリセルに接続されたビット線及びワード線をカラム系制御回路及びロウ系制御回路により制御して、選択メモリセルのデータの書き込み/読み出し動作を行う。
特許文献1には、半導体基板上にメモリセルアレイが積層された三次元メモリセルアレイ構造を有する相変化メモリ装置が記載されている。この相変化メモリ装置において、選択メモリセルに接続されたビット線を“H”レベルから“L”レベルに制御するとともに、選択メモリセルに接続されたワード線を“L”レベルから“H”レベルに制御することにより、選択メモリセルに電流を流している。この電流を検知することにより、二値データの書き込み/読み出しを行っている。
このデータ書き込み/読み出し時において、選択メモリセルが接続されたワード線又はビット線と同じワード線又はビット線に共通接続されたメモリセルには電位差はかからない状態になる。しかし、メモリセルアレイ上の大部分の非選択メモリセルは、選択メモリセルが接続されたワード線及びビット線と異なるワード線及びビット線に接続されており、選択メモリセルとは逆方向に電圧が印加される。メモリセルを構成するダイオードに逆方向バイアスの電圧が印加された場合、リーク電流が生じる。多数の非選択メモリセルに生じるリーク電流の総計が増大することになり、一定の電流量で同時に駆動することのできるメモリブロックの数が制限されるという問題があった。
特表2005−522045号公報
本発明は、メモリセルアレイに流れるリーク電流を低減し、多数のメモリブロックを同時に駆動することのできる半導体記憶装置を提供することを目的とする。
本発明の一態様に係る半導体記憶装置は、半導体基板と、この半導体基板上に積層され、互いに交差するように形成された複数の第1配線及び複数の第2配線、並びに前記第1配線と前記第2配線との各交差部に配置され、前記第2配線側をアノードとする整流素子と可変抵抗素子とが直列接続されたメモリセルを含むメモリセルアレイと、前記第1配線及び前記第2配線を選択駆動する制御回路とを備え、前記制御回路は、選択された前記第1配線及び選択された前記第2配線の交差部に配置された選択メモリセルに第1の電位差がかかるよう、選択された前記第1配線に第1の電圧を印加するとともに選択された前記第2配線に第2の電圧を印加し、非選択の前記第1配線及び非選択の前記第2配線の交差部に配置された非選択メモリセルに前記第1の電位差よりも小さい第2の電位差の逆方向バイアスがかかるよう、非選択の前記第2配線に前記第1の電圧よりも大きく前記第2の電圧よりも小さいバイアス電圧を印加するか、又は非選択の前記第1配線に前記第2の電圧よりも前記バイアス電圧の分小さい第3の電圧を印加することを特徴とする。
本発明によれば、メモリセルアレイに流れるリーク電流を低減し、多数のメモリブロックを同時に駆動することのできる半導体記憶装置を提供することができる。
以下、添付した図面を参照して本発明の実施の形態について説明する。本実施の形態において半導体記憶装置はメモリセルアレイが積層された三次元メモリセルアレイ構造を有する抵抗変化メモリ装置として説明する。しかし、この構成はあくまでも一例であって、本発明がこれに限定されるものでないことは言うまでもない。
[第1の実施の形態]
図1は、本発明の実施の形態に係る抵抗変化メモリ装置の基本構成、すなわち半導体基板1上のグローバルバス等の配線が形成される配線領域3とその上に積層されたメモリブロック2の構成を示している。
図1は、本発明の実施の形態に係る抵抗変化メモリ装置の基本構成、すなわち半導体基板1上のグローバルバス等の配線が形成される配線領域3とその上に積層されたメモリブロック2の構成を示している。
図1に示すように、メモリブロック2は、この例では4層のメモリセルアレイMA0〜MA3からなる。メモリブロック2の直下の半導体基板1には、配線領域3が設けられる。配線領域3には、メモリブロック2に書き込み/読み出しされるデータを外部とやり取りするためのグローバルバス等が設けられる。また、この配線領域3には後述するカラムスイッチ等を含むカラム系制御回路や、ロウデコーダ等を含むロウ系制御回路が設けられていてもよい。
積層された各メモリセルアレイMAのワード線WL及びビット線BLと、半導体基板1上に形成された配線領域3とを接続するために、メモリブロック2の側面に垂直配線(ビアコンタクト)が必要になる。配線領域3の四辺には、ビット線コンタクト領域4及びワード線コンタクト領域5が設けられている。ビット線コンタクト領域4及びワード線コンタクト領域5には、ビット線BL及びワード線WLと制御回路とを接続するためのビット線コンタクト6及びワード線コンタクト7が形成される。ワード線WLは、その一端がワード線コンタクト領域5に形成されたワード線コンタクト7を介して配線領域3に接続されている。また、ビット線BLは、その一端がビット線コンタクト領域4に形成されたビット線コンタクト6を介して配線領域3に接続されている。
図1では、複数のメモリセルアレイMAを半導体基板1に垂直な方向(図1に示すz方向)に積層した1つのメモリブロック2について示しているが、実際にはこのような単位メモリブロック2がワード線WLの長手方向(図1に示すx方向)及びビット線BLの長手方向(図1に示すy方向)に複数個マトリクス状に配置される。
図1に示すように、本実施の形態では、ワード線コンタクト領域5では、一列のコンタクトのみ、すなわち一断面での全ての層のワード線WLが共通コンタクトを介して配線領域3に接続されている。また、ビット線コンタクト領域4では、各層のビット線BLが別々に用意された4列のコンタクトを介して配線領域3に接続されている。本実施の形態では、ビット線BLは層毎に独立駆動され、ワード線WLは全ての層で共通に接続されているが、ワード線WLについても層毎に独立駆動するようにしても良い。また、ビット線BLを共通にして、ワード線WLを独立駆動するようにしても良い。更に、ビット線BL及びワード線WLの少なくとも一方を上下の層で共有するように構成することもできる。
図2は、抵抗変化メモリ装置のメモリセルアレイMAの等価回路を示す回路図である。ここで、図2に示すメモリセルアレイMAは、ワード線WLの長手方向(図2に示すx方向)及びビット線BLの長手方向(図2に示すy方向)にそれぞれ例えば1×103個の単位メモリセルMCが配置されている。1つのメモリセルアレイMA内では、単位メモリセルMCが二次元マトリクス状に配列されている。図示のようにワード線WLとビット線BLとの交差部に、整流素子例えばダイオードDiと可変抵抗素子VRとが直列接続された抵抗変化型の単位メモリセルMCが配置される。ここで、メモリセルMCを構成するダイオードDi及び可変抵抗素子VRの配置、極性も、図示のものに限定されない。
可変抵抗素子VRは例えば、電極/遷移金属酸化物/電極からなる構造を有するもの等であり、電圧、電流、熱等の印加条件により金属酸化物の抵抗値変化をもたらし、その抵抗値の異なる状態を情報として不揮発に記憶する。この可変抵抗素子VRとしては、より具体的には、カルコゲナイド等のように結晶状態と非晶質状態の相転移により抵抗値を変化させるもの(PCRAM)、金属陽イオンを析出させて電極間に架橋(コンタクティングブ
リッジ)を形成したり、析出した金属をイオン化して架橋を破壊したりすることで抵抗値を変化させるもの(CBRAM:Conductive Bridging RAM)、電圧あるいは電流印加により抵抗値が変化するもの(ReRAM)(電極界面に存在する電荷トラップにトラップされた電荷
の存在の有無により抵抗変化が起きるものと、酸素欠損等に起因する伝導パスの存在の有無により抵抗変化が起きるものとに大別される。)等を用いることができる。
リッジ)を形成したり、析出した金属をイオン化して架橋を破壊したりすることで抵抗値を変化させるもの(CBRAM:Conductive Bridging RAM)、電圧あるいは電流印加により抵抗値が変化するもの(ReRAM)(電極界面に存在する電荷トラップにトラップされた電荷
の存在の有無により抵抗変化が起きるものと、酸素欠損等に起因する伝導パスの存在の有無により抵抗変化が起きるものとに大別される。)等を用いることができる。
ユニポーラ型のReRAMの場合、メモリセルMCに対するデータの書き込みは、可変抵抗素子VRに例えば3.5V(ダイオードDiの電圧降下分を含めると実際には4.5V程度)の電圧、10nA程度の電流を10ns−100ns程度の時間印加する。これにより、可変抵抗素子VRが高抵抗状態から低抵抗状態へと変化する。以下、この可変抵抗素子VRを高抵抗状態から低抵抗状態へ変化させる動作をセット動作という。
セット動作後の低抵抗状態の可変抵抗素子VRに対し、0.8V(ダイオードDiの電圧降下分を含めると実際には1.8V程度)の電圧、1μA−10μA程度の電流を500ns−2μs程度の時間印加する。これにより、可変抵抗素子VRが低抵抗状態から高抵抗状態へと変化する。以下、この可変抵抗素子VRを低抵抗状態から高抵抗状態へ変化させる動作をリセット動作という。
メモリセルMCは、例えば高抵抗状態を安定状態(リセット状態)とし、例えば2値データ記憶であれば、リセット状態を低抵抗状態に変化させるセット動作によりデータの書き込みを行う。
メモリセルMCのリード動作は、可変抵抗素子VRに0.4V(ダイオードDiの電圧降下分を含めると実際には1.4V程度)の電圧を与え、可変抵抗素子VRを介して流れる電流をモニターする。これにより、可変抵抗素子VRが低抵抗状態にあるか高抵抗状態にあるかを判定する。
図2には、メモリセルMCのセット動作時において、メモリセルアレイMAに接続されたビット線BL及びワード線WLに印加される電圧が示されている。ここで、セット動作によりデータが書き込まれる選択メモリセルMCはMC11であるとして説明を行う。
メモリセルアレイMA上の選択メモリセルMC11に接続されていない非選択ビット線BL00、BL02、BL03は、“L”状態(本実施の形態では正のバイアス電圧Vαが印加された状態)である。セット動作時において、選択メモリセルMC11に接続された選択ビット線BL01は、“L”状態(電圧Vα)から“H”状態(本実施の形態では電圧VSET)に駆動される。また、メモリセルアレイMA上の選択メモリセルMC11に接続されていない非選択ワード線WL00、WL02、WL03は、“H”状態(本実施の形態では電圧VSETより小さい正のバイアス電圧VSET−Vα)である。セット動作時において、選択メモリセルMC11に接続された選択ワード線WL01は、この“H”状態(電圧VSET−Vα)から“L”状態(本実施の形態では電圧Vss=0V)に駆動される。これにより、選択メモリセルMC11のダイオードDiが順方向バイアス状態となり電流が流れ、選択メモリセルMC11の可変抵抗素子VRが高抵抗状態から低抵抗状態へと変化し、セット動作が完了する。
次に、このセット動作時における抵抗変化メモリ装置のメモリセルアレイMAに流れる電流量について説明する。図3は、抵抗変化メモリ装置のメモリセルMCの電位差とリーク電流を説明する図である。図3の右側に本実施の形態に係る抵抗変化メモリ装置の例を示し、左側に比較例を示している。また、図4は、抵抗変化メモリ装置のダイオードDiに印加される電圧と流れる電流の特性を示すグラフである。ここで、図4のグラフにおいて、電圧が正の領域は順方向バイアス状態を示し、電圧が負の領域は逆方向バイアス状態を示す。また、ダイオードDiの電流電圧特性は温度300Kについて示している。
図2に示す選択されたワード線WL01及び選択されたビット線BL01の交差部に接続され、破線A1により囲まれているメモリセルMC11のことを以下、選択状態にあるという。選択状態にあるメモリセルMC11に対して、ビット線BL01(電圧VSET)からワード線WL01(電圧0V)へとダイオードDiの順方向にセット電圧が印加され、メモリセルMC11にセット電流(10nA程度)が流れることになる。この電流によりメモリセルMC11に対してセット動作が行われる。
図2に示す選択されたワード線WL01及び非選択のビット線BL00、BL02、BL03の交差部に接続され、破線A2により囲まれているメモリセルMCのことを以下、半選択状態にあるという。半選択状態にあるメモリセルMCに対してビット線BL00、BL02、BL03(電圧Vα)からワード線WL01(電圧0V)へとダイオードDiの順方向に電圧が印加され、半選択状態のメモリセルMCに順方向電流(10pA程度)が流れることになる(図4の電圧Vαを参照)。
同様に、選択されたビット線BL01及び非選択のワード線WL00、WL02、WL03の交差部に接続され、破線A3により囲まれているメモリセルMCのことも以下、半選択状態にあるという。半選択状態にあるメモリセルMCに対してビット線BL01(電圧VSET)からワード線WL00、WL02、WL03(電圧VSET−Vα)へとダイオードDiの順方向に電圧が印加され、半選択状態のメモリセルMCに順方向電流(1
0pA程度)が流れることになる(図4の電圧Vαを参照)。
0pA程度)が流れることになる(図4の電圧Vαを参照)。
図2に示す非選択のワード線WL00、WL02、WL03及び非選択のビット線BL00、BL02、BL03の交差部に接続され、破線A4により囲まれているメモリセルMCのことを以下、非選択状態にあるという。非選択状態にあるメモリセルMCに対して、ワード線WL(電圧VSET−Vα)からビット線BL(電圧Vα)へとダイオードDiの逆方向に電圧が印加され、非選択メモリセルMCにリーク電流(0.1nA程度)が流れることになる(図4の電圧(−VSET+2Vα)参照)。
本実施の形態に係る抵抗変化メモリ装置において、メモリセルアレイMA内の1つのメモリセルMCに対してセット動作を行う際に、メモリセルアレイMA全体に流れる電流量Iは以下のようになる。なお、単純化の為に1ブロックで1つのメモリセルMCをセット動作する場合を例とする。
選択状態のメモリセルMCに流れる電流量I1は、メモリセルアレイMA内の選択状態のメモリセルMCが1つであるため
I1=10nA×1=10nA
となる(図3の実施例1「選択状態」参照)。
I1=10nA×1=10nA
となる(図3の実施例1「選択状態」参照)。
半選択状態のメモリセルMCに流れる電流量I2は、破線A2に囲まれたメモリセルMC及び破線A3に囲まれたメモリセルMCがそれぞれ約103個であるため
I2=10pA×103×2≒20nA
となる(図3の実施例1「半選択状態」参照)。
I2=10pA×103×2≒20nA
となる(図3の実施例1「半選択状態」参照)。
非選択状態のメモリセルMCに流れる電流量I3は、破線A4に囲まれたメモリセルMCの総数が約103×103=106個であるため
I3=0.1nA×106≒100μA
となる(図3の実施例1「非選択状態」参照)。
I3=0.1nA×106≒100μA
となる(図3の実施例1「非選択状態」参照)。
よって、本実施の形態に係る抵抗変化メモリ装置において、メモリセルアレイMA全体に流れる電流量Iは、I=I1+I2+I3≒100μAとなる。
次に、比較例の抵抗変化メモリ装置において、メモリセルアレイ内の1つのメモリセルに対してセット動作を行う際に、メモリセルアレイ全体に流れる電流量Irを計算する。比較例の抵抗変化メモリ装置において、非選択のワード線(本実施の形態のワード線WL00、WL02、WL03)には選択ビット線と同じ電圧(本実施の形態の電圧VSET)が印加されているものとする。また、非選択のビット線(本実施の形態のビット線BL00、BL02、BL03)には選択ワード線と同じ電圧(電圧0V)が印加されているものとする。比較例の抵抗変化メモリ装置のメモリセルアレイ全体に流れる電流量Irは以下のようになる。なお、単純化の為に1ブロックで1つのメモリセルをセット動作する場合を例とする。
選択状態のメモリセルに流れる電流量Ir1は、本実施の形態と同様にメモリセルアレイ内に選択状態のメモリセルは1つであるため
Ir1=10nA×1=10nA
となる(図3の比較例「選択状態」参照)。
Ir1=10nA×1=10nA
となる(図3の比較例「選択状態」参照)。
比較例の抵抗変化メモリ装置において、非選択ワード線WL00、WL02、WL03には、選択ビット線BL01と同じ電圧(本実施の形態の電圧VSETに相当)が印加されている。同様に非選択ビット線BL00、BL02、BL03には、選択ワード線WL
01と同じ電圧(電圧0V)が印加されている。そのため、半選択状態のメモリセルには電位差が無く、電流が流れることがない。
01と同じ電圧(電圧0V)が印加されている。そのため、半選択状態のメモリセルには電位差が無く、電流が流れることがない。
比較例の抵抗変化メモリ装置において、非選択状態にあるメモリセルMCに対して、非選択のワード線(電圧VSET)から非選択のビット線BL(電圧0V)へとダイオードDiの逆バイアス方向に電圧が印加され、非選択メモリセルMCにリーク電流(1nA程度)が流れることになる(図4の電圧(−VSET)参照)。非選択状態のメモリセルに流れる電流量Ir3は、非選択状態のメモリセルMCの総数が約103×103=106個であるため
Ir3=1nA×106≒1mA
となる(図3の比較例「非選択状態」参照)。
Ir3=1nA×106≒1mA
となる(図3の比較例「非選択状態」参照)。
よって、比較例の抵抗変化メモリ装置において、メモリセルアレイ全体に流れる電流量Irは、Ir=Ir1+Ir3≒1mAとなる。
本実施の形態に係る抵抗変化メモリ装置において、セット動作時にメモリセルアレイMA全体に流れる電流量は約100μAであり、比較例においてメモリセルアレイ全体に流れる電流量(約1mA)の10分の1程度となる。そのため、少ない電流量によって1つのメモリセルアレイにセット動作を実行することが可能となる。抵抗変化メモリ装置の全体において、セット動作を行う際に使用することのできる電流が規定されていた場合、同時にセット動作可能なブロック数が増え、単位電流あたりの動作能力が向上することになる。例えば、半導体記憶装置の動作電流が100mAであった場合、比較例においては約100個のメモリブロックしか活性化できない。一方、本実施の形態に係る抵抗変化メモリ装置においては約1000個のメモリブロックを動作させることが可能となる。すなわち、本実施の形態に係る抵抗変化メモリ装置において、メモリセルアレイに流れるリーク電流を低減し、多数のメモリブロックを同時に駆動することができる。
本実施の形態において、選択セルに印加される順方向の電位差は比較例と変わらない。また、半選択状態にあるセルは順方向に弱く(例えば10pA程度流す程度の電圧Vα)バイアスされている。この半選択状態にあるセルに関しては、比較例よりも順方向電流(約20nA)が増えるものの、メモリセルアレイ全体のリーク電流の総計に占める割合は小さいため問題とならない。一方、メモリセルアレイの大勢を占める非選択状態のセルに対しては逆方向バイアスの電位差を2×Vα程度緩和できる。この場合、図4に示すように逆方向バイアス時のリーク電流が1桁〜2桁減少するため、メモリセルアレイ全体のリーク電流を1桁〜2桁減少させることが可能となる。
[制御回路の構成]
次に、ビット線BL及びワード線WLにこのような電圧を印加するためのカラム系制御回路及びロウ系制御回路の構成について説明する。ここでは、ワード線方向に2Kbit(=2048bit)、ビット線方向に512bitのメモリセルMCを配列して1MbitのメモリセルアレイMAを構成する場合を例として説明する。図5は、抵抗変化メモリ装置のカラム系制御回路及びロウ系制御回路の配置例を示すブロック図である。
次に、ビット線BL及びワード線WLにこのような電圧を印加するためのカラム系制御回路及びロウ系制御回路の構成について説明する。ここでは、ワード線方向に2Kbit(=2048bit)、ビット線方向に512bitのメモリセルMCを配列して1MbitのメモリセルアレイMAを構成する場合を例として説明する。図5は、抵抗変化メモリ装置のカラム系制御回路及びロウ系制御回路の配置例を示すブロック図である。
図5に示されるように、ロウ系制御回路は、例えばロウデコーダ10、メインロウデコーダ11、書き込み駆動線ドライバ12、ロウ電源線ドライバ13及びロウ系周辺回路14により構成される。また、カラム系制御回路は、例えばカラムスイッチ20、カラムデコーダ21、センスアンプ/書き込みバッファ22、カラム電源線ドライバ23及びカラム系周辺回路24により構成される。
本実施の形態に係るワード線は階層化構造を有しており、メインロウデコーダ11は、
256対のメインワード線MWLx、MWLbx(x=<255:0>)のいずれか一対を選択駆動する。一例として、選択されたメインワード線MWLx、MWLbxでは、メインワード線MWLxが“H”状態となり、メインワード線MWLbxが“L”状態となる。逆に、非選択のメインワード線MWLx、MWLbxでは、メインワード線MWLxが“L”状態となり、メインワード線MWLbxが“H”状態となる。一対のメインワード線MWLx、MWLbxはロウデコーダ10に接続され、ロウデコーダ10は、メインワード線MWLx、MWLbxの階層下にある8本のワード線WLx<7:0>のうちの1本を選択駆動する。メインロウデコーダ11により選択駆動されたメインワード線MWLx、MWLbxに接続されたロウデコーダ10が更にワード線WLを選択駆動することにより、1本のワード線WLが選択駆動される。書き込み駆動線ドライバ12には8本の書き込み駆動線WDRV<7:0>及びロウ電源線VRowが接続され、ロウ電源線ドライバ13にはロウ電源線VRowが接続されている。このロウ電源線VRowには、非選択のメインワード線MWL、MWLbxの階層下のワード線WL、及び選択されたメインワード線MWL、MWLbxの階層下の非選択のワード線WLに供給される電圧(VSET−Vα)が印加される。書き込み駆動線WDRV<7:0>及びロウ電源線VRowはロウデコーダ10に接続され、ロウデコーダ10がワード線WLを駆動するための電圧が印加される。具体的には、セット動作時において8本の書き込み駆動線WDRV<7:0>のうち選択ワード線WLに対応する1本の書き込み駆動線WDRVに電圧Vss(=0V)を供給し、それ以外の7本には電圧VSET−Vαを供給する。ロウ系周辺回路14は、この抵抗変化メモリ装置全体の管理を行うもので、外部のホスト装置からの制御信号を受け付け、読み出し、書き込み、消去、データの入出力管理等を行う。
256対のメインワード線MWLx、MWLbx(x=<255:0>)のいずれか一対を選択駆動する。一例として、選択されたメインワード線MWLx、MWLbxでは、メインワード線MWLxが“H”状態となり、メインワード線MWLbxが“L”状態となる。逆に、非選択のメインワード線MWLx、MWLbxでは、メインワード線MWLxが“L”状態となり、メインワード線MWLbxが“H”状態となる。一対のメインワード線MWLx、MWLbxはロウデコーダ10に接続され、ロウデコーダ10は、メインワード線MWLx、MWLbxの階層下にある8本のワード線WLx<7:0>のうちの1本を選択駆動する。メインロウデコーダ11により選択駆動されたメインワード線MWLx、MWLbxに接続されたロウデコーダ10が更にワード線WLを選択駆動することにより、1本のワード線WLが選択駆動される。書き込み駆動線ドライバ12には8本の書き込み駆動線WDRV<7:0>及びロウ電源線VRowが接続され、ロウ電源線ドライバ13にはロウ電源線VRowが接続されている。このロウ電源線VRowには、非選択のメインワード線MWL、MWLbxの階層下のワード線WL、及び選択されたメインワード線MWL、MWLbxの階層下の非選択のワード線WLに供給される電圧(VSET−Vα)が印加される。書き込み駆動線WDRV<7:0>及びロウ電源線VRowはロウデコーダ10に接続され、ロウデコーダ10がワード線WLを駆動するための電圧が印加される。具体的には、セット動作時において8本の書き込み駆動線WDRV<7:0>のうち選択ワード線WLに対応する1本の書き込み駆動線WDRVに電圧Vss(=0V)を供給し、それ以外の7本には電圧VSET−Vαを供給する。ロウ系周辺回路14は、この抵抗変化メモリ装置全体の管理を行うもので、外部のホスト装置からの制御信号を受け付け、読み出し、書き込み、消去、データの入出力管理等を行う。
本実施の形態に係るビット線も階層化構造を有しており、カラムデコーダ21は、64対のカラム選択線CSLy、CSLby(y=<63:0>)のいずれか一対を選択駆動する。一例として、選択されたカラム選択線CSLy、CSLbyでは、カラム選択線CSLyが“H”状態となり、カラム選択線CSLbyが“L”状態となる。逆に、非選択のカラム選択線CSLy、CSLbyでは、カラム選択線CSLyが“L”状態となり、カラム選択線CSLbyが“H”状態となる。一対のカラム選択線CSLy、CSLbyはカラムスイッチ20に接続され、カラムスイッチ20は、カラム選択線CSLy、CSLbyの階層下にある8本のビット線BLy<7:0>のうちの1本を選択駆動する。カラムデコーダ21により選択駆動されたカラム選択線CSLy、CSLbyに接続されたカラムスイッチ20が更にビット線BLを選択駆動することにより、1本のビット線BLが選択駆動される。センスアンプ/書き込みバッファ22は、ローカルデータ線LDQ<7:0>に読み出された信号を検知増幅するとともに、データ入出力線IO<7:0>から入力される書き込みデータをカラムスイッチ20を介してメモリセルMCに供給するものである。センスアンプ/書き込みバッファ22には、8本のローカルデータ線LDQ<7:0>及びカラム電源線VCol1が接続され、カラム電源線ドライバ23にはカラム電源線VCol1、VCol2が接続されている。ローカルデータ線LDQ<7:0>及びカラム電源線VCol1、VCol2はカラムスイッチ20に接続され、カラムスイッチ20がビット線BLを駆動するための電圧が印加される。具体的には、セット動作時において8本のローカルデータ線LDQ<7:0>のうち選択ビット線BLに対応する1本のローカルデータ線LDQに電圧VSETを供給し、それ以外の7本には電圧Vαを供給する。カラム系周辺回路24は、この抵抗変化メモリ装置全体の管理を行うもので、外部のホスト装置からの制御信号を受け付け、読み出し、書き込み、消去、データの入出力管理等を行う。
次に、図6〜図9Aを参照して、ロウ系制御回路の構成を詳細に説明する。図6〜図9Aは抵抗変化メモリ装置のロウ系制御回路の構成例を示す回路図である。
[ロウデコーダ10の構成]
図5及び図6に示されるように、ロウデコーダ10には256対のメインワード線MWLx及びMWLbx(x=<255:0>)のいずれか一対、ロウ電源線VRow並びに書き込み駆動線WDRV<7:0>が接続されている。また、ロウデコーダ10には、ワード線WLx<7:0>が接続されており、このワード線WLx<7:0>は一列に並んで設けられた複数のメモリセルMCに接続されている。前述のように1つのロウデコーダ10に接続されるワード線WLx<7:0>はワード線WLx0〜ワード線WLx7までの8本の配線からなる。同様に、書き込み駆動線WDRV<7:0>は、WDRV0〜WDRV7までの8本の配線からなる配線である。図6に示すように、ロウデコーダ10は、2つのNMOSトランジスタQN1及びQN2のソースを互いに接続してなる8対のトランジスタ対から構成されている。トランジスタQN1のゲートにメインワード線MWLbxが、ドレインにロウ電源線VRowが接続されている。また、トランジスタQN2のゲートにメインワード線MWLxが、ドレインに書き込み駆動線WDRV<7:0>のいずれか1本が接続されている。そして、トランジスタQN1及びQN2のソースはともにワード線WLx<7:0>のいずれか1本に接続されている。
図5及び図6に示されるように、ロウデコーダ10には256対のメインワード線MWLx及びMWLbx(x=<255:0>)のいずれか一対、ロウ電源線VRow並びに書き込み駆動線WDRV<7:0>が接続されている。また、ロウデコーダ10には、ワード線WLx<7:0>が接続されており、このワード線WLx<7:0>は一列に並んで設けられた複数のメモリセルMCに接続されている。前述のように1つのロウデコーダ10に接続されるワード線WLx<7:0>はワード線WLx0〜ワード線WLx7までの8本の配線からなる。同様に、書き込み駆動線WDRV<7:0>は、WDRV0〜WDRV7までの8本の配線からなる配線である。図6に示すように、ロウデコーダ10は、2つのNMOSトランジスタQN1及びQN2のソースを互いに接続してなる8対のトランジスタ対から構成されている。トランジスタQN1のゲートにメインワード線MWLbxが、ドレインにロウ電源線VRowが接続されている。また、トランジスタQN2のゲートにメインワード線MWLxが、ドレインに書き込み駆動線WDRV<7:0>のいずれか1本が接続されている。そして、トランジスタQN1及びQN2のソースはともにワード線WLx<7:0>のいずれか1本に接続されている。
[メインロウデコーダ11の構成]
図5及び図7に示されるように、メインロウデコーダ11には256対のメインワード線MWLx及びMWLbx(x=<255:0>)、並びにアドレス信号線が接続されている。本実施の形態に係る抵抗変化メモリ装置のワード線は階層化構造を有している。メインロウデコーダ11はプリデコーダであり、一組のメインワード線MWLx、MWLbxは1つのロウデコーダ10内の8つのトランジスタ対(図6のQN1、QN2)にそれぞれ接続され、1つのロウデコーダ10は8本のワード線WLx<7:0>のいずれか1本を選択することができる。メインロウデコーダ11は、図7に示すような回路を、1対のメインワード線MWLx、MWLbxごとに有している。図7に示すように、1つのメインロウデコーダ11において、メインロウデコーダ11に接続されたアドレス信号線は、論理ゲートGATE1に接続される。論理ゲートGATE1の出力信号はレベルシフタL/Sを介してPMOSトランジスタQP1及びNMOSトランジスタQN3からなるCMOSインバータCMOS1の入力端子に供給される。トランジスタQP1のソースに電源VSETHが接続され、トランジスタQN3のソースは接地されている。そして、トランジスタQP1及びQN3のドレインはともにメインワード線MWLxに接続される。また、メインワード線MWLxは、PMOSトランジスタQP2及びNMOSトランジスタQN4からなるCMOSインバータCMOS2に接続されている。トランジスタQP2のソースにも電源VSETHが接続され、トランジスタQN4のソースは接地されている。そして、トランジスタQP2及びQN4のドレインはともにメインワード線MWLbxに接続される。
図5及び図7に示されるように、メインロウデコーダ11には256対のメインワード線MWLx及びMWLbx(x=<255:0>)、並びにアドレス信号線が接続されている。本実施の形態に係る抵抗変化メモリ装置のワード線は階層化構造を有している。メインロウデコーダ11はプリデコーダであり、一組のメインワード線MWLx、MWLbxは1つのロウデコーダ10内の8つのトランジスタ対(図6のQN1、QN2)にそれぞれ接続され、1つのロウデコーダ10は8本のワード線WLx<7:0>のいずれか1本を選択することができる。メインロウデコーダ11は、図7に示すような回路を、1対のメインワード線MWLx、MWLbxごとに有している。図7に示すように、1つのメインロウデコーダ11において、メインロウデコーダ11に接続されたアドレス信号線は、論理ゲートGATE1に接続される。論理ゲートGATE1の出力信号はレベルシフタL/Sを介してPMOSトランジスタQP1及びNMOSトランジスタQN3からなるCMOSインバータCMOS1の入力端子に供給される。トランジスタQP1のソースに電源VSETHが接続され、トランジスタQN3のソースは接地されている。そして、トランジスタQP1及びQN3のドレインはともにメインワード線MWLxに接続される。また、メインワード線MWLxは、PMOSトランジスタQP2及びNMOSトランジスタQN4からなるCMOSインバータCMOS2に接続されている。トランジスタQP2のソースにも電源VSETHが接続され、トランジスタQN4のソースは接地されている。そして、トランジスタQP2及びQN4のドレインはともにメインワード線MWLbxに接続される。
[書き込み駆動線ドライバ12の構成]
図5及び図8に示されるように、書き込み駆動線ドライバ12には、ロウ電源線VRow及びアドレス信号線が接続されている。ここで、書き込み駆動線ドライバ12も、プリデコーダである。書き込み駆動線ドライバ12に接続されたアドレス信号線は、論理ゲートGATE2に接続され、論理ゲートGATE2の出力信号はレベルシフタL/Sを介してPMOSトランジスタQP3及びNMOSトランジスタQN5からなるCMOSインバータCMOS3の入力端子に供給される。トランジスタQP3のソースには、後述するように電圧VSET−Vαが印加されているロウ電源線VRowが接続され、トランジスタQN5のソースは接地されている。そして、トランジスタQP3及びQN5のドレインはともに書き込み駆動線WDRV<7:0>に接続される。
図5及び図8に示されるように、書き込み駆動線ドライバ12には、ロウ電源線VRow及びアドレス信号線が接続されている。ここで、書き込み駆動線ドライバ12も、プリデコーダである。書き込み駆動線ドライバ12に接続されたアドレス信号線は、論理ゲートGATE2に接続され、論理ゲートGATE2の出力信号はレベルシフタL/Sを介してPMOSトランジスタQP3及びNMOSトランジスタQN5からなるCMOSインバータCMOS3の入力端子に供給される。トランジスタQP3のソースには、後述するように電圧VSET−Vαが印加されているロウ電源線VRowが接続され、トランジスタQN5のソースは接地されている。そして、トランジスタQP3及びQN5のドレインはともに書き込み駆動線WDRV<7:0>に接続される。
[ロウ電源線ドライバ13の構成]
図5及び図9Aに示されるように、ロウ電源線ドライバ13には、ロウ電源線VRow及び制御信号線が接続されている。ロウ電源線ドライバ13において、電源VREADが
PMOSトランジスタQP4を介して、電源VRESETがPMOSトランジスタQP5を介してそれぞれロウ電源線VRowに接続されている。トランジスタQP4のゲートには制御信号READonが供給され、トランジスタQP5のゲートには制御信号RESETonが供給される。制御信号READon、RESETonは、それぞれデータ読み出し時、リセット動作時に“H”状態から“L”状態となる。また、ロウ電源線ドライバ13には、電源VSETHが接続されている。電源VSETHはNMOSトランジスタQN6のドレイン及びゲートに接続され、トランジスタQN6のソースは、ダイオードD1に接続されている。このダイオードD1は順方向電圧Vαを有する。ダイオードD1の出力端子がPMOSトランジスタQP6を介してロウ電源線VRowに接続されている。トランジスタQP6のゲートには制御信号SETonが供給される。ここで、ダイオードD1の特性と必要な供給電流とをバランスさせることにより、温度補償特性を持たせることも可能である。
図5及び図9Aに示されるように、ロウ電源線ドライバ13には、ロウ電源線VRow及び制御信号線が接続されている。ロウ電源線ドライバ13において、電源VREADが
PMOSトランジスタQP4を介して、電源VRESETがPMOSトランジスタQP5を介してそれぞれロウ電源線VRowに接続されている。トランジスタQP4のゲートには制御信号READonが供給され、トランジスタQP5のゲートには制御信号RESETonが供給される。制御信号READon、RESETonは、それぞれデータ読み出し時、リセット動作時に“H”状態から“L”状態となる。また、ロウ電源線ドライバ13には、電源VSETHが接続されている。電源VSETHはNMOSトランジスタQN6のドレイン及びゲートに接続され、トランジスタQN6のソースは、ダイオードD1に接続されている。このダイオードD1は順方向電圧Vαを有する。ダイオードD1の出力端子がPMOSトランジスタQP6を介してロウ電源線VRowに接続されている。トランジスタQP6のゲートには制御信号SETonが供給される。ここで、ダイオードD1の特性と必要な供給電流とをバランスさせることにより、温度補償特性を持たせることも可能である。
次に、図10〜図13を参照して、カラム系制御回路の構成を詳細に説明する。図10〜図13は抵抗変化メモリ装置のカラム系制御回路の構成例を示す回路図である。
[カラムスイッチ20の構成]
図5及び図10に示されるように、カラムスイッチ20には64対のカラム選択線CSLy及びCSLby(y=<63:0>)のいずれか一対、カラム電源線VCol2並びにローカルデータ線LDQ<7:0>が接続されている。また、カラムスイッチ20には、ビット線BLy<7:0>が接続されており、このビット線は一列に並んで設けられた複数のメモリセルMCに接続されている。前述のように、1つのカラムスイッチ20に接続されるビット線BLy<7:0>はビット線BLy0〜ビット線BLy7までの8本の配線からなる。同様に、ローカルデータ線LDQ<7:0>は、LDQ0〜LDQ7までの8本の配線からなる配線である。図10に示すように、カラムスイッチ20は、2つのNMOSトランジスタQN11及びQN12のソースを互いに接続してなる8対のトランジスタ対から構成されている。トランジスタQN11のゲートにカラム選択線CSLyが、ドレインにローカルデータ線LDQ<7:0>のいずれか1本が接続されている。また、トランジスタQN12のゲートにカラム選択線CSLyが、ドレインにカラム電源線VCol2が接続されている。そして、トランジスタQN11及びQN12のソースはともにビット線BLy<7:0>のいずれか1本に接続されている。
図5及び図10に示されるように、カラムスイッチ20には64対のカラム選択線CSLy及びCSLby(y=<63:0>)のいずれか一対、カラム電源線VCol2並びにローカルデータ線LDQ<7:0>が接続されている。また、カラムスイッチ20には、ビット線BLy<7:0>が接続されており、このビット線は一列に並んで設けられた複数のメモリセルMCに接続されている。前述のように、1つのカラムスイッチ20に接続されるビット線BLy<7:0>はビット線BLy0〜ビット線BLy7までの8本の配線からなる。同様に、ローカルデータ線LDQ<7:0>は、LDQ0〜LDQ7までの8本の配線からなる配線である。図10に示すように、カラムスイッチ20は、2つのNMOSトランジスタQN11及びQN12のソースを互いに接続してなる8対のトランジスタ対から構成されている。トランジスタQN11のゲートにカラム選択線CSLyが、ドレインにローカルデータ線LDQ<7:0>のいずれか1本が接続されている。また、トランジスタQN12のゲートにカラム選択線CSLyが、ドレインにカラム電源線VCol2が接続されている。そして、トランジスタQN11及びQN12のソースはともにビット線BLy<7:0>のいずれか1本に接続されている。
[カラムデコーダ21の構成]
図5及び図11に示されるように、カラムデコーダ21には64対のカラム選択線CSLy及びCSLby(y=<63:0>)、並びにアドレス信号線が接続されている。本実施の形態に係る抵抗変化メモリ装置において、一組のカラム選択線CSLy、CSLbyは1つのカラムスイッチ20内の8つのトランジスタ対(図10のQN11、QN12)にそれぞれ接続され、1つのカラムスイッチ20は8本のビット線BLy<7:0>のいずれか1本を選択することができる。カラムデコーダ21は、図11に示すような回路を、一対のカラム選択線CSLy、CSLby毎に有している。図11に示すように、1つのカラムデコーダ21において、カラムデコーダ21に接続されたアドレス信号線は、論理ゲートGATE3に接続される。論理ゲートGATE3の出力信号はレベルシフタL/Sを介してPMOSトランジスタQP11及びNMOSトランジスタQN13からなるCMOSインバータCMOS11の入力端子に供給される。トランジスタQP11のソースに電源VSETHが接続され、トランジスタQN13のソースは接地されている。そして、トランジスタQP11及びQN13のドレインはともにカラム選択線CSLyに接続されている。また、カラム選択線CSLyは、PMOSトランジスタQP12及びNMOSトランジスタQN14からなるCMOSインバータCMOS12に接続されている。トランジスタQP12のソースにも電源VSETHが接続され、トランジスタQN14のソースは接地されている。そして、トランジスタQP12及びQN14のドレインはともに
カラム選択線CSLbyに接続されている。
図5及び図11に示されるように、カラムデコーダ21には64対のカラム選択線CSLy及びCSLby(y=<63:0>)、並びにアドレス信号線が接続されている。本実施の形態に係る抵抗変化メモリ装置において、一組のカラム選択線CSLy、CSLbyは1つのカラムスイッチ20内の8つのトランジスタ対(図10のQN11、QN12)にそれぞれ接続され、1つのカラムスイッチ20は8本のビット線BLy<7:0>のいずれか1本を選択することができる。カラムデコーダ21は、図11に示すような回路を、一対のカラム選択線CSLy、CSLby毎に有している。図11に示すように、1つのカラムデコーダ21において、カラムデコーダ21に接続されたアドレス信号線は、論理ゲートGATE3に接続される。論理ゲートGATE3の出力信号はレベルシフタL/Sを介してPMOSトランジスタQP11及びNMOSトランジスタQN13からなるCMOSインバータCMOS11の入力端子に供給される。トランジスタQP11のソースに電源VSETHが接続され、トランジスタQN13のソースは接地されている。そして、トランジスタQP11及びQN13のドレインはともにカラム選択線CSLyに接続されている。また、カラム選択線CSLyは、PMOSトランジスタQP12及びNMOSトランジスタQN14からなるCMOSインバータCMOS12に接続されている。トランジスタQP12のソースにも電源VSETHが接続され、トランジスタQN14のソースは接地されている。そして、トランジスタQP12及びQN14のドレインはともに
カラム選択線CSLbyに接続されている。
[センスアンプ/書き込みバッファ22の構成]
図5及び図12に示されるように、センスアンプ/書き込みバッファ22には、カラム電源線VCol1、ローカルデータ線LDQ<7:0>及びデータ入出力線IO<7:0>が接続されている。まず、書き込みバッファ部分について、その構成を説明する。センスアンプ/書き込みバッファ22に接続されたデータ入出力線IO<7:0>は、レベルシフタL/Sを介してPMOSトランジスタQP13及びNMOSトランジスタQN15からなるCMOSインバータCMOS13に接続される。トランジスタQP13のソースにはカラム電源線VCol1が接続されている。カラム電源線VCol1には後述するように電圧VSETが印加されている。また、トランジスタQN15のソースには、カラム電源線VCol2が接続されて、電圧Vαが印加されている。そして、トランジスタQP13及びQN15のドレインはともにスイッチSW1を介してローカルデータ線LDQ<7:0>に接続されている。次にセンスアンプ部分について、その構成を説明する。センスアンプ/書き込みバッファ22に接続されたデータ入出力線IO<7:0>は、センスアンプS/Aに接続される。センスアンプS/Aとしては、シングルエンド型、参照セルを用いた差動型等、種々のタイプを用いるとこができる。センスアンプS/Aの出力端子はスイッチSW2を介してローカルデータ線LDQ<7:0>に接続されている。
図5及び図12に示されるように、センスアンプ/書き込みバッファ22には、カラム電源線VCol1、ローカルデータ線LDQ<7:0>及びデータ入出力線IO<7:0>が接続されている。まず、書き込みバッファ部分について、その構成を説明する。センスアンプ/書き込みバッファ22に接続されたデータ入出力線IO<7:0>は、レベルシフタL/Sを介してPMOSトランジスタQP13及びNMOSトランジスタQN15からなるCMOSインバータCMOS13に接続される。トランジスタQP13のソースにはカラム電源線VCol1が接続されている。カラム電源線VCol1には後述するように電圧VSETが印加されている。また、トランジスタQN15のソースには、カラム電源線VCol2が接続されて、電圧Vαが印加されている。そして、トランジスタQP13及びQN15のドレインはともにスイッチSW1を介してローカルデータ線LDQ<7:0>に接続されている。次にセンスアンプ部分について、その構成を説明する。センスアンプ/書き込みバッファ22に接続されたデータ入出力線IO<7:0>は、センスアンプS/Aに接続される。センスアンプS/Aとしては、シングルエンド型、参照セルを用いた差動型等、種々のタイプを用いるとこができる。センスアンプS/Aの出力端子はスイッチSW2を介してローカルデータ線LDQ<7:0>に接続されている。
[カラム電源線ドライバ23の構成]
図5及び図13に示されるように、カラム電源線ドライバ23には、カラム電源線VCol1及びVCol2、並びに制御信号線が接続されている。カラム電源線ドライバ23において、電源VRESETがPMOSトランジスタQP15を介してカラム電源線VCol1に接続されている。トランジスタQP15のゲートには制御信号RESETonが供給される。また、電源VSETHがNMOSトランジスタQN16のドレイン及びゲートに接続され、トランジスタQN16のソースはPMOSトランジスタQP14を介してカラム電源線VCol1に接続されている。トランジスタQP14のゲートには制御信号SETonが供給される。また、カラム電源線ドライバ23において、所定の電源に接続されているカラム電源線VCol2に、NMOSトランジスタQN17が接続されている。トランジスタQN17のゲートには、制御信号RESETonが供給され、ソースは接地されている。また、カラム電源線VCol2に、NMOSトランジスタQN18がダイオードD2を介して接続されている。トランジスタQN18のゲートには制御信号SETonが供給され、ソースは接地されている。ここで、ダイオードD2の特性と必要な供給電流とをバランスさせることにより、温度補償特性を持たせることも可能である。
図5及び図13に示されるように、カラム電源線ドライバ23には、カラム電源線VCol1及びVCol2、並びに制御信号線が接続されている。カラム電源線ドライバ23において、電源VRESETがPMOSトランジスタQP15を介してカラム電源線VCol1に接続されている。トランジスタQP15のゲートには制御信号RESETonが供給される。また、電源VSETHがNMOSトランジスタQN16のドレイン及びゲートに接続され、トランジスタQN16のソースはPMOSトランジスタQP14を介してカラム電源線VCol1に接続されている。トランジスタQP14のゲートには制御信号SETonが供給される。また、カラム電源線ドライバ23において、所定の電源に接続されているカラム電源線VCol2に、NMOSトランジスタQN17が接続されている。トランジスタQN17のゲートには、制御信号RESETonが供給され、ソースは接地されている。また、カラム電源線VCol2に、NMOSトランジスタQN18がダイオードD2を介して接続されている。トランジスタQN18のゲートには制御信号SETonが供給され、ソースは接地されている。ここで、ダイオードD2の特性と必要な供給電流とをバランスさせることにより、温度補償特性を持たせることも可能である。
次に、このように構成された抵抗変化メモリ装置のセット動作について説明する。まず、セット動作時における抵抗変化メモリ装置のロウ系制御回路の動作について、図5〜図9Cを参照して説明する。図5に示すようにワード線WLは階層化構造を有している。メインロウデコーダ11及びロウデコーダ10により選択駆動されるワード線WLx<7:0>には、書き込み駆動線WDRV<7:0>又はロウ電源線VRowに印加されている電圧が印加される。まず、ロウデコーダ10に接続された書き込み駆動線WDRV<7:0>及びロウ電源線VRowに対する電圧の印加動作について説明する。
[ロウ電源線ドライバ13の動作]
セット動作時には、ロウ電源線ドライバ13において、トランジスタQP6のゲートに供給されていた制御信号(SETon信号)が“L”状態になり導通する。電源VSETHの電圧VSETHはNMOSトランジスタQN6により転送されて電圧VSETとなり、ダイオードD1の電圧降下Vαにより電圧VSET−Vαとなる。セット動作時に、ロウ電源線ドライバ13はロウ電源線VRowを電圧VSET−Vαに駆動する。本実施の形態においては、ロウ電源線VRowに印加する電圧を電圧VSETから電圧VSET−
Vαに下げることができる。したがって、電圧VSETとして昇圧電位を使用する場合、例えば昇圧効率が0.3程度のポンプから電位を供給するとしたら、電圧VSET−Vαはより低い電圧なので、別電源につなぐことにより、例えば昇圧効率が0.5程度のポンプから電位を供給することが可能である。また、電圧VSET−Vαを印加する際にポンプを用いなくてすむ可能性もある。したがって、この昇圧効率の点から見てもチップ全体の電流を低減することができる。本実施の形態では電圧VSETをダイオードの電圧降下を用いて電圧VSET−Vαとしているが、これは、図9Bに示すように、電圧VSETと電圧VSET−Vαを別電源化し、それぞれを別ポンプ30、31から供給してもよい。また、図9Cに示すように、電圧VSETはポンプ30につなぎ、電圧VSET−Vαは外部電源32の電圧VCCを降圧回路33を介して降下させ、電圧VSET−Vαとして供給するようにしてもよい。
セット動作時には、ロウ電源線ドライバ13において、トランジスタQP6のゲートに供給されていた制御信号(SETon信号)が“L”状態になり導通する。電源VSETHの電圧VSETHはNMOSトランジスタQN6により転送されて電圧VSETとなり、ダイオードD1の電圧降下Vαにより電圧VSET−Vαとなる。セット動作時に、ロウ電源線ドライバ13はロウ電源線VRowを電圧VSET−Vαに駆動する。本実施の形態においては、ロウ電源線VRowに印加する電圧を電圧VSETから電圧VSET−
Vαに下げることができる。したがって、電圧VSETとして昇圧電位を使用する場合、例えば昇圧効率が0.3程度のポンプから電位を供給するとしたら、電圧VSET−Vαはより低い電圧なので、別電源につなぐことにより、例えば昇圧効率が0.5程度のポンプから電位を供給することが可能である。また、電圧VSET−Vαを印加する際にポンプを用いなくてすむ可能性もある。したがって、この昇圧効率の点から見てもチップ全体の電流を低減することができる。本実施の形態では電圧VSETをダイオードの電圧降下を用いて電圧VSET−Vαとしているが、これは、図9Bに示すように、電圧VSETと電圧VSET−Vαを別電源化し、それぞれを別ポンプ30、31から供給してもよい。また、図9Cに示すように、電圧VSETはポンプ30につなぎ、電圧VSET−Vαは外部電源32の電圧VCCを降圧回路33を介して降下させ、電圧VSET−Vαとして供給するようにしてもよい。
[書き込み駆動線ドライバ12の動作]
書き込み駆動線ドライバ12の論理ゲートGATE2には、アドレス信号が入力される。このアドレス信号に基づき、論理ゲートGATE2は、アドレス信号に対応する一の書き込み駆動線(例えばWDRV1)について、“H”信号を、対応しない他の書き込み駆動線について“L”信号をCMOSインバータCMOS3の入力端子に供給する。アドレス信号に対応する書き込み駆動線(例えばWDRV1)の場合、CMOSインバータCMOS3の入力端子には“H”信号が供給され、導通したトランジスタQN5を介して接地電圧Vss(例えば0V)が書き込み駆動線WDRV1に印加される。アドレス信号に対応しない書き込み駆動線の場合、CMOSインバータCMOS3の入力端子には“L”信号が供給され、導通したトランジスタQP3を介してロウ電源線VRowの電圧(VSET−Vα)が書き込み駆動線WDRVに印加される。
書き込み駆動線ドライバ12の論理ゲートGATE2には、アドレス信号が入力される。このアドレス信号に基づき、論理ゲートGATE2は、アドレス信号に対応する一の書き込み駆動線(例えばWDRV1)について、“H”信号を、対応しない他の書き込み駆動線について“L”信号をCMOSインバータCMOS3の入力端子に供給する。アドレス信号に対応する書き込み駆動線(例えばWDRV1)の場合、CMOSインバータCMOS3の入力端子には“H”信号が供給され、導通したトランジスタQN5を介して接地電圧Vss(例えば0V)が書き込み駆動線WDRV1に印加される。アドレス信号に対応しない書き込み駆動線の場合、CMOSインバータCMOS3の入力端子には“L”信号が供給され、導通したトランジスタQP3を介してロウ電源線VRowの電圧(VSET−Vα)が書き込み駆動線WDRVに印加される。
次に、メインロウデコーダ11及びロウデコーダ10によるメインワード線MWLx、MWLbxとワード線WLx<7:0>の選択駆動動作について説明する。
[メインロウデコーダ11の動作]
メインロウデコーダ11の論理ゲートGATE1の入力端子にも、アドレス信号が供給される。このアドレス信号に基づき、論理ゲートGATE1は、x=<255:0>のうち選択されたx(例えばx=0)について“L”信号を、選択されていないxについて“H”信号をCMOSインバータCMOS1の入力端子に供給する。まず、選択されたx(例えばx=0)について説明する。選択されたx(例えばx=0)の場合、CMOSインバータCMOS1の入力端子には“L”信号が供給され、導通したトランジスタQP1を介して電源VSETHの“H”信号がメインワード線MWL0に供給される。また、メインワード線MWL0の“H”信号は、CMOSインバータCMOS2の入力端子に供給され、導通したトランジスタQN4を介して接地電圧Vssの“L”信号がメインワード線MWLb0に供給される。すなわち、選択されたx(例えばx=0)の場合、メインワード線MWL0には、“H”信号、メインワード線MWLb0には“L”信号が供給される。次に、選択されていないxについて説明する。選択されていないxの場合、CMOSインバータCMOS1の入力端子には“H”信号が供給され、導通したトランジスタQN3を介して接地電圧Vssの“L”信号がメインワード線MWLxに供給される。また、メインワード線MWLxの“L”信号は、CMOSインバータCMOS2の入力端子に供給され、導通したトランジスタQP2を介して電源VSETHの“H”信号がメインワード線MWLbxに供給される。すなわち、選択されていないxの場合、メインワード線MWLxには、“L”信号、メインワード線MWLbxには“H”信号が供給される。
メインロウデコーダ11の論理ゲートGATE1の入力端子にも、アドレス信号が供給される。このアドレス信号に基づき、論理ゲートGATE1は、x=<255:0>のうち選択されたx(例えばx=0)について“L”信号を、選択されていないxについて“H”信号をCMOSインバータCMOS1の入力端子に供給する。まず、選択されたx(例えばx=0)について説明する。選択されたx(例えばx=0)の場合、CMOSインバータCMOS1の入力端子には“L”信号が供給され、導通したトランジスタQP1を介して電源VSETHの“H”信号がメインワード線MWL0に供給される。また、メインワード線MWL0の“H”信号は、CMOSインバータCMOS2の入力端子に供給され、導通したトランジスタQN4を介して接地電圧Vssの“L”信号がメインワード線MWLb0に供給される。すなわち、選択されたx(例えばx=0)の場合、メインワード線MWL0には、“H”信号、メインワード線MWLb0には“L”信号が供給される。次に、選択されていないxについて説明する。選択されていないxの場合、CMOSインバータCMOS1の入力端子には“H”信号が供給され、導通したトランジスタQN3を介して接地電圧Vssの“L”信号がメインワード線MWLxに供給される。また、メインワード線MWLxの“L”信号は、CMOSインバータCMOS2の入力端子に供給され、導通したトランジスタQP2を介して電源VSETHの“H”信号がメインワード線MWLbxに供給される。すなわち、選択されていないxの場合、メインワード線MWLxには、“L”信号、メインワード線MWLbxには“H”信号が供給される。
[ロウデコーダ10の動作]
ロウデコーダ10は、メインワード線MWLx及びMWLbxに供給された信号に基づき、ロウ電源線VRow又は書き込み駆動線WDRVの電圧をワード線WLに対して印加
する。選択されたx(例えばx=0)の場合、メインワード線MWL0には、“H”信号、メインワード線MWLb0には“L”信号が供給されている。ロウデコーダ10のトランジスタQN1のゲートに“L”信号が供給され、トランジスタQN2のゲートに“H”信号が供給されるため、WL0<7:0>には導通したトランジスタQN2を介して書き込み駆動線WDRV<7:0>の電圧が印加される。ここで、アドレス信号に対応する書き込み駆動線(例えばWDRV1)には、接地電圧(例えば0V)が印加され、アドレス信号に対応しない書き込み駆動線には、ロウ電源線VRowの電圧(例えばVSET−Vα)が印加されている。ワード線WL0<7:0>のうち、アドレス信号に対応するワード線WL01の1本のみに接地電圧(例えば0V)が印加され、その他のワード線WLには電圧VSET−Vαが印加される。また、選択されていないxの場合、メインワード線MWLxには、“L”信号、メインワード線MWLbxには“H”信号が供給されている。ロウデコーダ10のトランジスタQN1のゲートに“H”信号が供給され、トランジスタQN2のゲートに“L”信号が供給されるため、ワード線WLx<7:0>には導通したトランジスタQN1を介してロウ電源線VRowの電圧(VSET−Vα)が印加される。これにより、セット動作時にはアドレス信号により選択された1本のワード線WL01のみに接地電圧(0V)が印加され、その他の全てのワード線にはロウ電源線VRowの電圧(VSET−Vα)が印加される。
ロウデコーダ10は、メインワード線MWLx及びMWLbxに供給された信号に基づき、ロウ電源線VRow又は書き込み駆動線WDRVの電圧をワード線WLに対して印加
する。選択されたx(例えばx=0)の場合、メインワード線MWL0には、“H”信号、メインワード線MWLb0には“L”信号が供給されている。ロウデコーダ10のトランジスタQN1のゲートに“L”信号が供給され、トランジスタQN2のゲートに“H”信号が供給されるため、WL0<7:0>には導通したトランジスタQN2を介して書き込み駆動線WDRV<7:0>の電圧が印加される。ここで、アドレス信号に対応する書き込み駆動線(例えばWDRV1)には、接地電圧(例えば0V)が印加され、アドレス信号に対応しない書き込み駆動線には、ロウ電源線VRowの電圧(例えばVSET−Vα)が印加されている。ワード線WL0<7:0>のうち、アドレス信号に対応するワード線WL01の1本のみに接地電圧(例えば0V)が印加され、その他のワード線WLには電圧VSET−Vαが印加される。また、選択されていないxの場合、メインワード線MWLxには、“L”信号、メインワード線MWLbxには“H”信号が供給されている。ロウデコーダ10のトランジスタQN1のゲートに“H”信号が供給され、トランジスタQN2のゲートに“L”信号が供給されるため、ワード線WLx<7:0>には導通したトランジスタQN1を介してロウ電源線VRowの電圧(VSET−Vα)が印加される。これにより、セット動作時にはアドレス信号により選択された1本のワード線WL01のみに接地電圧(0V)が印加され、その他の全てのワード線にはロウ電源線VRowの電圧(VSET−Vα)が印加される。
次に、セット動作時における抵抗変化メモリ装置のカラム系制御回路の動作について、図5及び図10〜図13を参照して説明する。カラムデコーダ21及びカラムスイッチ20により選択駆動されるビット線BLy<7:0>には、ローカルデータ線LDQ<7:0>又はカラム電源線VCol2に印加されている電圧が印加される。まず、カラムスイッチ20に接続されたローカルデータ線LDQ<7:0>及びカラム電源線VCol1、VCol2に対する電圧の印加動作について説明する。
[カラム電源線ドライバ23の動作]
セット動作時には、カラム電源線ドライバ23において、トランジスタQP14のゲートに供給されていた制御信号(SETon信号)が“L”状態になり導通する。電源VSETHの電圧VSETHはNMOSトランジスタQN16により転送されて電圧VSETとなり、電圧VSETでカラム電源線VCol1を駆動する。また、セット動作時にはトランジスタQN18のゲートに供給されていた制御信号(SETon信号)が“L”状態になり、トランジスタQN18が非導通状態になる。電圧降下VαのダイオードD2を介して接地されていたカラム電源線VCol2が接地されなくなり、カラム電源線VCol2に電圧Vαが印加されることになる。
セット動作時には、カラム電源線ドライバ23において、トランジスタQP14のゲートに供給されていた制御信号(SETon信号)が“L”状態になり導通する。電源VSETHの電圧VSETHはNMOSトランジスタQN16により転送されて電圧VSETとなり、電圧VSETでカラム電源線VCol1を駆動する。また、セット動作時にはトランジスタQN18のゲートに供給されていた制御信号(SETon信号)が“L”状態になり、トランジスタQN18が非導通状態になる。電圧降下VαのダイオードD2を介して接地されていたカラム電源線VCol2が接地されなくなり、カラム電源線VCol2に電圧Vαが印加されることになる。
[センスアンプ/書き込みバッファ22の動作]
センスアンプ/書き込みバッファ22において、セット動作時に書き込みバッファ部のスイッチSW1がオンとなり導通状態になるとともに、センスアンプ部のスイッチSW2がオフとなり非導通状態になる。センスアンプ/書き込みバッファ22には、データ入出力線IO<7:0>より書き込みデータが供給される。この書き込みデータがレベルシフタL/Sを介してCMOSインバータCMOS13の入力端子に供給される。このデータに応じてローカルデータ線LDQ<7:0>には電圧VSET又は電圧Vαが印加される。
センスアンプ/書き込みバッファ22において、セット動作時に書き込みバッファ部のスイッチSW1がオンとなり導通状態になるとともに、センスアンプ部のスイッチSW2がオフとなり非導通状態になる。センスアンプ/書き込みバッファ22には、データ入出力線IO<7:0>より書き込みデータが供給される。この書き込みデータがレベルシフタL/Sを介してCMOSインバータCMOS13の入力端子に供給される。このデータに応じてローカルデータ線LDQ<7:0>には電圧VSET又は電圧Vαが印加される。
次に、カラムデコーダ21及びカラムスイッチ20によるカラム選択線CSLy、CSLbyとビット線BLy<7:0>の選択駆動動作について説明する。
[カラムデコーダ21の動作]
カラムデコーダ21の論理ゲートGATE3の入力端子には、アドレス信号が供給される。このアドレス信号に基づき、論理ゲートGATE3は、y=<63:0>のうち選択
されたy(例えばy=0)について“L”信号を、選択されていないyについて“H”信号をCMOSインバータCMOS11の入力端子に供給する。まず、選択されたy(例えばy=0)について説明する。選択されたy(例えばy=0)の場合、CMOSインバータCMOS11の入力端子には“L”信号が供給され、導通したトランジスタQP11を介して電源VSETHの“H”信号がカラム選択線CSL0に供給される。また、カラム選択線CSL0の“H”信号は、CMOSインバータCMOS12の入力端子に供給され、導通したトランジスタQN14を介して接地電圧Vssの“L”信号がカラム選択線CSLb0に供給される。すなわち、選択されたy(例えばy=0)の場合、カラム選択線CSL0には、“H”信号、カラム選択線CSLb0には“L”信号が供給される。次に、選択されていないyについて説明する。選択されていないyの場合、CMOSインバータCMOS11の入力端子には“H”信号が供給され、導通したトランジスタQN13を介して接地電圧Vssの“L”信号がカラム選択線CSLyに供給される。また、カラム選択線CSLyの“L”信号は、CMOSインバータCMOS12の入力端子に供給され、導通したトランジスタQP12を介して電源VSETHの“H”信号がカラム選択線CSLbyに供給される。すなわち、選択されていないyの場合、カラム選択線CSLyには、“L”信号、カラム選択線CSLbyには“H”信号が供給される。
カラムデコーダ21の論理ゲートGATE3の入力端子には、アドレス信号が供給される。このアドレス信号に基づき、論理ゲートGATE3は、y=<63:0>のうち選択
されたy(例えばy=0)について“L”信号を、選択されていないyについて“H”信号をCMOSインバータCMOS11の入力端子に供給する。まず、選択されたy(例えばy=0)について説明する。選択されたy(例えばy=0)の場合、CMOSインバータCMOS11の入力端子には“L”信号が供給され、導通したトランジスタQP11を介して電源VSETHの“H”信号がカラム選択線CSL0に供給される。また、カラム選択線CSL0の“H”信号は、CMOSインバータCMOS12の入力端子に供給され、導通したトランジスタQN14を介して接地電圧Vssの“L”信号がカラム選択線CSLb0に供給される。すなわち、選択されたy(例えばy=0)の場合、カラム選択線CSL0には、“H”信号、カラム選択線CSLb0には“L”信号が供給される。次に、選択されていないyについて説明する。選択されていないyの場合、CMOSインバータCMOS11の入力端子には“H”信号が供給され、導通したトランジスタQN13を介して接地電圧Vssの“L”信号がカラム選択線CSLyに供給される。また、カラム選択線CSLyの“L”信号は、CMOSインバータCMOS12の入力端子に供給され、導通したトランジスタQP12を介して電源VSETHの“H”信号がカラム選択線CSLbyに供給される。すなわち、選択されていないyの場合、カラム選択線CSLyには、“L”信号、カラム選択線CSLbyには“H”信号が供給される。
[カラムスイッチ20の動作]
カラムスイッチ20は、カラム選択線CSLy及びCSLbyに供給された信号に基づき、カラム電源線VCol2又はローカルデータ線LDQの電圧をビット線BLに対して印加する。選択されたy(例えばy=0)の場合、カラム選択線CSL0には、“H”信号、カラム選択線CSLb0には“L”信号が供給されている。カラムスイッチ20のトランジスタQN11のゲートに“H”信号が供給され、トランジスタQN12のゲートに“L”信号が供給されるため、ビット線BL0<7:0>には導通したトランジスタQN11を介してローカルデータ線LDQ<7:0>の電圧が印加される。ここで、アドレス信号に対応するローカルデータ線(例えばLDQ1)には、カラム電源線VCol1の電圧(VSET)が印加され、アドレス信号に対応しないローカルデータ線には、バイアス電圧Vαが印加されている。ビット線BL0<7:0>のうち、アドレス信号に対応するビット線BL01の1本のみにカラム電源線VCol1の電圧(VSET)が印加され、その他のビット線BLには電圧Vαが印加される。また、選択されていないyの場合、カラム選択線CSLyには、“L”信号、カラム選択線CSLbyには“H”信号が供給されている。ロウデコーダ10のトランジスタQN11のゲートに“L”信号が供給され、トランジスタQN12のゲートに“H”信号が供給されるため、ビット線BLy<7:0>には導通したトランジスタQN12を介してカラム電源線VCol2の電圧(Vα)が印加される。これにより、セット動作時にはアドレス信号により選択された1本のビット線BL01のみにカラム電源線VCol1の電圧(VSET)が印加され、その他の全てのビット線にはカラム電源線VCol2の電圧(Vα)が印加される。
カラムスイッチ20は、カラム選択線CSLy及びCSLbyに供給された信号に基づき、カラム電源線VCol2又はローカルデータ線LDQの電圧をビット線BLに対して印加する。選択されたy(例えばy=0)の場合、カラム選択線CSL0には、“H”信号、カラム選択線CSLb0には“L”信号が供給されている。カラムスイッチ20のトランジスタQN11のゲートに“H”信号が供給され、トランジスタQN12のゲートに“L”信号が供給されるため、ビット線BL0<7:0>には導通したトランジスタQN11を介してローカルデータ線LDQ<7:0>の電圧が印加される。ここで、アドレス信号に対応するローカルデータ線(例えばLDQ1)には、カラム電源線VCol1の電圧(VSET)が印加され、アドレス信号に対応しないローカルデータ線には、バイアス電圧Vαが印加されている。ビット線BL0<7:0>のうち、アドレス信号に対応するビット線BL01の1本のみにカラム電源線VCol1の電圧(VSET)が印加され、その他のビット線BLには電圧Vαが印加される。また、選択されていないyの場合、カラム選択線CSLyには、“L”信号、カラム選択線CSLbyには“H”信号が供給されている。ロウデコーダ10のトランジスタQN11のゲートに“L”信号が供給され、トランジスタQN12のゲートに“H”信号が供給されるため、ビット線BLy<7:0>には導通したトランジスタQN12を介してカラム電源線VCol2の電圧(Vα)が印加される。これにより、セット動作時にはアドレス信号により選択された1本のビット線BL01のみにカラム電源線VCol1の電圧(VSET)が印加され、その他の全てのビット線にはカラム電源線VCol2の電圧(Vα)が印加される。
このように、本実施の形態のロウ系制御回路及びカラム系制御回路によれば、セット動作時にアドレス信号により選択された1本のワード線WL01のみに接地電圧(0V)を印加し、その他の全てのワード線にはロウ電源線の電圧(VSET−Vα)を印加することができる。同様に、セット動作時にアドレス信号により選択された1本のビット線BL01のみにカラム電源線VCol1の電圧(VSET)を印加し、その他の全てのビット線にはカラム電源線VCol2の電圧(Vα)を印加することができる。
これにより、メモリセルアレイの大勢を占める非選択状態のセルにかかる逆方向バイアス電圧を−VSETから−VSET+2Vαに緩和できる。この場合、図4に示すように逆方向バイアス時のリーク電流が1桁〜2桁減少するため、メモリセルアレイ全体のリーク電流を1桁〜2桁減少させることが可能となる。そのため、少ない電流量によって1つのメモリセルアレイにセット動作を実行することが可能となる。抵抗変化メモリ装置の全
体において、セット動作を行う際に使用することのできる電流が規定されていた場合、同時にセット動作可能なブロック数が増え、単位電流あたりの動作能力が向上することになる。すなわち、本実施の形態に係る抵抗変化メモリ装置において、メモリセルアレイに流れるリーク電流を低減し、多数のメモリブロックを同時に駆動することができる。
体において、セット動作を行う際に使用することのできる電流が規定されていた場合、同時にセット動作可能なブロック数が増え、単位電流あたりの動作能力が向上することになる。すなわち、本実施の形態に係る抵抗変化メモリ装置において、メモリセルアレイに流れるリーク電流を低減し、多数のメモリブロックを同時に駆動することができる。
[第2の実施の形態]
次に、本発明に係る抵抗変化メモリ装置の第2の実施の形態について図14〜図16を参照して説明する。図14は、抵抗変化メモリ装置のメモリセルアレイMAの等価回路を示す回路図である。また、図15は抵抗変化メモリ装置のメモリセルMCの電位差とリーク電流を説明する図である。そして、図16は、抵抗変化メモリ装置のダイオードDiに印加される電圧と流れる電流の特性を示すグラフである。図14〜図16に示す本実施の形態に係る抵抗変化メモリ装置において、第1の実施の形態と同一の構成を有する箇所には、同一の符号を付すことによりその説明を省略する。
次に、本発明に係る抵抗変化メモリ装置の第2の実施の形態について図14〜図16を参照して説明する。図14は、抵抗変化メモリ装置のメモリセルアレイMAの等価回路を示す回路図である。また、図15は抵抗変化メモリ装置のメモリセルMCの電位差とリーク電流を説明する図である。そして、図16は、抵抗変化メモリ装置のダイオードDiに印加される電圧と流れる電流の特性を示すグラフである。図14〜図16に示す本実施の形態に係る抵抗変化メモリ装置において、第1の実施の形態と同一の構成を有する箇所には、同一の符号を付すことによりその説明を省略する。
図14に示す抵抗変化メモリ装置は、選択メモリセルMC11に接続されていない非選択ワード線WL00、WL02、WL03に、正のバイアス電圧VSETが印加されている点において第1の実施の形態に係る抵抗変化メモリ装置と異なる。
図14に示す破線A1により囲まれた選択状態にあるメモリセルMC11に対して、ビット線BL01(電圧VSET)からワード線WL01(電圧0V)へとダイオードDiの順方向にセット電圧が印加される。選択メモリセルMC11にはセット電流(10nA程度)が流れ、セット動作が行われる。
図14に示す破線A2により囲まれた半選択状態にあるメモリセルMCに対してビット線BL00、BL02、BL03(電圧Vα)からワード線WL01(電圧0V)へとダイオードDiの順方向に電圧が印加される。半選択状態のメモリセルMCには順方向電流(10pA程度)が流れることになる(図16の電圧Vαを参照)。しかし、破線A3により囲まれた半選択状態にあるメモリセルMCに対しては、ビット線BL01(電圧VSET)とワード線WL00、WL02、WL03(電圧VSET)とが同一の電圧であるため、順方向電流が流れることがない。
図14に示す破線A4により囲まれた非選択状態にあるメモリセルMCに対して、ワード線WL(電圧VSET)からビット線BL(電圧Vα)へとダイオードDiの逆方向に電圧が印加される。非選択メモリセルMCにはリーク電流(0.1nA程度)が流れることになる(図16の電圧(−VSET+Vα)参照)。
本実施の形態に係る抵抗変化メモリ装置において、メモリセルアレイMA内の1つのメモリセルMCに対してセット動作を行う際に、メモリセルアレイMA全体に流れる電流量I’は以下のようになる。なお、単純化の為に1ブロックで1つのメモリセルMCをセット動作する場合を例とする。
選択状態のメモリセルMCに流れる電流量I’1は、メモリセルアレイMA内の選択状態のメモリセルMCが1つであるため
I’1=10nA×1=10nA
となる(図15の実施例2「選択状態」参照)。
I’1=10nA×1=10nA
となる(図15の実施例2「選択状態」参照)。
半選択状態のメモリセルMCに流れる電流量I’2は、破線A2に囲まれたメモリセルMCが約103個であるため
I’2=10pA×103≒10nA
となる(図15の実施例2「半選択状態」参照)。
I’2=10pA×103≒10nA
となる(図15の実施例2「半選択状態」参照)。
非選択状態のメモリセルMCに流れる電流量I’3は、破線A4に囲まれたメモリセルMCの総数が約103×103=106個であるため
I’3=0.1nA×106≒100μA
となる(図15の実施例2「非選択状態」参照)。
I’3=0.1nA×106≒100μA
となる(図15の実施例2「非選択状態」参照)。
よって、本実施の形態に係る抵抗変化メモリ装置において、メモリセルアレイMA全体に流れる電流量I’は、I’=I’1+I’2+I’3≒100μAとなる。
本実施の形態において、メモリセルアレイの大勢を占める非選択状態のセルにかかる逆方向バイアス電圧を−VSETから−VSET+Vαに緩和できる。この場合においても、図16に示すように逆方向バイアス時のリーク電流が1桁程度減少するため、メモリセルアレイ全体のリーク電流を1桁程度減少させることが可能となる。そのため、少ない電流量によって1つのメモリセルアレイにセット動作を実行することが可能となる。抵抗変化メモリ装置の全体において、セット動作を行う際に使用することのできる電流が規定されていた場合、同時にセット動作可能なブロック数が増え、単位電流あたりの動作能力が向上することになる。すなわち、本実施の形態に係る抵抗変化メモリ装置において、メモリセルアレイに流れるリーク電流を低減し、多数のメモリブロックを同時に駆動することができる。
[第3の実施の形態]
次に、本発明に係る抵抗変化メモリ装置の第3の実施の形態について図17〜図18を参照して説明する。図17は、抵抗変化メモリ装置のメモリセルアレイMAの等価回路を示す回路図である。また、図18は抵抗変化メモリ装置のメモリセルMCの電位差とリーク電流を説明する図である。図17〜図18に示す本実施の形態に係る抵抗変化メモリ装置において、第1の実施の形態と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
次に、本発明に係る抵抗変化メモリ装置の第3の実施の形態について図17〜図18を参照して説明する。図17は、抵抗変化メモリ装置のメモリセルアレイMAの等価回路を示す回路図である。また、図18は抵抗変化メモリ装置のメモリセルMCの電位差とリーク電流を説明する図である。図17〜図18に示す本実施の形態に係る抵抗変化メモリ装置において、第1の実施の形態と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
図17に示す抵抗変化メモリ装置は、選択メモリセルMC11に接続されていない非選択ビット線BL00、BL02、BL03には、正のバイアス電圧が印加されず、電圧が0Vとなっている点において、第1の実施の形態に係る抵抗変化メモリ装置と異なる。
図17に示す破線A1により囲まれた選択状態にあるメモリセルMC11に対して、ビット線BL01(電圧VSET)からワード線WL01(電圧0V)へとダイオードDiの順方向にセット電圧が印加される。選択メモリセルMC11にはセット電流(10nA程度)が流れ、セット動作が行われる。
図17に示す破線A2により囲まれた半選択状態にあるメモリセルMCに対しては、ビット線BL00、BL02、BL03(電圧0V)とワード線WL01(電圧0V)とが同一の電圧であるため、順方向電流が流れることがない。また、図17に示す破線A3により囲まれた半選択状態にあるメモリセルMCに対してビット線BL01(電圧VSET)からワード線WL00、WL02、WL03(電圧VSET−Vα)へとダイオードDiの順方向に電圧が印加される。半選択状態のメモリセルMCには順方向電流(10pA程度)が流れることになる(図16の電圧Vαを参照)。
図17に示す破線A4により囲まれた非選択状態にあるメモリセルMCに対して、ワード線WL(電圧VSET)からビット線BL(電圧Vα)へとダイオードDiの逆方向に電圧が印加される。非選択メモリセルMCにはリーク電流(0.1nA程度)が流れることになる(図16の電圧(−VSET+Vα)参照)。
本実施の形態に係る抵抗変化メモリ装置において、メモリセルアレイMA内の1つのメモリセルMCに対してセット動作を行う際に、メモリセルアレイMA全体に流れる電流量I’’は第2の実施の形態と同様に、I’’=I’’1+I’’2+I’’3≒100μAとなる。
本実施の形態において、メモリセルアレイの大勢を占める非選択状態のセルにかかる逆方向バイアス電圧を−VSETから−VSET+Vαに緩和できる。この場合においても、図16に示すように逆方向バイアス時のリーク電流が1桁程度減少するため、メモリセルアレイ全体のリーク電流を1桁程度減少させることが可能となる。そのため、少ない電流量によって1つのメモリセルアレイにセット動作を実行することが可能となる。抵抗変化メモリ装置の全体において、セット動作を行う際に使用することのできる電流が規定されていた場合、同時にセット動作可能なブロック数が増え、単位電流あたりの動作能力が向上することになる。すなわち、本実施の形態に係る抵抗変化メモリ装置において、メモリセルアレイに流れるリーク電流を低減し、多数のメモリブロックを同時に駆動することができる。
以上、本発明の実施の形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加、組み合わせ等が可能である。
例えば、実施の形態においてセット動作として抵抗変化メモリ装置の動作を説明したが、これはメモリセルに印加する電圧や電流、電圧の印加時間等を調整することにより選択メモリセルMC11が低抵抗状態から高抵抗状態へと変化するリセット動作とすることができる。また、実施の形態において、ワード線及びビット線に印加する電圧の調整にダイオードのしきい値落ちを用いることにより電圧Vαのバイアス電圧をかけることとしていた。しかし、これは異なる電源を導入してワード線及びビット線の電圧をそれぞれ調整することとしてもよい。
1・・・半導体基板、 2・・・メモリブロック、 3・・・配線領域、 4・・・ビット線コンタクト領域、 5・・・ワード線コンタクト領域、 6・・・ビット線コンタクト、 7・・・ワード線コンタクト、 10・・・ロウデコーダ、 11・・・メインロウデコーダ、 12・・・書き込み駆動線ドライバ、 13・・・ロウ電源線ドライバ、 14・・・ロウ系周辺回路、 20・・・カラムスイッチ、 21・・・カラムデコーダ、 22・・・センスアンプ/書き込みバッファ、 23・・・カラム電源線ドライバ、 24・・・カラム系周辺回路、 30、31・・・ポンプ、 32・・・外部電源、 33・・・降圧回路、 MA・・・メモリセルアレイ、 MC・・・メモリセル、 VR・・・可変抵抗素子、 Di・・・ダイオード、 BL・・・ビット線、 WL・・・ワード線、 MWL・・・メインワード線 CSL・・・カラム選択線。
Claims (5)
- 半導体基板と、
この半導体基板上に積層され、互いに交差するように形成された複数の第1配線及び複数の第2配線、並びに前記第1配線と前記第2配線との各交差部に配置され、前記第2配線側をアノードとする整流素子と可変抵抗素子とが直列接続されたメモリセルを含むメモリセルアレイと、
前記第1配線及び前記第2配線を選択駆動する制御回路と
を備え、
前記制御回路は、
選択された前記第1配線及び選択された前記第2配線の交差部に配置された選択メモリセルに第1の電位差がかかるよう、選択された前記第1配線に第1の電圧を印加するとともに選択された前記第2配線に第2の電圧を印加し、
非選択の前記第1配線及び非選択の前記第2配線の交差部に配置された非選択メモリセルに前記第1の電位差よりも小さい第2の電位差の逆方向バイアスがかかるよう、非選択の前記第2配線に前記第1の電圧よりも大きく前記第2の電圧よりも小さいバイアス電圧を印加するか、又は非選択の前記第1配線に前記第2の電圧よりも前記バイアス電圧の分小さい第3の電圧を印加する
ことを特徴とする半導体記憶装置。 - 非選択の前記第2配線に前記バイアス電圧を印加するとともに、非選択の前記第1配線に前記第3の電圧を印加することを特徴とする請求項1記載の半導体記憶装置。
- 非選択の前記第2配線に前記バイアス電圧を印加するとともに、非選択の前記第1配線に前記第2の電圧を印加することを特徴とする請求項1記載の半導体記憶装置。
- 非選択の前記第2配線に前記第1の電圧を印加するとともに、非選択の前記第1配線に前記第3の電圧を印加することを特徴とする請求項1記載の半導体記憶装置。
- 前記可変抵抗素子は、前記第1の電位差により高抵抗状態から低抵抗状態に変化することを特徴とする請求項1乃至4のいずれか記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115362A JP2009266312A (ja) | 2008-04-25 | 2008-04-25 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115362A JP2009266312A (ja) | 2008-04-25 | 2008-04-25 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009266312A true JP2009266312A (ja) | 2009-11-12 |
Family
ID=41391966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008115362A Withdrawn JP2009266312A (ja) | 2008-04-25 | 2008-04-25 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009266312A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119296A (ja) * | 2009-11-30 | 2011-06-16 | Toshiba Corp | 抵抗変化メモリ及びその製造方法 |
JP2011198407A (ja) * | 2010-03-18 | 2011-10-06 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
JP2013118035A (ja) * | 2011-12-05 | 2013-06-13 | Toshiba Corp | 半導体記憶装置 |
JP2013200936A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
US8553445B2 (en) | 2010-09-03 | 2013-10-08 | Samsung Electronics Co., Ltd. | Semiconductor memory device having stacked structure including resistor-switched based logic circuit and method of manufacturing the same |
US8619461B2 (en) | 2011-09-22 | 2013-12-31 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US8659947B2 (en) | 2010-09-21 | 2014-02-25 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US20140334221A1 (en) * | 2013-05-10 | 2014-11-13 | Kabushiki Kaisha Toshiba | Resistance change memory |
US8923031B2 (en) | 2012-07-02 | 2014-12-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9570170B2 (en) | 2014-11-26 | 2017-02-14 | Samsung Electronics Co., Ltd. | Resistive memory device and method of operating the same |
CN112562761A (zh) * | 2020-11-02 | 2021-03-26 | 长江先进存储产业创新中心有限责任公司 | 三维存储器的控制方法、装置及存储介质 |
CN113539311A (zh) * | 2021-06-29 | 2021-10-22 | 中国科学院上海微系统与信息技术研究所 | 一种减少二极管选通阵列寄生漏电的偏置方法 |
-
2008
- 2008-04-25 JP JP2008115362A patent/JP2009266312A/ja not_active Withdrawn
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8975149B2 (en) | 2009-11-30 | 2015-03-10 | Kabushiki Kaisha Toshiba | Resistance change memory and manufacturing method thereof |
JP2011119296A (ja) * | 2009-11-30 | 2011-06-16 | Toshiba Corp | 抵抗変化メモリ及びその製造方法 |
JP2011198407A (ja) * | 2010-03-18 | 2011-10-06 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
US8730710B2 (en) | 2010-09-03 | 2014-05-20 | Samsung Electronics Co., Ltd. | Semiconductor memory device having stacked structure including resistor-switched based logic circuit and method of manufacturing the same |
US8553445B2 (en) | 2010-09-03 | 2013-10-08 | Samsung Electronics Co., Ltd. | Semiconductor memory device having stacked structure including resistor-switched based logic circuit and method of manufacturing the same |
US8804427B2 (en) | 2010-09-21 | 2014-08-12 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US8659947B2 (en) | 2010-09-21 | 2014-02-25 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US8619461B2 (en) | 2011-09-22 | 2013-12-31 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US8917538B2 (en) | 2011-09-22 | 2014-12-23 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US8665634B2 (en) | 2011-12-05 | 2014-03-04 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US8908416B2 (en) | 2011-12-05 | 2014-12-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2013118035A (ja) * | 2011-12-05 | 2013-06-13 | Toshiba Corp | 半導体記憶装置 |
JP2013200936A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
US9142288B2 (en) | 2012-07-02 | 2015-09-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US8923031B2 (en) | 2012-07-02 | 2014-12-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US20140334221A1 (en) * | 2013-05-10 | 2014-11-13 | Kabushiki Kaisha Toshiba | Resistance change memory |
US9117516B2 (en) * | 2013-05-10 | 2015-08-25 | Kabushiki Kaisha Toshiba | Resistance change memory |
US9570170B2 (en) | 2014-11-26 | 2017-02-14 | Samsung Electronics Co., Ltd. | Resistive memory device and method of operating the same |
CN112562761A (zh) * | 2020-11-02 | 2021-03-26 | 长江先进存储产业创新中心有限责任公司 | 三维存储器的控制方法、装置及存储介质 |
CN112562761B (zh) * | 2020-11-02 | 2022-04-19 | 长江先进存储产业创新中心有限责任公司 | 三维存储器的控制方法、装置及存储介质 |
CN113539311A (zh) * | 2021-06-29 | 2021-10-22 | 中国科学院上海微系统与信息技术研究所 | 一种减少二极管选通阵列寄生漏电的偏置方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100555B2 (ja) | 半導体記憶装置 | |
JP5178472B2 (ja) | 半導体記憶装置 | |
JP5106297B2 (ja) | 半導体記憶装置 | |
JP4856202B2 (ja) | 半導体記憶装置 | |
JP5127665B2 (ja) | 半導体記憶装置 | |
JP2009266312A (ja) | 半導体記憶装置 | |
JP4806046B2 (ja) | 半導体記憶装置 | |
JP5175769B2 (ja) | 半導体記憶装置 | |
US8750017B2 (en) | Resistance-change memory | |
JP2010020811A (ja) | 半導体記憶装置 | |
JP5214693B2 (ja) | 不揮発性半導体記憶装置 | |
JP2009140593A (ja) | 半導体記憶装置及びメモリセル電圧印加方法 | |
JP5086919B2 (ja) | 半導体記憶装置 | |
US8582345B2 (en) | Nonvolatile semiconductor memory device | |
JP5630742B2 (ja) | 半導体記憶装置 | |
JP2010123820A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110705 |