CN112562761A - 三维存储器的控制方法、装置及存储介质 - Google Patents

三维存储器的控制方法、装置及存储介质 Download PDF

Info

Publication number
CN112562761A
CN112562761A CN202011200027.7A CN202011200027A CN112562761A CN 112562761 A CN112562761 A CN 112562761A CN 202011200027 A CN202011200027 A CN 202011200027A CN 112562761 A CN112562761 A CN 112562761A
Authority
CN
China
Prior art keywords
voltage
memory cell
bit line
word line
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011200027.7A
Other languages
English (en)
Other versions
CN112562761B (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202011200027.7A priority Critical patent/CN112562761B/zh
Publication of CN112562761A publication Critical patent/CN112562761A/zh
Application granted granted Critical
Publication of CN112562761B publication Critical patent/CN112562761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例提供了一种三维存储器的控制方法、装置及存储介质。其中，方法包括：选择三维存储器的一个存储阵列块中的一个存储单元；对选择的存储单元进行读取操作或写操作；其中，在该过程中，对选定的字线施加第一电压，对选定的位线施加第二电压，对选择的存储阵列块中所有未选定的字线均施加第三电压，对选择的存储阵列块中所有未选定的位线均施加第四电压；在第一电压、第二电压、第三电压及第四电压的作用下，使得施加在选择的存储单元对应的位线与字线上的电压差大于选择的存储单元的选择器的阈值电压，且施加在选择的存储阵列块中所有未被选择的存储单元对应的位线与字线上的电压差均小于预设电压；预设电压小于阈值电压。

Description

三维存储器的控制方法、装置及存储介质
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器的控制方法、装置及存储介质。
背景技术
三维相变存储器(相变存储器英文可以表达为Phase Change Memory，英文缩写可以表达为PCM)是一种使用硫族化合物作为存储介质的存储技术，利用材料在不同状态下的电阻差异来保存数据。三维相变存储器具有可按位寻址、断电后数据不丢失、存储密度高、读写速度快等优势，被认为是最有前景的下一代存储器。
然而，三维相变存储器技术中存在各种挑战，例如，在对选择的存储单元进行读操作或者写操作时，选择的存储单元周围的存储单元对选择的存储单元存在干扰的问题。
发明内容
为解决相关技术问题，本发明实施例提出一种三维存储器的控制方法、装置及存储介质，能够在对选择的存储单元进行读操作或者写操作时，在一定程度上减轻选择的存储单元周围的存储单元对选择的存储单元的干扰作用。
本发明实施例提供了一种三维存储器的控制方法，包括：
选择三维存储器的一个存储阵列块中的一个存储单元；其中，选择的存储单元耦合到选定的字线和选定的位线上；
对所述选择的存储单元进行读取操作或写操作；其中，在进行读取操作或写操作的过程中，对所述选定的字线施加第一电压，对所述选定的位线施加第二电压，对所述选择的存储阵列块中所有未选定的字线均施加第三电压，对所述选择的存储阵列块中所有未选定的位线均施加第四电压；在所述第一电压、第二电压、第三电压及第四电压的作用下，使得施加在所述选择的存储单元对应的位线与字线上的电压差大于所述选择的存储单元的选择器的阈值电压，且施加在所述选择的存储阵列块中所有未被选择的存储单元对应的位线与字线上的电压差均小于预设电压；所述预设电压小于所述阈值电压。
上述方案中，所述选择三维存储器的一个存储阵列块中的一个存储单元，包括，选择三维存储器的一个存储阵列块中的上部存储单元或选择三维存储器的一个存储阵列块中的下部存储单元；对应地，所述对所述选择的存储单元进行读取操作或写操作时，施加在选择的上部存储单元对应的位线与字线上的电压差与施加在选择的下部存储单元对应的字线与位线上的电压差的极性相同或相反。
上述方案中，若施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的字线与位线上的电压差的极性相同，
当所述选择的存储单元为下部存储单元时，所述第一电压包括第一电压值 V，所述第二电压包括接地电压，所述第三电压包括1/3V；所述第四电压包括 2/3V；
当所述选择的存储单元为上部存储单元时，所述第一电压包括接地电压，所述第二电压包括V，所述第三电压包括2/3V；所述第四电压包括1/3V。
上述方案中，若施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的字线与位线上的电压差的极性相同；
当所述选择的存储单元为下部存储单元时，所述第一电压包括第一电压值 V，所述第二电压包括接地电压，所述第三电压包括1/2V；所述第四电压包括 1/2V；
当所述选择的存储单元为上部存储单元时，所述第一电压包括接地电压，所述第二电压包括V，所述第三电压包括1/2V；所述第四电压包括1/2V。
上述方案中，若施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的字线与位线上的电压差的极性相反，
当所述选择的存储单元为上部存储单元或者下部存储单元时，所述第一电压均包括第一电压值V，所述第二电压均包括接地电压，所述第三电压均包括 1/3V；所述第四电压均包括2/3V。
上述方案中，若施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的字线与位线上的电压差的极性相反，
当所述选择的存储单元为上部存储单元或者下部存储单元时，所述第一电压均包括第一电压值V，所述第二电压均包括接地电压，所述第三电压均包括 1/2V；所述第四电压均包括1/2V。
上述方案中，在所述第一电压、第二电压、第三电压及第四电压的作用下，使得施加在所述选择的存储阵列块中与所述选择的存储单元相邻的、未被选择的存储单元对应的位线与字线的电压差均相同。
本发明实施例还提供一种三维存储器的控制装置，包括：
选择单元，用于选择三维存储器的一个存储阵列块中的一个存储单元；其中，所述选择的存储单元耦合到选定的字线和选定的位线上；
处理单元，对所述选择的存储单元进行读取操作或写操作；其中，在进行读取操作或写操作的过程中，对所述选定的字线施加第一电压，对所述选定的位线施加第二电压，对所述选择的存储阵列块中所有未选定的字线均施加第三电压，对所述选择的存储阵列块中所有未选定的位线均施加第四电压；在所述第一电压、第二电压、第三电压及第四电压的作用下，使得施加在所述选择的存储单元对应的位线与字线上的电压差大于所述选择的存储单元的选择器的阈值电压，且施加在所述选择的存储阵列块中所有未被选择的存储单元对应的位线与字线上的电压差均小于预设电压；所述预设电压小于所述阈值电压。
本发明实施例又提供一种三维存储器的控制装置，包括：处理器和配置为存储能够在处理器上运行的计算机程序的存储器；
其中，所述处理器用于运行所述计算机程序时，执行时实现上述任一所述方法的步骤。
本发明实施例还提供一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一所述方法的步骤。
本发明实施例提供的三维存储器的控制方法、装置、存储介质，选择三维存储器的一个存储阵列块中的一个存储单元；其中，选择的存储单元耦合到选定的字线和选定的位线上；对所述选择的存储单元进行读取操作或写操作；其中，在进行读取操作或写操作的过程中，对所述选定的字线施加第一电压，对所述选定的位线施加第二电压，对所述选择的存储阵列块中所有未选定的字线均施加第三电压，对所述选择的存储阵列块中所有未选定的位线均施加第四电压；在所述第一电压、第二电压、第三电压及第四电压的作用下，使得施加在所述选择的存储单元对应的位线与字线上的电压差大于所述选择的存储单元的选择器的阈值电压，且施加在所述选择的存储阵列块中所有未被选择的存储单元对应的位线与字线上的电压差均小于预设电压；所述预设电压小于所述阈值电压。本发明实施例中，一次只能选择一个存储阵列块中的一个存储单元进行读取或者写操作，并且对于选择的存储单元，通过控制施加在该选择的存储单元所在存储阵列块中字线和位线的上电压，使得施加在该选择的存储单元上的电压差大于该存储单元的选择器的阈值电压，且施加在该存储阵列块中所有未被选择的存储单元上的电压差均远小于该阈值电压，从而该选择的存储单元能够被正常操作，同时所有未被选择的存储单元对该选择的存储单元的感测电流测量的影响很小，如此，能够在对选择的存储单元进行读操作或者写操作时，在一定程度上减轻选择的存储单元周围的存储单元对选择的存储单元的干扰作用。
附图说明
图1为本发明实施例提供的通过扫描电子显微镜观察到的一种三维相变存储单元阵列的示意图；
图2为本发明实施例提供的一种三维相变存储器中位线、字线及存储单元的三维示意图；
图3a为本发明实施例提供的一种三维相变存储单元阵列的局部水平示意图；
图3b为本发明实施例提供的一种三维相变存储单元阵列中存储阵列块的分布的水平视图；
图4a为本发明实施例提供的另一种三维相变存储单元阵列的局部水平示意图；
图4b为本发明实施例提供的另一种三维相变存储单元阵列中存储阵列块的分布的水平视图；
图5为本发明实施例提供的一种三维存储器的控制方法的实现流程示意图；
图6a为本发明实施例提供的一种三维存储单元阵列的局部水平示意图一；
图6b为本发明实施例提供的一种三维存储单元阵列的局部水平示意图二；
图7为本发明实施例三维存储器的控制装置的组成结构示意图；
图8为本发明实施例三维存储器的控制装置的硬件组成结构示意图。
附图标记说明：
20-存储单元；201-电极；202-PCM元件；203-电极；204-选择器；205-电极；21-顶部位线；211-顶部位线连接部；22-底部位线；221-底部位线连接部； 23-字线；231-字线连接部。
具体实施方式
为使本发明实施例的技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。
图1为通过扫描电子显微镜观察到的一种三维相变存储单元阵列的示意图。从图1可以看出，三维相变存储器芯片由多个具有单个位线、字线及存储单元的小型存储单元阵列块组成。三维相变存储器一般包括顶部位线、字线、底部位线及位于位线和字线交叉处的存储单元。实际应用中，字线、顶部位线和底部位线通常由图案化工艺之后形成的20nm/20nm的等幅线宽线(L/S， Line/Space)图案形成。
相关技术中，在对选择的存储单元进行读取或者写操作时，需要在与该选择的存储单元耦合的字线(即选定的字线)上施加偏压V1，且在与该选择的存储单元耦合的位线(即选定的位线)上施加偏压-V2(V1≠V2)；同时，在不与该选择的存储单元耦合的字线(即未选定的字线)上施加接地电压(即0V)，且在不与该选择的存储单元耦合的位线(即未选定的位线)上施加接地电压(即 0V)。选择的存储单元对应的位线与字线上的电压差为V1+V2。然而，由于存储单元处于位线和字线的交叉处，相邻的存储单元必然存在共同一条字线或者同一条位线的情况。因此，与选择的存储单元相邻的存储单元对应的位线与字线之间的电压差为V1或者V2。可以理解的是，V1+V2必须大于存储单元的选择器的阈值电压，以使得选择器导通，从而感测PCM元件实现数据的读取操作或者写操作。而选择的存储单元相邻的存储单元对应的位线与字线之间的电压差为V1或者V2，该电压越大，则漏电流越大，大的漏电流对选择的存储单元的感测电流测量的影响越大，即对选择的存储单元造成的干扰越大。此外，外围电路与一个存储单元阵列块中的所有字线和位线均存在连接关系，因此，选择的存储单元所处的存储阵列块中未被选择的所有存储单元上的电压差均会在一定程度上对选择的存储单元造成的干扰。
基于此，本发明的各种实施例中，一次只能选择一个存储阵列块中的一个存储单元进行读取或者写操作，并且对于选择的存储单元，通过控制施加在该选择的存储单元所在存储阵列块中字线和位线的上电压，使得施加在该选择的存储单元上的电压差大于该存储单元的选择器的阈值电压，且施加在该存储阵列块中所有未被选择的存储单元上的电压差均远小于该阈值电压，从而该选择的存储单元能够被正常操作，同时所有未被选择的存储单元对该选择的存储单元的感测电流测量的影响很小，如此，能够在对选择的存储单元进行读操作或者写操作时，在一定程度上减轻选择的存储单元周围的存储单元对选择的存储单元的干扰作用。
为了便于理解本申请实施例提供的三维存储器的控制方法，首先介绍本申请实施例的具体应用场景。
本发明实施例中的三维存储器具体可以是三维相变存储器。所述三维相变存储器包括存储单元阵列和外围电路；其中，所述存储单元阵列可以集成在所述外围电路的相同管芯上，这允许更宽的总线和更高的操作速度。实际应用中，存储单元阵列与外围电路可以形成在同一平面上的不同区域中；或者存储单元阵列与外围电路可以形成堆叠的结构，即二者形成在不同的平面上。例如，存储单元阵列可以形成在外围电路的上方，以减小芯片尺寸。
在一些实施例中，外围电路包括用于便于相变存储器操作的任何合适的数字、模拟和/或混合信号电路。例如，外围电路可以包括控制逻辑、数据缓冲器、解码器(解码器也可以称为译码器)、驱动器及读写电路等。当控制逻辑收到读写操作命令及地址数据时，在控制逻辑的作用下，解码器可以基于解码的地址将从驱动器产生的相应电压施加到相应的位线、字线上，以实现数据的读取操作或者写操作，并通过数据缓冲器与外部进行数据交互。
在一些实施例中，存储单元阵列可以包括至少一个存储阵列块，每个存储阵列块中可以包括多个存储单元。实际应用中，如图2所示，每个存储单元20 可以包括堆叠的PCM元件202、选择器204以及多个电极201、203及205。 PCM元件202可以基于以电热方式对相变材料所做的加热和淬火来利用相变材料中的非晶相和晶相的电阻率之间的差异。可以施加电流以使PCM元件202 的相变材料(或者其阻挡所述电流通路的至少部分)在两个相之间反复切换，以存储数据。可以在每个存储单元20中存储数据的单个位，并且可以通过改变施加至相应选择器204的电压进行单个位的写操作或者读取操作。
在一些实施例中，所述PCM元件202的材料包括基于硫属元素化物的合金(硫属元素化物玻璃)，例如GST(Ge-Sb-Te)合金，或者包括任何其他适当的相变材料；所述选择器204的材料可以包括任何适当的双向阈值开关(OTS) 材料，诸如ZnxTey、GexTey、NbxOy、SixAsyTez等。应当理解，存储单元的结构、配置和材料不限于图2中的示例，并且可以包括任何适当结构、配置和材料。电极201、203和205可以包括导电材料，所述导电材料包括但不限于W、 Co、Cu、Al、碳、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施例中，电极201、203和205的材料包括碳，例如非晶碳。
下面介绍两类可以适用于本发明实施例控制方法的存储单元阵列的架构。
图3a-图3b示出了本发明实施例提供的一种具有两层堆叠的存储单元的三维相变存储单元阵列的架构图。图3a为该三维相变存储单元阵列的一部分沿Z 方向观察的水平视图；图3b为该三维相变存储单元阵列中存储阵列块的分布的水平视图。需要说明的是，将三维相变存储单元阵列置于前方，Z方向可以理解为俯视的方向(从顶部位线向底部位线看过去的方向)。
参考图3a，该存储单元阵列包括：平行的多条顶部位线21和平行的多条底部位线22；顶部位线21和相应的底部位线22(位于顶部位线下方的一条底部位线)之间存在偏移(这里的偏移指参考图3a示出的沿Y方向的偏移，顶部位线21和相应的底部位线22沿X方向的可以无偏移，也可以存在较小偏移)；与顶部位线21接触，且从相邻的两条底部位线22之间延伸出来，用于实现顶部位线21与相关器件连接的顶部位线连接部211(这里，连接部的英文可以表达为Contact，连接部也可以称为触点)；与底部位线22接触，用于实现底部位线22与相关器件连接的底部位线连接部221；处于顶部位线21和底部位线 22之间的多条字线23；多条字线23处于同一平面，且与顶部位线21、底部位线22均平行；与字线23接触，用于实现字线23与相关器件连接的字线连接部 231；处于顶部位线21与字线23之间，且与对应的顶部位线21与字线23连接的上部存储单元，多个上部存储单元形成顶部存储单元层；处于字线23与底部字线22之间的下部存储单元，多个下部存储单元形成底部存储单元层。
参考图3a，字线接触部231所在的虚线框示出的区域将一个存储阵列块沿 X方向分成了两个子存储阵列块。可以理解的是，基于上述图3a示出的局部架构的特征，分别将上述局部结构沿向X方向和Y方向延伸可以得到整个存储单元阵列。
参考图3b，存储单元阵列中的一个存储阵列块包含一个顶部存储单元层部分和一个与顶部存储单元层存在偏移的底部存储单元层部分。
图4a-图4b示出了本发明实施例提供的另一种具有两层堆叠的存储单元的三维相变存储单元阵列的架构图。图4a为该三维相变存储单元阵列的一部分沿 Z方向观察的水平视图；图4b为该三维相变存储单元阵列中存储阵列块的分布的水平视图。需要说明的是，将三维相变存储单元阵列置于前方，Z方向可以理解为俯视的方向(从顶部位线向底部位线看过去的方向)。
参考图4a，该存储单元阵列包括：平行的多条顶部位线21和平行的多条底部位线22；顶部位线21和相应的底部位线22(位于顶部位线下方的一条底部位线)之间存在偏移(这里的偏移指参考图3a示出的沿Y方向的偏移，顶部位线21和相应的底部位线22沿X方向的可以无偏移，也可以存在较小偏移)；与顶部位线21接触，且从相邻的两条底部位线22之间延伸出来，用于实现顶部位线21与相关器件连接的顶部位线连接部211；与底部位线22接触，用于实现底部位线22与相关器件连接的底部位线连接部221；处于顶部位线21和底部位线22之间的多条字线23；多条字线23处于同一平面，且与顶部位线21、底部位线22均平行；与字线23接触，用于实现字线23与相关器件连接的字线连接部231；处于顶部位线21与字线23之间的上部存储单元，多个上部存储单元形成顶部存储单元层；处于字线23与底部字线22之间的下部存储单元，多个下部存储单元形成底部存储单元层。
参考图4a，字线接触部231所在的虚线框示出的区域将一个存储阵列块沿 X方向分成了两个子存储阵列块。可以理解的是，基于上述图4a示出的局部架构的特征，分别将上述局部结构沿向X方向和Y方向延伸可以得到整个存储单元阵列。
参考图4b，存储单元阵列中的一个存储阵列块包含一个顶部存储单元层部分和一个与顶部存储单元层存在偏移的底部存储单元层部分。
需要说明的是，图4b与图3b示出的存储阵列的区别在于，在图4b中，相邻的两个存储阵列块之间存在偏移，即相邻的两个存储阵列块中的位线沿Y方向存在偏移，且偏移量为半个位线的长度。
可以理解的是，图4a示出的存储单元阵列的架构中，分布的字线接触部所在的阴影框区域、位线接触部所在的阴影框区域可以更好地利用硅衬底的面积，阵列效率更高；同时，可以减少互连布线难度并使字线和位线的寄生串联电阻更小。
需要说明的是，这里的图3a图4a仅用来提供两类具有两层堆叠的存储单元的三维存储器的一例，不用来限定本发明所提供的适用的三维存储器的结构。例如，实际应用中，每条位线所连接的存储器单元的数量并不限于图3a或图 4a中示出的6个，还可以根据实际情况进行调整，相应的，在每个存储单元阵列块中，位线和字线的条数也不限于图3a或4a中示出的数量。再例如，实际应用中，顶部位线21和相应的底部位线22(位于顶部位线下方的一条底部位线)之间不存在偏移，顶部位线接触部211和底部位线接触部221分别从相应顶部位线21的边缘和相应底部位线22的边缘延伸出来。
基于上述三维相变存储器，本发明实施例提供一种三维存储器的控制方法。图5为本发明实施例三维存储器的控制方法的实现流程示意图。如图5所示，所述方法包括以下步骤：
步骤501：选择三维存储器的一个存储阵列块中的一个存储单元；其中，选择的存储单元耦合到选定的字线和选定的位线上；
步骤502：对所述选择的存储单元进行读取操作或写操作；其中，在进行读取操作或写操作的过程中，对所述选定的字线施加第一电压，对所述选定的位线施加第二电压，对所述选择的存储阵列块中所有未选定的字线均施加第三电压，对所述选择的存储阵列块中所有未选定的位线均施加第四电压；在所述第一电压、第二电压、第三电压及第四电压的作用下，使得施加在所述选择的存储单元对应的位线与字线上的电压差大于所述选择的存储单元的选择器的阈值电压，且施加在所述选择的存储阵列块中所有未被选择的存储单元对应的位线与字线上的电压差均小于预设电压；所述预设电压小于所述阈值电压。
这里，所述三维存储器可以是三维相变存储器，在一些实施例中，所述三维存储器包括至少一个存储阵列块；所述存储阵列块包括平行的第一位线层、第二位线层；所述第一位线层的位线、第二位线层的位线彼此平行；位于所述第一位线层和第二位线层之间，且与第一位线层平行的字线层；字线层的字线之间彼此平行，且与第一位线层的位线和第二位线层的位线均垂直；位于第一位线层的位线和字线层的字线之间的多个上部存储单元；位于字线层的字线和第二位线层的位线之间的多个下部存储单元；一个存储单元中包括堆叠的相变存储器元件、选择器和多个电极。
也就是说，所述三维存储器可以包括两层堆叠的存储单元的三维相变存储器。实际应用中，所述第一位线层的位线可以相当于前述的顶部位线21、所述第二位线层的位线可以相当于前述的底部位线22，字线层的字线可以相当于前述的字线23。位线层可以理解为多条位线形成的结构，字线层可以理解为多条字线形成的结构。多个上部存储单元位于第一位线层的位线和字线层的字线的交叉处，且多个上部存储单元中的每个上部存储单元均与一条第一位线层的位线和一条字线层的字线连接；多个下部存储单元位于字线层的字线和第二位线层的位线的交叉处，且多个下部存储单元中的每个上部存储单元均与一条字线层的字线和一条第二位线层的位线和连接。
其中，在步骤501中，所述选择的存储单元耦合到选定的字线和选定的位线上。在本发明实施例中，一次只能选择三维存储器中的一个存储阵列块中的一个存储单元进行读取或者写操作。
实际应用中，在控制逻辑收到的读取操作或者写操作命令及地址数据后，可以在解码器(包括字线解码器和位线解码器)的作用下，确定选择的存储单元对应的选择字线和选择位线。
在步骤502中，这里，所述选择器的阈值电压可以包括选择器被导通的临界电压。实际应用中，所述临界电压的具体值与选择器的材料和结构相关。所述预设电压可以包括比该临界电压小，且比该临界电压小得较多(即远小于该阈值电压，理论上未被选择的所有存储单元上的电压差越接近0越好)的电压值。
需要说明的是，相对于相关技术中未被选择的存储单元上的电压差为V1 或V2的情况，本发明实施例的电压偏压的控制方案可以使得未被选择的存储单元上的电压差整体出现下降的趋势，从而在一定程度上改善未被选择的存储单元对选择单元的干扰作用。
实际应用中，可以利用驱动器(包括字线驱动器及位线驱动器)产生相应的电压，并施加在相应的字线或者位线上。
在一些实施例中，所述选择三维存储器的一个存储阵列块中的一个存储单元，包括，选择三维存储器的一个存储阵列块中的上部存储单元或选择三维存储器的一个存储阵列块中的下部存储单元；对应地，所述对所述选择的存储单元进行读取操作或写操作时，施加在选择的上部存储单元对应的位线与字线上的电压差与施加在选择的下部存储单元对应的位线与字线上的电压差的极性相同或相反。
这里，对于两层堆叠的存储单元的三维相变存储单元阵列，所述上部存储单元与所述下部存储单元分别位于字线层的字线的上、下方(字线层的字线指向第一位线层的位线的方向为上方；字线层的字线指向第二位线层的位线的方向为下方)。当施加在字线层的字线上的电压一定，且施加在对应的第一位线层的位线与第二位线层的位线上的电压相同时，位于该字线层的字线上方的上部存储单元的电压差与位于该字线层的字线下方的下部存储单元的电压差的极性相反，即二者感测电流的流向相反。这里，施加在选择的上部存储单元对应的位线与字线上的电压差与施加在选择的下部存储单元对应的位线与字线上的电压差的极性相同或相反可以理解为，选择的上部存储单元感测电流的流向可以与选择的上部存储单元感测电流的流向相同或者相反。实际应用中，可以通过控制施加的第一电压、第二电压、第三电压及第四电压来实现极性相同或相反。
图6a为本发明实施例提供的一种三维相变存储单元阵列的一部分沿Y方向观察的水平视图；图6b为本发明实施例提供的一种三维相变存储单元阵列的一部分沿X方向观察的水平视图。可以理解的是，将三维相变存储单元阵列置于前方，Z方向可以理解为俯视的方向(从顶部位线向底部位线看过去的方向)， Y方向可以理解为左视的方向(位线延伸的方向)，X方向可以理解为正视的方向(字线延伸的方向)，X方向及Y方向具体参考图3a或者图4a中标识的 X及Y。
在一些实施例中，在施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元的对应的字线与位线上电压差的极性相同的情况下，
当所述选择的存储单元为下部存储单元时，所述第一电压包括第一电压值 V，所述第二电压包括接地电压(0V)，所述第三电压包括1/3V；所述第四电压包括2/3V；
当所述选择的存储单元为上部存储单元时，所述第一电压包括接地电压，所述第二电压包括V，所述第三电压包括2/3V；所述第四电压包括1/3V。
这里，所述V为大于存储单元的选择器的阈值电压的值，实际应用中，所述V的值必须确保能够导通选择器，可以根据实际情况进行调整，在一具体实施例中，所述V可以为阈值电压的值的1.2-1.5倍。
实际应用中，结合图6a、图6b进行说明，以选择的存储单元为下部存储单元C进行说明，存储单元C对应的字线到位线的电压差为：V-0＝V；与存储单元C紧邻的2个存储单元(与存储单元C共字线)对应的字线到位线的电压差为：V-2/3V＝1/3V；与存储单元C紧邻的另2个存储单元(与存储单元C共位线)对应的字线到位线的电压差为：1/3V-0＝1/3V；其它与存储单元C处于同一存储阵列块，但与存储单元C不相邻的存储单元对应的字线到位线的电压差为：1/3V或者-1/3V。
同时，以选择的存储单元为上部存储单元A进行说明，存储单元A对应的位线到字线的电压差为：V-0＝V；与存储单元A紧邻的2个存储单元(与存储单元A共字线)对应的字线到位线的电压差为：1/3V-0＝1/3V；与存储单元A 紧邻的另2个存储单元(与存储单元A共位线)对应的字线到位线的电压差为： 1/3V-0＝1/3V；同时，其它与存储单元A处于同一存储阵列块，但与存储单元A 不相邻的存储单元对应的字线到位线的电压差为：1/3V或者-1/3V。
此时，施加在选择的上部存储单元对应的位线与字线上的电压差V与施加在选择的下部存储单元的对应的字线与位线上电压差V的极性相同。同时，施加在选择的存储单元对应的位线与字线上的电压差V大于存储单元的选择器的阈值电压(如，3/4V)，且施加在存储阵列块中未被选择的所有存储单元对应的位线与字线上的电压差1/3V均小于预设电压(如，3/5V)。
在一些实施例中，在施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的字线与位线上的电压差的极性相反的情况下，
当所述选择的存储单元为上部存储单元或者下部存储单元时，所述第一电压均包括第一电压值V，所述第二电压均包括接地电压(0V)，所述第三电压均包括1/3V；所述第四电压均包括2/3V。
实际应用中，结合图6a、图6b进行说明，以选择的存储单元为上部存储单元A进行说明，存储单元A对应的字线到位线的电压差为：0-V＝-V；与存储单元A紧邻的2个存储单元(与存储单元A共字线)对应的位线到字线的电压差为：2/3V-V＝-1/3V；与存储单元A紧邻的另2个存储单元(与存储单元A 共位线)对应的位线到字线的电压差为：0-1/3V＝-1/3V；其它与存储单元A处于同一存储阵列块，但与存储单元A不相邻的存储单元对应的位线到字线的电压差为：1/3V或者-1/3V。
同时，当选择的存储单元为下部存储单元C时，存储单元C对应的字线到位线的电压差为：V-0＝V；与存储单元C紧邻的2个存储单元(与存储单元C 共字线)对应的字线到位线的电压差为：V-2/3V＝1/3V；与存储单元C紧邻的另2个存储单元(与存储单元C共位线)对应的字线到位线的电压差为： 1/3V-0＝1/3V；其它与存储单元C处于同一存储阵列块，但与存储单元C不相邻的存储单元对应的字线到位线的电压差为：1/3V或者-1/3V。
此时，施加在选择的上部存储单元对应的位线与字线上的电压差V与施加在选择的下部存储单元的对应的字线与位线上电压差-V的极性相反。同时，施加在选择的存储单元对应的位线与字线上的电压差V或-V的绝对值大于存储单元的选择器的阈值电压(如，3/4V或-3/4V)的绝对值，且施加在存储阵列块中未被选择的所有存储单元对应的位线与字线上的电压差1/3V或-1/3V的绝对值均小于预设电压(如，3/5V或-3/5V)的绝对值。
需要说明的是，这里增加绝对值进行描述的原因在于，上部存储单元的电压差的定义方向是从第一位线层的位线到字线层的字线，而下部存储单元的电压差的定义方向是从字线层的字线到第二位线层的位线，即二者定义的方向存在反向的关系。当统一采用选择的存储单元对应的位线与字线上的电压差时，去掉绝对值的描述仍适用。
在一些实施例中，在施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的字线与位线上的电压差的极性相同的情况下；
当所述选择的存储单元为下部存储单元时，所述第一电压包括第一电压值 V，所述第二电压包括接地电压(0V)，所述第三电压包括1/2V；所述第四电压包括1/2V；
当所述选择的存储单元为上部存储单元时，所述第一电压包括接地电压，所述第二电压包括V，所述第三电压包括1/2V；所述第四电压包括1/2V。
实际应用中，结合图6a、图6b进行说明，以选择的存储单元为下部存储单元C进行说明，存储单元C对应的字线到位线的电压差为：V-0＝V；与存储单元C紧邻的2个存储单元(与存储单元C共字线)对应的字线到位线的电压差为：V-1/2V＝1/2V；与存储单元C紧邻的另2个存储单元(与存储单元C共位线)对应的字线到位线的电压差为：1/2V-0＝1/2V；其它与存储单元C处于同一存储阵列块，但与存储单元C不相邻的存储单元对应的字线到位线的电压差为：0。
同时，以选择的存储单元为上部存储单元A进行说明，存储单元A对应的位线到字线的电压差为：V-0＝V；与存储单元A紧邻的2个存储单元(与存储单元A共字线)对应的字线到位线的电压差为：1/2V-0＝1/2V；与存储单元A 紧邻的另2个存储单元(与存储单元A共位线)对应的字线到位线的电压差为： 1/2V-0＝1/2V；同时，其它与存储单元A处于同一存储阵列块，但与存储单元A 不相邻的存储单元对应的字线到位线的电压差为：0。
此时，施加在选择的上部存储单元对应的位线与字线上的电压差V与施加在选择的下部存储单元的对应的字线与位线上电压差V的极性相同。同时，施加在选择的存储单元对应的位线与字线上的电压差V大于存储单元的选择器的阈值电压(如，3/4V)，且施加在存储阵列块中未被选择的所有存储单元对应的位线与字线上的电压差1/2V或0均小于预设电压(如，3/5V)。
在一些实施例中，在施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的字线与位线上的电压差的极性相反的情况下；
当所述选择的存储单元为上部存储单元或者下部存储单元时，所述第一电压均包括第一电压值V，所述第二电压均包括接地电压(0V)，所述第三电压均包括1/2V；所述第四电压均包括1/2V。
实际应用中，结合图6a、图6b进行说明，以选择的存储单元为上部存储单元A进行说明，存储单元A对应的字线到位线的电压差为：0-V＝-V；与存储单元A紧邻的2个存储单元(与存储单元A共字线)对应的位线到字线的电压差为：1/2V-V＝-1/2V；与存储单元A紧邻的另2个存储单元(与存储单元A 共位线)对应的位线到字线的电压差为：0-1/2V＝-1/2V；其它与存储单元A处于同一存储阵列块，但与存储单元A不相邻的存储单元对应的位线到字线的电压差为：0。
同时，当选择的存储单元为下部存储单元C时，存储单元C对应的字线到位线的电压差为：V-0＝V；与存储单元C紧邻的2个存储单元(与存储单元C 共字线)对应的字线到位线的电压差为：V-1/2V＝1/2V；与存储单元C紧邻的另2个存储单元(与存储单元C共位线)对应的字线到位线的电压差为：1/2V-0＝1/2V；其它与存储单元C处于同一存储阵列块，但与存储单元C不相邻的存储单元对应的字线到位线的电压差为：0。
此时，施加在选择的上部存储单元对应的位线与字线上的电压差V与施加在选择的下部存储单元的对应的字线与位线上电压差-V的极性相反。同时，施加在选择的存储单元对应的位线与字线上的电压差V或-V的绝对值大于存储单元的选择器的阈值电压(如，3/4V或-3/4V)的绝对值，且施加在存储阵列块中未被选择的所有存储单元对应的位线与字线上的电压差1/2V或-1/2V的绝对值均小于预设电压(如，3/5V或-3/5V)的绝对值。
可以理解的是，施加在存储阵列块中未被选择的所有存储单元对应的位线与字线上的电压差越小越小时(电压差为1/3V)，未被选择的存储单元的漏电流越小，此时，未被选择的存储单元对选择的存储单元的干扰越小。
基于此，在一些实施例中，在所述第一电压、第二电压、第三电压及第四电压的作用下，使得施加在存储阵列块中与选择的存储单元相邻的、未被选择的存储单元对应的位线与字线的电压差均相同。
这里，所述存储阵列块中与选择的存储单元相邻的、未被选择的存储单元可以包括选择的存储单元所处的存储阵列块中与选择的存储单元仅共用字线或者仅共用位线的未被选择的存储单元。
可以理解的是，存储阵列块中与选择的存储单元相邻的、未被选择的存储单元对选择的存储单元的干扰作用最明显，当与选择的存储单元相邻的、未被选择的存储单元对应的位线与字线的电压差均相同时，选择的存储单元周围的漏电流对选择的存储单元的影响均衡，甚至可以进行部分抵消，因此可以达到更好的改善干扰的效果。
本发明实施例提供的三维存储器的控制方法，选择三维存储器的一个存储阵列块中的一个存储单元；其中，选择的存储单元耦合到选定的字线和选定的位线上；对所述选择的存储单元进行读取操作或写操作；其中，在进行读取操作或写操作的过程中，对所述选定的字线施加第一电压，对所述选定的位线施加第二电压，对所述选择的存储阵列块中所有未选定的字线均施加第三电压，对所述选择的存储阵列块中所有未选定的位线均施加第四电压；在所述第一电压、第二电压、第三电压及第四电压的作用下，使得施加在所述选择的存储单元对应的位线与字线上的电压差大于所述选择的存储单元的选择器的阈值电压，且施加在所述选择的存储阵列块中所有未被选择的存储单元对应的位线与字线上的电压差均小于预设电压；所述预设电压小于所述阈值电压。本发明实施例中，一次只能选择一个存储阵列块中的一个存储单元进行读取或者写操作，并且对于选择的存储单元，通过控制施加在该选择的存储单元所在存储阵列块中字线和位线的上电压，使得施加在该选择的存储单元上的电压差大于该存储单元的选择器的阈值电压，且施加在该存储阵列块中所有未被选择的存储单元上的电压差均远小于该阈值电压，从而该选择的存储单元能够被正常操作，同时所有未被选择的存储单元对该选择的存储单元的感测电流测量的影响很小，如此，能够在对选择的存储单元进行读操作或者写操作时，在一定程度上减轻选择的存储单元周围的存储单元对选择的存储单元的干扰作用。
为了实现本发明实施例的方法，本发明实施例还提供一种三维存储器的控制装置，图7为本发明实施例装置的组成结构示意图，如图7所示，所述三维存储器的控制装置700包括：选择单元701和处理单元702，其中：
所述选择单元701，用于选择三维存储器的一个存储阵列块中的一个存储单元；其中，所述选择的存储单元耦合到选定的字线和选定的位线上；
所述处理单元702，用于对所述选择的存储单元进行读取操作或写操作；其中，在进行读取操作或写操作的过程中，对所述选定的字线施加第一电压，对所述选定的位线施加第二电压，对所述选择的存储阵列块中所有未选定的字线均施加第三电压，对所述选择的存储阵列块中所有未选定的位线均施加第四电压；在所述第一电压、第二电压、第三电压及第四电压的作用下，使得施加在所述选择的存储单元对应的位线与字线上的电压差大于所述选择的存储单元的选择器的阈值电压，且施加在所述选择的存储阵列块中所有未被选择的存储单元对应的位线与字线上的电压差均小于预设电压；所述预设电压小于所述阈值电压。
其中，在一实施例中，所述选择三维存储器的一个存储阵列块中的一个存储单元，包括，选择三维存储器的一个存储阵列块中的上部存储单元或选择三维存储器的一个存储阵列块中的下部存储单元；所述处理单元，具体用于：
施加在选择的上部存储单元对应的位线与字线上的电压差与施加在选择的下部存储单元对应的位线与字线上的电压差的极性相同或相反。
在一实施例中，所述处理单元，具体用于：
若施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在选择的下部存储单元的对应的位线与字线上电压差的极性相同，
当所述选择的存储单元为下部存储单元时，所述第一电压包括第一电压值 V，所述第二电压包括接地电压，所述第三电压包括1/3V；所述第四电压包括 2/3V；
当所述选择的存储单元为上部存储单元时，所述第一电压包括接地电压，所述第二电压包括V，所述第三电压包括2/3V；所述第四电压包括1/3V。
在一实施例中，所述处理单元，具体用于：
若施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的位线与字线上的电压差的极性相同，
当所述选择的存储单元为下部存储单元时，所述第一电压包括第一电压值 V，所述第二电压包括接地电压，所述第三电压包括1/2V；所述第四电压包括 1/2V；
当所述选择的存储单元为上部存储单元时，所述第一电压包括接地电压，所述第二电压包括V，所述第三电压包括1/2V；所述第四电压包括1/2V。
在一实施例中，所述处理单元，具体用于：
若施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的位线与字线上的电压差的极性相反，
当所述选择的存储单元为上部存储单元或者下部存储单元时，所述第一电压均包括第一电压值V，所述第二电压均包括接地电压，所述第三电压均包括 1/3V；所述第四电压均包括2/3V。
在一实施例中，所述处理单元，具体用于：
若施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的位线与字线上的电压差的极性相反；
当所述选择的存储单元为上部存储单元或者下部存储单元时，所述第一电压均包括第一电压值V，所述第二电压均包括接地电压，所述第三电压均包括 1/2V；所述第四电压均包括1/2V。
在一实施例中，在所述第一电压、第二电压、第三电压及第四电压的作用下，使得施加在存储阵列块中与选择的存储单元相邻的、未被选择的存储单元对应的位线与字线的电压差均相同。
实际应用时，所述选择单元701及处理单元702可由三维存储器的控制装置中的处理器实现。
需要说明的是：上述实施例提供的三维存储器的控制装置在进行三维存储器的控制读取操作时，仅以上述各程序模块的划分进行举例说明，实际应用中，可以根据需要而将上述处理分配由不同的程序模块完成，即将装置的内部结构划分成不同的程序模块，以完成以上描述的全部或者部分处理。另外，上述实施例提供的三维存储器的控制装置与三维存储器的控制方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
基于上述程序模块的硬件实现，且为了实现本发明实施例的方法，本发明实施例提供一种三维存储器的控制装置800，如图8所示，所述三维存储器的控制装置800包括：处理器801和配置为存储能够在处理器上运行的计算机程序的存储器802，其中：
所述处理器801用于运行所述计算机程序时执行上述一个或多个技术方案提供的方法。
实际应用时，如图8所示，所述装置800中的各个组件通过总线系统803 耦合在一起。可理解，总线系统803用于实现这些组件之间的连接通信。总线系统803除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图8中将各种总线都标为总线系统803。
在示例性实施例中，本发明实施例还提供了一种存储介质，是计算机可读存储介质，例如包括计算机程序的存储器802，上述计算机程序可由三维存储器的控制装置800的处理器801执行，以完成前述方法所述步骤。计算机可读存储介质可以是移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种三维存储器的控制方法，其特征在于，包括：
选择三维存储器的一个存储阵列块中的一个存储单元；其中，选择的存储单元耦合到选定的字线和选定的位线上；
对所述选择的存储单元进行读取操作或写操作；其中，在进行读取操作或写操作的过程中，对所述选定的字线施加第一电压，对所述选定的位线施加第二电压，对所述选择的存储阵列块中所有未选定的字线均施加第三电压，对所述选择的存储阵列块中所有未选定的位线均施加第四电压；在所述第一电压、第二电压、第三电压及第四电压的作用下，使得施加在所述选择的存储单元对应的位线与字线上的电压差大于所述选择的存储单元的选择器的阈值电压，且施加在所述选择的存储阵列块中所有未被选择的存储单元对应的位线与字线上的电压差均小于预设电压；所述预设电压小于所述阈值电压。
2.根据权利要求1所述的方法，其特征在于，所述选择三维存储器的一个存储阵列块中的一个存储单元，包括：
选择三维存储器的一个存储阵列块中的上部存储单元或选择三维存储器的一个存储阵列块中的下部存储单元；
对应地，所述对所述选择的存储单元进行读取操作或写操作时，施加在选择的上部存储单元对应的位线与字线上的电压差与施加在选择的下部存储单元对应的字线与位线上的电压差的极性相同或相反。
3.根据权利要求2所述的方法，其特征在于，若施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的字线与位线上的电压差的极性相同，
当所述选择的存储单元为下部存储单元时，所述第一电压包括第一电压值V，所述第二电压包括接地电压，所述第三电压包括1/3V；所述第四电压包括2/3V；
当所述选择的存储单元为上部存储单元时，所述第一电压包括接地电压，所述第二电压包括V，所述第三电压包括2/3V；所述第四电压包括1/3V。
4.根据权利要求2所述的方法，其特征在于，若施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的字线与位线上的电压差的极性相同，
当所述选择的存储单元为下部存储单元时，所述第一电压包括第一电压值V，所述第二电压包括接地电压，所述第三电压包括1/2V；所述第四电压包括1/2V；
当所述选择的存储单元为上部存储单元时，所述第一电压包括接地电压，所述第二电压包括V，所述第三电压包括1/2V；所述第四电压包括1/2V。
5.根据权利要求2所述的方法，其特征在于，若施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的字线与位线上的电压差的极性相反，
当所述选择的存储单元为上部存储单元或者下部存储单元时，所述第一电压均包括第一电压值V，所述第二电压均包括接地电压，所述第三电压均包括1/3V；所述第四电压均包括2/3V。
6.根据权利要求2所述的方法，其特征在于，若施加在所述选择的上部存储单元对应的位线与字线上的电压差与施加在所述选择的下部存储单元对应的字线与位线上的电压差的极性相反，
当所述选择的存储单元为上部存储单元或者下部存储单元时，所述第一电压均包括第一电压值V，所述第二电压均包括接地电压，所述第三电压均包括1/2V；所述第四电压均包括1/2V。
7.根据权利要求1所述的方法，其特征在于，在所述第一电压、第二电压、第三电压及第四电压的作用下，使得施加在所述选择的存储阵列块中与所述选择的存储单元相邻的、未被选择的存储单元对应的位线与字线的电压差均相同。
8.一种三维存储器的控制装置，其特征在于，包括：
选择单元，用于选择三维存储器的一个存储阵列块中的一个存储单元；其中，所述选择的存储单元耦合到选定的字线和选定的位线上；
处理单元，对所述选择的存储单元进行读取操作或写操作；其中，在进行读取操作或写操作的过程中，对所述选定的字线施加第一电压，对所述选定的位线施加第二电压，对所述选择的存储阵列块中所有未选定的字线均施加第三电压，对所述选择的存储阵列块中所有未选定的位线均施加第四电压；在所述第一电压、第二电压、第三电压及第四电压的作用下，使得施加在所述选择的存储单元对应的位线与字线上的电压差大于所述选择的存储单元的选择器的阈值电压，且施加在所述选择的存储阵列块中所有未被选择的存储单元对应的位线与字线上的电压差均小于预设电压；所述预设电压小于所述阈值电压。
9.一种三维存储器的控制装置，其特征在于，包括：处理器和配置为存储能够在处理器上运行的计算机程序的存储器；
其中，所述处理器用于运行所述计算机程序时，执行权利要求1至7任一项所述方法的步骤。
10.一种存储介质，其上存储有计算机程序，其特征在于所述计算机程序被处理器执行时实现权利要求1至7任一项所述方法的步骤。
CN202011200027.7A 2020-11-02 2020-11-02 三维存储器的控制方法、装置及存储介质 Active CN112562761B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011200027.7A CN112562761B (zh) 2020-11-02 2020-11-02 三维存储器的控制方法、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011200027.7A CN112562761B (zh) 2020-11-02 2020-11-02 三维存储器的控制方法、装置及存储介质

Publications (2)

Publication Number Publication Date
CN112562761A true CN112562761A (zh) 2021-03-26
CN112562761B CN112562761B (zh) 2022-04-19

Family

ID=75041474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011200027.7A Active CN112562761B (zh) 2020-11-02 2020-11-02 三维存储器的控制方法、装置及存储介质

Country Status (1)

Country Link
CN (1) CN112562761B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257311A (zh) * 2021-04-01 2021-08-13 长江先进存储产业创新中心有限责任公司 相变存储器的控制方法、装置及存储介质
CN113470712A (zh) * 2021-06-29 2021-10-01 长江先进存储产业创新中心有限责任公司 相变存储器及其控制电路

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214602A (en) * 1990-04-06 1993-05-25 Mosaid Inc. Dynamic memory word line driver scheme
JP2001229671A (ja) * 2001-01-15 2001-08-24 Toshiba Corp 半導体記憶装置
JP2009266312A (ja) * 2008-04-25 2009-11-12 Toshiba Corp 半導体記憶装置
CN102163457A (zh) * 2010-02-18 2011-08-24 三星电子株式会社 非易失性存储器件、其编程方法以及包括其的存储系统
US20120069653A1 (en) * 2010-09-22 2012-03-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20130077404A1 (en) * 2011-09-26 2013-03-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN104246894A (zh) * 2013-03-12 2014-12-24 赛普拉斯半导体公司 降低非易失性存储器单元中的编程干扰的方法
US20150131372A1 (en) * 2013-11-08 2015-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Memory controller, memory device and method of operating
CN105144296A (zh) * 2012-11-06 2015-12-09 桑迪士克技术有限公司 3d nand堆叠式非易失性存储器编程至导电状态
CN106356095A (zh) * 2016-09-13 2017-01-25 中国科学院微电子研究所 一种用于非易失性存储器的读操作方法及装置
CN106898371A (zh) * 2017-02-24 2017-06-27 中国科学院上海微系统与信息技术研究所 三维存储器读出电路及其字线与位线电压配置方法
CN111223509A (zh) * 2018-11-26 2020-06-02 三星电子株式会社 具有对漏电流的补偿的存储器装置及其操作方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214602A (en) * 1990-04-06 1993-05-25 Mosaid Inc. Dynamic memory word line driver scheme
JP2001229671A (ja) * 2001-01-15 2001-08-24 Toshiba Corp 半導体記憶装置
JP2009266312A (ja) * 2008-04-25 2009-11-12 Toshiba Corp 半導体記憶装置
CN102163457A (zh) * 2010-02-18 2011-08-24 三星电子株式会社 非易失性存储器件、其编程方法以及包括其的存储系统
US20120069653A1 (en) * 2010-09-22 2012-03-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20130077404A1 (en) * 2011-09-26 2013-03-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN105144296A (zh) * 2012-11-06 2015-12-09 桑迪士克技术有限公司 3d nand堆叠式非易失性存储器编程至导电状态
CN104246894A (zh) * 2013-03-12 2014-12-24 赛普拉斯半导体公司 降低非易失性存储器单元中的编程干扰的方法
US20150131372A1 (en) * 2013-11-08 2015-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Memory controller, memory device and method of operating
CN106356095A (zh) * 2016-09-13 2017-01-25 中国科学院微电子研究所 一种用于非易失性存储器的读操作方法及装置
CN106898371A (zh) * 2017-02-24 2017-06-27 中国科学院上海微系统与信息技术研究所 三维存储器读出电路及其字线与位线电压配置方法
CN111223509A (zh) * 2018-11-26 2020-06-02 三星电子株式会社 具有对漏电流的补偿的存储器装置及其操作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257311A (zh) * 2021-04-01 2021-08-13 长江先进存储产业创新中心有限责任公司 相变存储器的控制方法、装置及存储介质
CN113257311B (zh) * 2021-04-01 2022-11-01 长江先进存储产业创新中心有限责任公司 相变存储器的控制方法、装置及存储介质
CN113470712A (zh) * 2021-06-29 2021-10-01 长江先进存储产业创新中心有限责任公司 相变存储器及其控制电路
CN113470712B (zh) * 2021-06-29 2022-09-30 长江先进存储产业创新中心有限责任公司 相变存储器及其控制电路

Also Published As

Publication number Publication date
CN112562761B (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
US10304534B2 (en) Apparatuses and methods including memory access in cross point memory
KR101793286B1 (ko) 수직의 비트 라인들 및 단면 워드 라인 아키텍처를 가지는 재프로그래밍 가능한 메모리 요소들의 3차원 어레이
KR101726460B1 (ko) 수직의 비트 라인들을 가지는 재프로그래밍 가능한 비휘발성 메모리 요소의 3차원 어레이
US8451681B2 (en) Semiconductor storage device including memory cells each having a variable resistance element
JP4309877B2 (ja) 半導体記憶装置
JP5161981B2 (ja) 半導体装置
JP4280302B2 (ja) 抵抗変化型不揮発性記憶装置
JP5300709B2 (ja) 半導体記憶装置
US8605487B2 (en) Semiconductor storage device
US20120155161A1 (en) Three-terminal ovonic threshold switch as a current driver in a phase change memory
CN112562761B (zh) 三维存储器的控制方法、装置及存储介质
CN102629486A (zh) 存储装置和存储装置的操作方法
US20170372781A1 (en) Bi-directional rram decoder-driver
US8345460B2 (en) Semiconductor memory device
CN112271191A (zh) 具有四层堆叠的三维存储器
CN111933797B (zh) 三维存储器
CN113257311B (zh) 相变存储器的控制方法、装置及存储介质
US20230008947A1 (en) Operation methods and memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant