CN111933797B - 三维存储器 - Google Patents

Abstract

本发明实施例提供了一种三维存储器，包括：至少一个存储单元阵列块；存储单元阵列块包括：从上到下依次排列且互相平行的第一位线层、第二位线层、第三位线层、第四位线层；各位线层的位线互相平行，且各位线层的位线在第一平面上的投影部分重合；位于第一位线层和第二位线层之间的第一字线层；位于第二位线层和第三位线层之间的第二字线层；位于第三位线层和第四位线层之间的第三字线层；各字线层的字线互相平行，且各字线层的字线在所述第一平面上的投影均与第一位线层的位线在第一平面上的投影垂直；分别位于相邻的两个位线层与字线层之间的六个存储单元层。

Description

三维存储器

技术领域

本发明涉及半导体技术领域，尤其涉及一种三维存储器。

背景技术

相变存储器（PCM，Phase Change Memory）是一种使用硫族化合物作为存储介质的存储技术，利用材料在不同状态下的电阻差异来保存数据。PCM具有可按位寻址、断电后数据不丢失、存储密度高、读写速度快等优势，被认为是最有前景的下一代存储器。

相关技术中，主流的三维相变存储器的架构包括两层堆叠的存储单元。然而，两层堆叠的存储单元架构不能提供足够的位密度，无法与主流的动态随机存取存储器（DRAM，Dynamic Random Access Memory）和NAND型存储器竞争。为了提高三维相变存储器的竞争力，有必要提高三维相变存储器的位密度，以降低比特成本。

发明内容

为解决相关技术问题，本发明实施例提出一种三维存储器。

本发明实施例提供了一种三维存储器，包括：至少一个存储单元阵列块；其中，所述存储单元阵列块包括：

从上到下依次排列的第一位线层、第二位线层、第三位线层及第四位线层；所述第一位线层、第二位线层、第三位线层及第四位线层相互平行；所述第一位线层的位线、第二位线层的位线、第三位线层的位线及第四位线层的位线相互平行，且所述第一位线层的位线、第二位线层的位线、第三位线层的位线及第四位线层的位线在第一平面上的投影部分重合；

位于所述第一位线层和第二位线层之间的第一字线层；位于所述第二位线层和第三位线层之间的第二字线层；位于所述第三位线层和第四位线层之间的第三字线层；所述第一字线层、第二字线层及第三字线层互相平行；所述第一字线层的字线、第二字线层的字线及第三字线层的字线在所述第一平面上的投影均与所述第一位线层的位线在所述第一平面上的投影垂直；

位于所述第一位线层和第一字线层之间的多个第一存储单元；位于所述第一字线层和第二位线层之间的多个第二存储单元；位于所述第二位线层和第二字线层之间的多个第三存储单元；位于所述第二字线层和第三位线层之间的多个第四存储单元；位于所述第三位线层和第三字线层之间的多个第五存储单元；位于所述第三字线层和第四位线层之间的多个第六存储单元。

上述方案中，所述第一位线层的每一条位线与所述第二位线层的对应位线在所述第一平面上的投影部分重合；所述第一位线层的每一条位线与所述第三位线层的对应位线在所述第一平面上的投影重合；所述第二位线层的每一条位线与所述第四位线层的对应位线在所述第一平面上的投影重合；

所述第一字线层的每一条字线与所述第二字线层的对应字线在所述第一平面上的投影部分重合；所述第一字线层的每一条字线与所述第三字线层的对应字线在所述第一平面上的投影重合。

上述方案中，所述存储单元阵列块还包括：

与所述第一位线层的位线接触的第一位线连接部；与所述第二位线层的位线接触的第二位线连接部；与所述第三位线层的位线接触的第三位线连接部；与所述第一字线层的字线接触的第一字线连接部；与所述第二字线层的字线接触的第二字线连接部；与所述第三字线层的字线接触的第三字线连接部；其中，

所述第一位线连接部与第三位线层的对应位线连接；所述第二位线连接部与所述第四位线层的对应位线连接；所述第四位线层中相邻的两条位线的间隔中设置有延伸出的所述第三位线连接部、第一字线连接部、第二字线连接部或第三字线连接部。

上述方案中，所述存储单元阵列块还包括：与所述第四位线层的位线接触的第四位线连接部；

所述第一位线连接部与相应的第三位线连接部在所述第一平面上的投影重合；所述第二位线连接部与相应的第四位线连接部在所述第一平面上的投影重合；

所述第四位线层中沿第一方向排列且相邻的两条位线的间隔中设置有延伸出的所述第三位线连接部；

所述第四位线层中沿第二方向排列且相邻的两条位线的间隔中设置有延伸出的所述第一字线连接部、第二字线连接部或第三字线连接部分；

其中，所述第一方向与所述第二方向垂直。

上述方案中，所述三维存储器还包括位线解码器；所述位线解码器设置在所述存储单元阵列块的两个位线解码器区域上；所述两个位线解码器区域包括所述第三位线连接部及所述第四位线连接部分别在第二平面的投影所在的区域；其中，所述位线解码器通过相应的位线连接部分别连接到所述存储单元阵列块中的所有位线上。

上述方案中，所述三维存储器还包括字线解码器；所述字线解码器设置在所述存储单元阵列块的四个字线解码器区域上；所述四个字线解码器区域包括所述第一字线连接部在第二平面的投影所在的一个区域、第二字线连接部在所述第二平面的投影所在的一个区域以及第三字线连接部在所述第二平面的投影所在的两个区域；其中，所述字线解码器通过相应的字线连接部分别连接到所述存储单元阵列块中的所有字线上。

上述方案中，所述第四位线层中沿第二方向排列且相邻的两条位线相连；

所述字线解码器设置在所述存储单元阵列块的三个字线解码器区域上；所述三个字线解码器区域包括第一字线连接部在所述第二平面的投影所在的一个区域、第二字线连接部在所述第二平面的投影所在的一个区域以及第三字线连接部在所述第二平面的投影所在的一个区域。

上述方案中，所述三维存储器还包括位线驱动器；所述位线驱动器设置在所述存储单元阵列块的两个位线驱动器区域上；所述两个位线驱动器区域包括所述第三位线连接部及所述第四位线连接部分别在第三平面的投影所在的区域；其中，所述位线驱动器通过相应的位线连接部分别连接到所述存储单元阵列块中的所有位线上。

上述方案中，所述三维存储器还包括字线驱动器；所述字线驱动器设置在所述存储单元阵列块的四个字线驱动器区域上；所述四个字线驱动器区域包括所述第一字线连接部在第三平面的投影所在的一个区域、第二字线连接部在所述第三平面的投影所在的一个区域以及第三字线连接部在所述第三平面的投影所在的两个区域；其中，所述字线驱动器通过相应的字线连接部分别连接到所述存储单元阵列块中的所有字线上。

上述方案中，所述第四位线层中沿第二方向排列且相邻的两条位线相连；

所述字线驱动器设置在所述存储单元阵列块的三个字线驱动器区域上；所述三个字线驱动器区域包括第一字线连接部在所述第三平面的投影所在的一个区域、第二字线连接部在所述第三平面的投影所在的一个区域以及第三字线连接部在所述第三平面的投影所在的一个区域。

上述方案中，所述第一位线连接部与所述第一位线层的位线的几何中心处接触；所述第二位线连接部与所述第二位线层的位线的几何中心处接触；所述第三位线连接部与所述第三位线层的位线的几何中心处接触；

和/或，

所述第一字线连接部与所述第一字线层的字线的几何中心处接触；所述第二字线连接部与所述第二字线层的字线的几何中心接触；所述第三字线连接部与所述第三字线层的字线的几何中心接触。

上述方案中，一个存储单元包括堆叠的PCM元件、选择器及多个电极。

本发明实施例提供了一种三维存储器，包括：至少一个存储单元阵列块；其中，所述存储单元阵列块包括：从上到下依次排列的第一位线层、第二位线层、第三位线层及第四位线层；所述第一位线层、第二位线层、第三位线层及第四位线层相互平行；所述第一位线层的位线、第二位线层的位线、第三位线层的位线及第四位线层的位线相互平行，且所述第一位线层的位线、第二位线层的位线、第三位线层的位线及第四位线层的位线在第一平面上的投影部分重合；位于所述第一位线层和第二位线层之间的第一字线层；位于所述第二位线层和第三位线层之间的第二字线层；位于所述第三位线层和第四位线层之间的第三字线层；所述第一字线层、第二字线层及第三字线层互相平行；所述第一字线层的字线、第二字线层的字线及第三字线层的字线在所述第一平面上的投影均与所述第一位线层的位线在所述第一平面上的投影垂直；位于所述第一位线层和第一字线层之间的多个第一存储单元；位于所述第一字线层和第二位线层之间的多个第二存储单元；位于所述第二位线层和第二字线层之间的多个第三存储单元；位于所述第二字线层和第三位线层之间的多个第四存储单元；位于所述第三位线层和第三字线层之间的多个第五存储单元；位于所述第三字线层和第四位线层之间的多个第六存储单元。本发明实施例中提供的具有六层堆叠的存储单元的三维存储器，大大的提高了三维存储器的位密度。

附图说明

图1为本发明实施例提供的通过扫描电子显微镜观察到的一种三维相变存储单元阵列的示意图；

图2a为本发明实施例提供的一种三维相变存储单元阵列的局部三维示意图；

图2b为本发明实施例提供的一种三维相变存储单元阵列的局部水平示意图一；

图2c为本发明实施例提供的一种三维相变存储单元阵列的局部水平示意图二；

图2d为本发明实施例提供的一种三维相变存储单元阵列的局部水平示意图三；

图3a为本发明实施例提供的另一种三维相变存储单元阵列的局部的三维示意图；

图3b为本发明实施例提供的另一种三维相变存储单元阵列的局部水平示意图一；

图3c为本发明实施例提供的另一种三维相变存储单元阵列的局部水平示意图二；

图3d为本发明实施例提供的另一种三维相变存储单元阵列的局部水平示意图三；

图4为本发明实施例提供的一种字线解码器区域及位线解码器区域的分布示意图；

图5为本发明实施例提供的一种字线驱动器区域及位线驱动器区域的分布示意图。

附图标记说明：

201-电极（两层存储单元堆叠架构中）；202-PCM元件（两层存储单元堆叠架构中）；203-电极（两层存储单元堆叠架构中）；204-选择器（两层存储单元堆叠架构中）；205-电极（两层存储单元堆叠架构中）；21-上部存储单元；22-下部存储单元；23-顶部位线；231-顶部位线连接部（两层存储单元堆叠架构中）；24-底部位线；241-底部位线连接部；25-字线；251-字线连接部；301-电极（六层存储单元堆叠架构中）；302-PCM元件（六层存储单元堆叠架构中）；303-电极（六层存储单元堆叠架构中）；304-选择器（六层存储单元堆叠架构中）；305-电极（六层存储单元堆叠架构中）；31-第一位线层的位线；311-第一位线连接部（六层存储单元堆叠架构中）；32-第二位线层的位线；321-第二位线连接部；第三位线层的位线33；331-第三位线连接部；第四位线层的位线34；341-第四位线连接部；35-第一字线层的字线；351-第一字线连接部；36-第二字线层的字线；361-第二字线连接部；37-第三字线层的字线；371-第三字线连接部；38-第一存储单元；39-第二存储单元；40-第三存储单元；41-第四存储单元；42-第五存储单元；43-第六存储单元。

具体实施方式

为使本发明实施例的技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。

图1为通过扫描电子显微镜观察到的一种三维相变存储单元阵列的示意图。从图1可以看出，三维相变存储器芯片由多个具有单个位线、字线及存储单元的小型存储单元阵列块组成。三维相变存储器一般包括顶部位线、字线、底部位线及位于位线和字线交叉处的存储单元。实际应用中，字线、顶部位线和底部位线通常由图案化工艺之后形成的20nm/20nm的等幅线宽（L/S，line/space）构成。

为了更清楚的说明本发明实施例的方案，首先介绍三维相变存储器，具体地：

三维相变存储器包括存储单元阵列和外围电路；其中，所述存储单元阵列可以集成在所述外围电路的相同管芯上，这允许更宽的总线和更高的操作速度。实际应用中，存储单元阵列与外围电路可以形成在同一平面上的不同区域中；或者存储单元阵列与外围电路可以形成堆叠的结构，即二者形成在不同的平面上。例如，存储单元阵列可以形成在外围电路的上方，以减小芯片尺寸。

在一些实施例中，外围电路包括用于便于相变存储器操作的任何合适的数字、模拟和/或混合信号电路。例如，外围电路可以包括控制逻辑、数据缓冲器、解码器（解码器也可以称为译码器）、驱动器及读写电路等。当控制逻辑收到读写操作命令及地址数据时，在控制逻辑的作用下，解码器可以基于解码的地址将从驱动器产生的相应电压施加到相应的位线、字线上，以实现数据的读写，并通过数据缓冲器与外部进行数据交互。

在一些实施例中，存储单元阵列主要用于存储数据。实际应用中，存储单元阵列包括多个存储单元，每个存储单元可以包括堆叠的PCM元件202、选择器204以及多个电极201、203及205（如图2a所示）。PCM元件202可以基于以电热方式对相变材料所做的加热和淬火来利用相变材料中的非晶相和晶相的电阻率之间的差异。可以施加电流以使PCM元件202的相变材料（或者其阻挡所述电流通路的至少部分）在两个相之间反复切换，以存储数据。可以在每个存储单元中存储数据的单个位，并且可以通过改变施加至相应选择器204的电压进行单个位的写入或读取，这样做消除了对晶体管的需求。

图2a-图2d示出了本发明实施例提供的一种具有二层堆叠的存储单元的三维相变存储单元阵列的架构图。图2a为该三维相变存储单元阵列的一部分的三维视图；图2b为该三维相变存储单元阵列的一部分沿Y方向观察的水平视图；图2c为该三维相变存储单元阵列的一部分沿X方向观察的水平视图；图2d为该三维相变存储单元阵列的一部分沿Z方向观察的水平视图。

可以理解的是，将三维相变存储单元阵列置于前方，Z方向可以理解为俯视的方向（从顶部位线向底部位线看过去的方向），Y方向可以理解为左视的方向（位线延伸的方向），X方向可以理解为正视的方向（字线延伸的方向），图2a示出的三维相变存储单元阵列的局部等距视图是从左视的方向观察的等距视图。

结合图2a-图2d，该存储单元阵列包括：平行的多条顶部位线23和平行的多条底部位线24；顶部位线23和相应的底部位线24（位于顶部位线下方的一条底部位线）之间存在偏移（这里的偏移指参考图2a示出的沿Y方向的偏移，顶部位线23和相应的底部位线24沿X方向的可以无偏移，也可以存在较小偏移）；与顶部位线23接触，且从相邻的两条底部位线24之间延伸出来，用于实现顶部位线23与相关器件连接的顶部位线连接部231（这里，连接部的英文可以表达为Contact，连接部也可以称为触点）；与底部位线24接触，用于实现底部位线24与相关器件连接的底部位线连接部241；处于顶部位线23和底部位线24之间的多条字线25；多条字线25处于同一平面，且与顶部位线23、底部位线24均平行；与字线25接触，用于实现字线25与相关器件连接的字线连接部251；处于顶部位线22与字线25之间，且与对应的顶部位线22与字线25连接的上部存储单元，多个上部存储单元形成顶部存储单元层；处于字线25与底部字线24之间的下部存储单元，多个下部存储单元形成底部存储单元层。

可以理解的是，基于上述图2a-图2d示出的局部架构的特征，分别将上述局部结构沿向X方向和Y方向延伸可以得到存储单元阵列。也就是说，在该存储单元阵列的架构中可以实现二层堆叠的存储单元。

本发明实施实施例又提出一种三维存储器，在所述三维存储器中包括六层堆叠的存储单元，所述三维存储器包括：至少一个存储单元阵列块；其中，所述存储单元阵列块包括：

从上到下依次排列的第一位线层、第二位线层、第三位线层及第四位线层；所述第一位线层、第二位线层、第三位线层及第四位线层相互平行；所述第一位线层的位线、第二位线层的位线、第三位线层的位线及第四位线层的位线相互平行；且所述第一位线层的位线、第二位线层的位线、第三位线层的位线及第四位线层的位线在第一平面上的投影部分重合；

位于所述第一位线层和第二位线层之间的第一字线层；位于所述第二位线层和第三位线层之间的第二字线层；位于所述第三位线层和第四位线层之间的第三字线层；所述第一字线层、第二字线层及第三字线层互相平行；所述第一字线层的字线、第二字线层的字线及第三字线层的字线在所述第一平面上的投影均与所述第一位线层的位线在所述第一平面上的投影垂直；

位于所述第一位线层和第一字线层之间的多个第一存储单元；位于所述第一字线层和第二位线层之间的多个第二存储单元；位于所述第二位线层和第二字线层之间的多个第三存储单元；位于所述第二字线层和第三位线层之间的多个第四存储单元；位于所述第三位线层和第三字线层之间的多个第五存储单元；位于所述第三字线层和第四位线层之间的多个第六存储单元。

这里，所述三维存储器可以包括三维相变存储器，但不限于三维相变存储器，以下以三维相变存储器为例进行说明。

所述三维相变存储器的存储单元阵列块包括四个位线层、三个字线层及六个存储单元层；位线层可以理解为位于同一平面的多条位线形成的结构；字线层可以理解为位于同一平面的多条字线形成的结构；存储单元层可以理解为位于同一平面的多个存储单元形成的结构。

四个位线层从上至下依次排布，并且彼此之间均平行。同时，所述第一位线层的位线、第二位线层的位线、第三位线层的位线及第四位线层的位线均平行，并且第一位线层的位线、第二位线层的位线、第三位线层的位线及第四位线层的位线在第一平面上的投影部分重合。这里，所述第一平面与第一位线层所在的平面平形，也就是说，各位线层的位线在同一个平面的投影存在部分重合。

三个位线层分别位于相邻的两个位线层之间，并且彼此之间均平行。同时，且所述第一字线层的字线、第二字线层的字线及第三字线层的字线在所述第一平面上的投影均与所述第一位线层的位线在所述第一平面上的投影垂直。也就是说，所述第一字线层的字线与所述第一位线层的位线和第二位线层的位线均垂直；所述第二字线层的字线与所述第二位线层的位线和第三位线层的位线均垂直；所述第三字线层的字线与所述第三位线层的位线和第四位线层的位线均垂直。在一些实施例中，各字线层的字线到与该字线层相邻的两个位线层所在平面的距离相等。

六个存储单元层分别位于相邻的两个位线层与字线层之间。第一存储单元层包括多个第一存储单元，多个第一存储单元位于第一位线层的位线和第一字线层的字线之间，且与对应的第一位线层的位线和第一字线层的字线连接；第二存储单元层包括多个第二存储单元，多个第二存储单元位于第一字线层的字线和第二位线层的位线之间，且与对应的第一字线层的字线和第二位线层的位线连接；第三存储单元层包括多个第三存储单元，多个第三存储单元位于第三位线层的位线和第二字线层的字线之间，且与对应的第三位线层的位线和第二字线层的字线连接；第四存储单元层包括多个第四存储单元，多个第四存储单元位于第二字线层的字线和第四位线层的位线之间，且与对应的第二字线层的字线和第四位线层的位线连接；第五存储单元层包括多个第五存储单元，多个第五存储单元位于第三位线层的位线和第三字线层的字线之间，且与对应的第三位线层的位线和第三字线层的字线连接；第六存储单元层包括多个第六存储单元，多个第六存储单元位于第三字线层的字线和第四位线层的位线之间，且与对应的第三字线层的字线和第四位线层的位线连接；在一些实施例中，各存储单元层的存储单元分别与该存储单元层相邻的位线层和字线层垂直。

当所述三维存储器为三维相变存储器时，一个存储单元包括堆叠的相变存储器PCM元件、选择器及多个电极。在一些实施例中，所述PCM元件的材料包括基于硫属元素化物的合金（硫属元素化物玻璃），例如GST（Ge-Sb-Te）合金，或者包括任何其他适当的相变材料；所述选择器的材料可以包括任何适当的双向阈值开关（OTS，Ovonic ThresholdSwitch）材料，诸如ZnxTey、GexTey、NbxOy、SixAsyTez等；所述电极的材料可以包括导电材料，所述导电材料包括但不限于钨（W）、钴（Co）、铜（Cu）、铝（Al）、碳（C）、多晶硅、掺杂硅、硅化物或其任何组合。在一些具体实施例中，电极的材料包括碳，例如非晶碳。

图3a-图3d示出了本发明实施例提供的一种具有六层堆叠的存储单元的三维相变存储单元阵列的架构图。图3a为该三维相变存储单元阵列的一部分的三维视图；图3b为该三维相变存储单元阵列的一部分沿Y方向观察的水平视图；图3c为该三维相变存储单元阵列的一部分沿X方向观察的水平视图；图3d为该三维相变存储单元阵列的一部分沿Z方向观察的水平视图。

需要说明的是，这里的存储单元阵列块是三维存储器的存储单元阵列中的一个最小单元，存储单元阵列以该最小单元为基础，分别沿所述第一方向和所述第二方向延伸布置以形成三维存储器的存储单元阵列。

可以理解的是，将三维相变存储单元阵列置于前方，Z方向可以理解为俯视的方向（从顶部位线向底部位线看过去的方向），Y方向可以理解为左视的方向（位线延伸的方向），X方向可以理解为正视的方向（字线延伸的方向），图3a示出的三维相变存储单元阵列的局部等距视图是从左视的方向观察的等距视图。

需要说明的是，这里的图3a-图3d仅用来提供一种具有六层堆叠的存储单元的三维存储器的示意，不用来限定本发明所提供的三维存储器的方案。例如，实际应用中，每条位线所连接的存储器单元的数量并不限于图3a-图3d中示出的8个，还可以根据实际情况进行调整，相应的，在每个存储单元阵列块中，位线和字线的条数也不限于3a-图3d中示出的数量。

下面结合图3a-图3d，对本发明实施例提供的六层堆叠的存储单元的三维存储器进行详细说明。

在一些实施例中，所述第一位线层的每一条位线与所述第二位线层的对应位线在所述第一平面上的投影部分重合；所述第一位线层的每一条位线与所述第三位线层的对应位线在所述第一平面上的投影重合；所述第二位线层的每一条位线与所述第四位线层的对应位线在所述第一平面上的投影重合；

所述第一字线层的每一条字线与所述第二字线层的对应字线在所述第一平面上的投影部分重合；所述第一字线层的每一条字线与所述第三字线层的对应字线在所述第一平面上的投影重合。

这里，第一位线层中包含至少一条位线，第一位线层的位线31也可以称为顶部位线，第一位线层的位线31沿Y方向延伸；当第一位线层中包含多条位线时，多条第一位线层的位线31长度相同，且沿X方向平行、对齐排列。在一些具体实施例中，多条第一位线层的位线31沿X方向平行、对齐排列成一列（如图3d所示）。第二位线层中包含至少一条位线，第二位线层的位线32也可以称为第一中部位线，第二位线层的位线32沿Y方向延伸；当第二位线层中包含多条位线时，多条第二位线层的位线32长度相同，且沿X方向平行、对齐排列。在一些具体实施例中，多条第二位线层的位线32沿X方向平行、对齐排列成一列（如图3d所示）。第三位线层中包含至少一条位线，第三位线层的位线33也可以称为第二中部位线，第三位线层的位线33沿Y方向延伸；当第三位线层中包含多条位线时，多条第三位线层的位线33长度相同，且沿X方向平行、对齐排列。在一些具体实施例中，多条第三位线层的位线33沿X方向平行、对齐排列成一列（如图3d所示）；第四位线层中包含至少一条位线，第四位线层的位线34也可以称为底部位线，第四位线层的位线34沿Y方向延伸；当第四位线层中包含多条位线时，多条第四位线层的位线34长度相同，且沿X方向平行、对齐排列。在一些具体实施例中，多条第四位线层的位线34沿X方向平行、对齐排列成一列（如图3d所示）。第一位线层的位线的长度、第二位线层的位线的长度、第三位线层的位线的长度及第四位线层的位线的长度可以相等。

这里，所述第一平面可以包括与X、Y方向所在平面垂直的平面。所述第一位线层的每一条位线与所述第二位线层的对应位线在所述第一平面上的投影部分重合可以理解为每一条第一位线层的位线31均与对应的一条第二位线层的位线32在第一平面且沿Y方向的投影存在偏移，偏移量可以为图3b中示出的约半个第一位线层的位线31的长度，也可以是其他的量。所述第一位线层的每一条位线与所述第三位线层的对应位线在所述第一平面上的投影重合可以理解为每一条第一位线层的位线31均与对应的一条第三位线层的位线31在第一平面且沿Y方向的投影重合。所述第二位线层的每一条位线与所述第四位线层的对应位线在所述第一平面上的投影重合可以理解为每一条第二位线层的位线32均与对应的一条第四位线层的位线34在第一平面且沿Y方向的投影重合。

实际应用中，第一位线层的位线31、第二位线层的位线32、第三位线层的位线33及第四位线层的位线34在第一平面且沿X方向的投影可以重合，也可以存在少量的偏移量，图3d中为了观察方便，将第一位线层的位线31相对于第三位线层的位线33进行了X方向的微小偏移；第二位线层的位线32相对第四位线层的位线34进行了X方向的微小偏移。

这里，所述第一字线层中包含多条字线，多条第一字线层的字线35，多条第一字线层的字线35沿X方向延伸，且沿Y方向排列成多行（行的数量与存储单元的数量相关）。所述第二字线层中包含多条字线，多条第二字线层的字线36，多条第二字线层的字线36沿X方向延伸，且沿Y方向排列成多行（行的数量与存储单元的数量相关）。所述第三字线层中包含多条字线，多条第三字线层的字线37，多条第三字线层的字线37沿X方向延伸，且沿Y方向排列成多行（行的数量与存储单元的数量相关）。第一字线层的字线的长度相同，第二字线层的字线的长度相同，且第一字线层的字线的长度与第二字线层的字线的长度也相同。第三字线层的字线的长度可以与第一字线层的字线的长度不同。

所述第一字线层的每一条字线与所述第二字线层的对应字线在所述第一平面上的投影部分重合可以理解为每一条第一字线层的位线35均与对应的一条第二字线层的位线36在第一平面且沿X方向的投影存在偏移，偏移量可以为图3c中示出的约半个第一字线层的位线35的长度，也可以是其他的量。所述第一字线层的每一条字线与所述第三字线层的对应字线在所述第一平面上的投影重合可以理解为每一条第一位线层的字线35均与对应的一条第三字线层的位线37在第一平面且沿X方向的投影重合。实际应用中，第一字线层的字线35、第二字线层的字线36及第三字线层的字线37在第一平面且沿Y方向的投影可以重合，也可以存在少量的偏移量，图3d中为了观察方便，将第一字线层的字线35、第二字线层的字线36及第三字线层的字线37均进行了Y方向的微小偏移。

这里，在相邻的位线层和字线层之间包括六个存储单元层，每个存储单元层包括多个存储单元。在一些实施例中，如图3a，一个存储单元包括堆叠的相变存储器PCM元件302、选择器304及多个电极301、303和305。在一些实施例中，三个电极301、303和305分别设置在选择器304下方、选择器304和PCM元件302之间以及PCM元件302上方。应当理解，在一些其他实施例中，可以交换选择器304和PCM元件302的相对位置。应当理解，存储单元的结构、配置和材料不限于图3a中的示例，并且可以包括任何适当结构、配置和材料。

需要说明的是，位线层的一条位线可以连接多个存储单元，连接的存储单元的数量可以根据实际情况进行调整，不限于图3a中示例的8个，并且无论存储单元的数量如何设置，均可以通过选择性地激活对应于各存储单元的字线和位线，来访问该存储单元。

在一些实施例中，所述存储单元阵列块还包括：与所述第一位线层的位线31接触的第一位线连接部311；与所述第二位线层的位线32接触的第二位线连接部321；与所述第三位线层的位线33接触的第三位线连接部331；与所述第一字线层的字线35接触的第一字线连接部351；与所述第二字线层的字线36接触的第二字线连接部361；与所述第三字线层的字线37接触的第三字线连接部371；其中，

所述第一位线连接部311与相应的所述第三位线层的位线33连接；所述第二位线连接部321与相应的所述第四位线层的位线34连接；所述第四位线层中相邻的两条位线的间隔中设置有延伸出的所述第三位线连接部331、第一字线连接部351、第二字线连接部361或第三字线连接部371。这里，所述三维存储器中的存储单元阵列块还包括位线及字线相应的连接部，相应的连接部用于将与连接部连接的字线或位线与相关器件（如解码器、驱动器等）连接。相应的连接部均向第三方向延伸；所述第三方向包括顶部位线指向相应底部位线的方向（Z方向）。

这里，所述第一位线连接部311与相应的第三位线层的位线33连接可以理解为一个存储单元阵列块中每一条第一位线层的位线31均通过第一位线连接部311与该位线正下方的一条第三位线层的位线33连接在一起，即不同层的两个对应的第一位线层的位线31和第三位线层的位线33是被一起控制的。所述第二位线连接部321与相应的第四位线层的位线34连接可以理解为一个存储单元阵列块中每一条第二位线层的位线32均通过第二位线连接部321与该位线正下方的一条第四位线层的位线34连接在一起，即不同层的两个对应的第二位线层的位线32和第四位线层的位线34是被一起控制的。所述第四位线层中相邻的两条位线的间隔中设置有延伸出的第三位线连接部331、第一字线连接部351、第二字线连接部361或第三字线连接部371可以理解为一个存储单元阵列块中每一个第三位线连接部331、每一个第一字线连接部351、每一个第二字线连接部361及每一个第三字线连接部371均从不同的相邻的两条第四位线层的位线34的间隔中延伸出来（如图3d所示）。

其中，在一些实施例中，所述存储单元阵列块还包括：与所述第四位线层的位线34接触的第四位线连接部341；

所述第一位线连接部311与相应的第三位线连接部331在所述第一平面上的投影重合；所述第二位线连接部321与相应的第四位线连接部341在所述第一平面上的投影重合；

所述第四位线层中沿第一方向排列且相邻的两条位线的间隔中设置有延伸出的所述第三位线连接部331；

所述第四位线层中沿第二方向排列且相邻的两条位线的间隔中设置有延伸出的所述第一字线连接部351、第二字线连接部361或第三字线连接部分371；

其中，所述第一方向与所述第二方向垂直。

实际应用中，这里所述第一方向可以包括前述的X方向；所述第二方向可以包括前述的Y方向。每一条第三位线连接部331均从沿Y方向排列、且相邻的两条第三字线层的字线37的间隔中以及从沿Y方向排列、且相邻的两条第四位线层的位线34的间隔中向下延伸。需要说明的是，所述相邻的两条第四位线层的位线34位于不同的存储单元阵列块中。

实际应用中，每一条第一字线连接部351依次从沿X方向排列、且相邻的两条第二位线层的位线32、两条第二字线层的字线36、两条第三位线层的位线33、两条第三字线层的字线37、以及两条第四位线层的位线34的间隔中向下延伸；每一条第二字线连接部361依次从沿X方向排列、且相邻的两条第三位线层的位线33、两条第三字线层的字线37、以及两条第四位线层的位线34的间隔中向下延伸；每一条第三字线连接部371依次从沿X方向排列、且相邻的两条第四位线层的位线34的间隔中向下延伸。同时，第一位线连接部311与位于该顶部字线311正下方的第三位线层的位线33对应的第三位线连接部331在第一平面上的投影重合；第二位线连接部321与位于该第一中部位线32正下方的第四位线层的位线34对应的第四位线连接部341在第一平面上的投影重合。

需要说明的是，存储单元阵列块中的每一条第一字线连接部351、每一条第二字线连接部361以及每一条第三字线连接部371均沿该存储单元阵列块中不同的两个相邻的第四位线层的位线34的间隔中向下延伸（如图3d所示）。

需要说明的是，相邻字线的连接部之间或者同一层相邻位线的连接部之间可以对齐设置（连线为一条直线）或者类似图3a-图3d中示出的交错设置（连线为锯齿状）。可以理解的是，交错设置的方式可以减少相应方向的尺寸消耗。

实际应用中，每一条第一位线连接部311在相应第一位线层的位线31的第一位置处与相应第一位线层的位线31接触，每一条第二位线连接部321在相应第二位线层的位线32的第二位置处与相应第二位线层的位线32接触，每一条第三位线连接部331在相应第三位线层的位线33的第三位置处与相应第三位线层的位线33接触。这里的第一位置、第二位置及第三位置并不限于图3a-图3d中示出的第一位线层的位线31的几何中心处、第二位线层的位线32的几何中心处及第三位线层的位线33的几何中心处。第一位线层的位线31上的第一位置和对应的第二位线层的位线32上第二位置沿X方向的距离与该第一位线层的位线31和该对应的第二位线层的位线32沿X方向的偏移量相等，并且第一位置与第三位置沿X方向的距离为0，即第一位线层的位线31上的第一位置与对应第三位线层的位线33上的第三位置在第一平面的投影重合即可。

实际应用中，每一条第一字线连接部351在相应第一字线层的位线35的第四位置处与相应第一字线层的字线35接触，每一条第二字线连接部361在相应第二字线层的字线36的第五位置处与相应第二字线层的字线36接触，每一条第三字线连接部371在相应第三字线层的字线37的第六位置处与相应第三字线层的字线37接触。这里的第四位置、第五位置及第六位置并不限于图3a-图3d中示出的第一字线层的字线35的几何中心处、第二字线层的字线36的几何中心处及第三字线层的字线37的几何中心处。第一字线层的字线35上的第四位置和对应的第二字线层的字线36上第五位置沿X方向的距离与该第一字线层的字线35和该对应的第二字线层的字线36沿X方向的偏移量（D）相等，且第三字线层中沿X方向相邻的两条的字线中，一条字线的长度与偏移量（D）相同，另一条字线的长度为第二字线层的字线36的长度与偏移量（D）的差值。

可以理解的是，当第一位置为第一位线层的位线31的几何中心处、第二位置为第二位线层的位线32以及第三位置为第三位线层的位线33的几何中心处；和/或当第四位置为第一字线层的字线35的几何中心处、第五位置为第二字线层的字线36以及第六位置为第三字线层的字线37的几何中心处时，整体架构更加均匀对称、互连布线难度以及位线寄生串联电阻更小。

基于此，在一些实施例中，所述第一位线连接部311与所述第一位线层的位线31的几何中心处接触；所述第二位线连接部321与所述第二位线层的位线32的几何中心处接触；所述第三位线连接部331与所述第三位线层的位线33的几何中心处接触；

和/或，

所述第一字线连接部351与所述第一字线层的字线35的几何中心处接触；所述第二字线连接部361与所述第二字线层的字线36的几何中心接触；所述第三字线连接部371与所述第三字线层的字线37的几何中心接触。

实际应用中，由于第四位线层的位线34为最底部的需要引出的位线层，第四位线层的位线34的下方（沿第三方向延伸的方向）无其他遮挡层，因次每一条第四位线连接部341在相应第四位线层的位线34上的设置位置可以不作限制。然而可以理解的是，当第五位置为第四位线层的位线34的几何中心处时，整体架构更加均匀对称、互连布线难度以及位线寄生串联电阻更小。

前已述及，实际应用中，相变存储器还包括外围电路部分，基于前述存储单元阵列部分架构的改变，外围电路中解码器和驱动器的架构也发生了改变。具体地：

在一些实施例中，所述三维存储器还包括位线解码器；所述位线解码器设置在所述存储单元阵列块的两个位线解码器区域上；所述两个位线解码器区域包括所述第三位线连接部331及所述第四位线连接部341分别在第二平面的投影所在的区域；其中，所述位线解码器通过相应的位线连接部分别连接到所述存储单元阵列块中的所有位线上。

在一些实施例中，所述三维存储器还包括字线解码器；所述字线解码器设置在所述存储单元阵列块的四个字线解码器区域上；所述四个字线解码器区域包括所述第一字线连接部351在第二平面的投影所在的一个区域、第二字线连接部361在所述第二平面的投影所在的一个区域以及第三字线连接部371在所述第二平面的投影所在的两个区域；其中，所述字线解码器通过相应的字线连接部分别连接到所述存储单元阵列块中的所有字线上。

在本发明实施例中，存储单元阵列与外围电路形成堆叠的结构，即二者形成在不同的平面上。例如，存储单元阵列可以形成在外围电路的上方。

实际应用中，这里，所述第二平面可以是与第一平面相同的平面，第二平面具体可以是位于存储单元阵列下方与三个位线层平行的一个平面。所述位线解码器通过相应的位线连接部分别连接到所述存储单元阵列块中的所有位线上，且能够选择性地激活相应位线。在前述的存储单元阵列架构中，第一位线连接部311向相应的第三位线层的位线33的方向延伸，并降落相应的第三位线层的位线33上，以实现两位线的连接，基于此，这里的解码器在对第三位线层的位线33进行选择性地激活时，同时控制了相应的第一位线层的位线31。第二位线连接部321向相应的第四位线层的位线34的方向延伸，并降落相应的第四位线层的位线34上，以实现两位线的连接，基于此，这里的解码器在对第四位线层的位线34进行选择性地激活时，同时控制了相应的第二位线层的位线32。这样，每个存储单元阵列块中位线线连接部可以集中在两个规则的区域内，即每个存储单元阵列块中仅需要两个位线解码器区域。可以理解的是，第三位线连接部331在第二平面的投影所在的区域为第一位线解码器区域，第四位线连接部341在第二平面的投影所在的区域为第二位线解码器区域（第一位线解码器区域和第二位线解码器区域如图3d中所示）。

所述字线解码器通过相应的字线连接部分别连接到所述存储单元阵列块中的所有字线上，且能够选择性地激活相应字线。在前述的存储单元阵列架构中，每一条第一字线连接部351在相应第一字线层的位线35的第四位置处与相应第一字线层的字线35接触，每一条第二字线连接部361在相应第二字线层的字线36的第五位置处与相应第二字线层的字线36接触，每一条第三字线连接部371在相应第三字线层的字线37的第六位置处与相应第三字线层的字线37接触。由于每个存储单元阵列块中各字线层的字线的连接部可以集中在一个规则的区域内，每个存储单元阵列块中需要四个字线解码器区域。可以理解的是，第一字线连接部351在第二平面的投影所在的区域为第一字线解码器区域；第二字线连接部361在第二平面的投影所在的区域为第二字线解码器区域；第三字线连接部371在第二平面的投影所在的区域为第三字线解码器区域和第四字线解码器区域（第一字线解码器区域、第二字线解码器区域、第三字线解码器区域及第四字线解码器区域如图3d中所示）。第三字线连接部371则由于存在沿X方向排列的多列而存在包含多个区域的情况，为了使简化存储器的控制操作，可以将存储单元阵列中所有沿第二方向排列、且相邻的两条第三字线层的字线37分为一组，将每组内的两条第三字线层的字线37连通。

基于此，在一些实施例中，所述第四位线层中沿第二方向排列且相邻的两条位线相连；

所述字线解码器设置在所述存储单元阵列块的三个字线解码器区域上；所述三个字线解码器区域包括第一字线连接部351在所述第二平面的投影所在的一个区域、第二字线连接部361在所述第二平面的投影所在的一个区域以及第三字线连接部371在所述第二平面的投影所在的一个区域。

也就是说，可以简单理解为第三字线层的字线37被第二字线连接部361对应的解码器区域划分为两个子字线（沿第Y排列、且相邻的两条第三位线层的位线）（子字线的长度为第二字线层的字线的长度的一半）。两个子字线通过该两个子字线对应的连接部相连（如图3c中虚线所示），并将任一个子字线对应的第三字线连接部371在第二平面的投影所在的区域作为第三字线连接部371对应的解码器区域。

在一些实施例中，三个字线解码器区域及两位线解码器区域的具体分布可以参考图4。在图4中，将第二字线层的第二字线连接部361对应的解码器区域左边的一个子字线对应的第三字线连接部371在第二平面的投影所在的区域作为第三字线连接部对应的解码器区域。为了使得第三字线连接部371对应的解码器区域与两个子字线的距离尽量短，在图4中，将第三字线连接部371对应的解码器区域设置在靠近第二字线连接部361对应的解码器区域。

在一些实施例中，所述三维存储器还包括位线驱动器；所述位线驱动器设置在所述存储单元阵列块的两个位线驱动器区域上；所述两个位线驱动器区域包括所述第三位线连接部331及所述第四位线连接部341分别在第三平面的投影所在的区域；其中，所述位线驱动器通过相应的位线连接部分别连接到所述存储单元阵列块中的所有位线上。

在一些实施例中，所述三维存储器还包括字线驱动器；所述字线驱动器设置在所述存储单元阵列块的四个字线驱动器区域上；所述四个字线驱动器区域包括所述第一字线连接部351在第三平面的投影所在的一个区域、第二字线连接部361在所述第三平面的投影所在的一个区域以及第三字线连接部371在所述第三平面的投影所在的两个区域；其中，所述字线驱动器通过相应的字线连接部分别连接到所述存储单元阵列块中的所有字线上。

实际应用中，这里，所述第三平面可以是与第一平面相同而与第二平面不同的平面，第三平面具体可以是位于存储单元阵列下方与三个位线层平行的一个平面。所述位线驱动器通过相应的位线连接部分别连接到所述存储单元阵列块中的所有位线上，且能够为相应的第二字线施加预设电压。在前述的存储单元阵列架构中，第一位线连接部311向相应的第三位线层的位线33的方向延伸，并降落相应的第三位线层的位线33上，以实现两位线的连接，基于此，这里的驱动器在对第三位线层的位线33进行施加预设电压（这里，预设电压为对不同状态的字线及位线设置不同需求的电压值）时，同时控制了相应的第一位线层的位线31。第二位线连接部321向相应的第四位线层的位线34的方向延伸，并降落相应的第四位线层的位线34上，以实现两位线的连接，基于此，这里的解码器在对第四位线层的位线34进行施加预设电压（这里，预设电压为对不同状态的字线及位线设置不同需求的电压值）时，同时控制了相应的第二位线层的位线32。这样，每个存储单元阵列块中位线线连接部可以集中在两个规则的区域内，即每个存储单元阵列块中仅需要两个位线驱动器区域。可以理解的是，第三位线连接部331在第三平面的投影所在的区域为第一位线驱动器区域，第四位线连接部341在第三平面的投影所在的区域为第二位线驱动器区域（第一位线驱动器区域和第二位线驱动器区域如图3d中所示）。

所述字线驱动器通过相应的字线连接部分别连接到所述存储单元阵列块中的所有字线上，且能够为相应的第二字线施加预设电压。在前述的存储单元阵列架构中，每一条第一字线连接部351在相应第一字线层的位线35的第四位置处与相应第一字线层的字线35接触，每一条第二字线连接部361在相应第二字线层的字线36的第五位置处与相应第二字线层的字线36接触，每一条第三字线连接部371在相应第三字线层的字线37的第六位置处与相应第三字线层的字线37接触。由于每个存储单元阵列块中各字线层的字线的连接部可以集中在一个规则的区域内，每个存储单元阵列块中需要四个字线驱动器区域。可以理解的是，第一字线连接部351在第三平面的投影所在的区域为第一字线驱动器区域；第二字线连接部361在第三平面的投影所在的区域为第二字线驱动器区域；第三字线连接部371在第三平面的投影所在的区域为第三字线驱动器区域和第四字线驱动器区域（第一字线驱动器区域、第二字线驱动器区域、第三字线驱动器区域及第四字线驱动器区域如图3d中所示）。第三字线连接部371则由于存在沿X方向排列的多列而存在包含多个区域的情况，为了使简化存储器的控制操作，可以将存储单元阵列中所有沿第二方向排列、且相邻的两条第三字线层的字线37分为一组，将每组内的两条第三字线层的字线37连通。

基于此，在一些实施例中，所述第四位线层中沿第二方向排列且相邻的两条位线相连；

所述字线驱动器设置在所述存储单元阵列块的三个字线驱动器区域上；所述三个字线解码器区域包括第一字线连接部在所述第三平面的投影所在的一个区域、第二字线连接部在所述第三平面的投影所在的一个区域以及第三字线连接部在所述第三平面的投影所在的一个区域。

也就是说，可以简单理解为第三字线层的字线37被第二字线连接部361对应的驱动器区域划分为两个子字线（沿第Y排列、且相邻的两条第三位线层的位线）（子字线的长度为第二字线层的字线的长度的一半）。两个子字线通过该两个子字线对应的连接部相连（如图3c中虚线所示），并将任一个子字线对应的第三字线连接部371在第三平面的投影所在的区域作为第三字线连接部对应的驱动器区域。

在一些实施例中，三个字线驱动器区域及两位线驱动器区域的具体分布可以参考图5。在图5中，将第二字线层的第二字线连接部361对应的驱动器区域左边的一个子字线对应的第三字线连接部371在第三平面的投影所在的区域作为第三字线连接部对应的驱动器区域。为了使得第三字线连接部对应的驱动器区域与两个子字线的距离尽量短，在图4中，将第三字线连接部对应的解码器区域设置在靠近第二字线连接部361对应的驱动器区域。

从上面的描述可以看出，外围电路的解码器区域与驱动器区域在Z方向上的投影可以重合。

本发明实施例提供的三维存储器包括，至少一个存储单元阵列块；其中，所述存储单元阵列块包括：从上到下依次排列的第一位线层、第二位线层、第三位线层及第四位线层；所述第一位线层、第二位线层、第三位线层及第四位线层相互平行；所述第一位线层的位线、第二位线层的位线、第三位线层的位线及第四位线层的位线相互平行，且所述第一位线层的位线、第二位线层的位线、第三位线层的位线及第四位线层的位线在第一平面上的投影部分重合；位于所述第一位线层和第二位线层之间的第一字线层；位于所述第二位线层和第三位线层之间的第二字线层；位于所述第三位线层和第四位线层之间的第三字线层；所述第一字线层、第二字线层及第三字线层互相平行；所述第一字线层的字线、第二字线层的字线及第三字线层的字线在所述第一平面上的投影均与所述第一位线层的位线在所述第一平面上的投影垂直；位于所述第一位线层和第一字线层之间的多个第一存储单元；位于所述第一字线层和第二位线层之间的多个第二存储单元；位于所述第二位线层和第二字线层之间的多个第三存储单元；位于所述第二字线层和第三位线层之间的多个第四存储单元；位于所述第三位线层和第三字线层之间的多个第五存储单元；位于所述第三字线层和第四位线层之间的多个第六存储单元。本发明实施例提出的具有六层堆叠的存储单元的三维存储器，大大的提高了三维存储器的位密度。

基于上述三维存储器，本发明实施例还提供了一种三维存储器的控制方法，包括：

确定第一字线及第一位线层的位线被激活时，将第一存储单元作为选中的存储单元；

确定第一字线及第二位线层的位线被激活时，将第二存储单元作为选中的存储单元；

确定第二字线及第二位线层的位线被激活时，将第三存储单元作为选中的存储单元；

确定第二字线及第三位线层的位线被激活时，将第四存储单元作为选中的存储单元；

确定第三字线及第三位线层的位线被激活时，将第五存储单元作为选中的存储单元；

确定第三字线及第四位线层的位线被激活时，将第六存储单元作为选中的存储单元；

其中，所三维存储器包括本发明实施例提供的三维存储器。

实际应用中，字线和位线的交叉处就是被选中的存储单元，每一个存储单元都是按这种方法被唯一选中，然后再对其进行读写操作即，选中存储器接触的字线和位线，即可选中该存储器。

需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (11)

1.一种三维存储器，其特征在于，包括：至少一个存储单元阵列块；其中，所述存储单元阵列块包括：

从上到下依次排列的第一位线层、第二位线层、第三位线层及第四位线层；所述第一位线层、第二位线层、第三位线层及第四位线层相互平行；所述第一位线层的位线、第二位线层的位线、第三位线层的位线及第四位线层的位线相互平行，且所述第一位线层的位线、第二位线层的位线、第三位线层的位线及第四位线层的位线在第一平面上的投影部分重合；

位于所述第一位线层和第二位线层之间的第一字线层；位于所述第二位线层和第三位线层之间的第二字线层；位于所述第三位线层和第四位线层之间的第三字线层；所述第一字线层、第二字线层及第三字线层互相平行；所述第一字线层的字线、第二字线层的字线及第三字线层的字线在所述第一平面上的投影均与所述第一位线层的位线在所述第一平面上的投影垂直；

位于所述第一位线层和第一字线层之间的多个第一存储单元；位于所述第一字线层和第二位线层之间的多个第二存储单元；位于所述第二位线层和第二字线层之间的多个第三存储单元；位于所述第二字线层和第三位线层之间的多个第四存储单元；位于所述第三位线层和第三字线层之间的多个第五存储单元；位于所述第三字线层和第四位线层之间的多个第六存储单元；

所述第一位线层的每一条位线与所述第二位线层的对应位线在所述第一平面上的投影部分重合；所述第一位线层的每一条位线与所述第三位线层的对应位线在所述第一平面上的投影重合；所述第二位线层的每一条位线与所述第四位线层的对应位线在所述第一平面上的投影重合；

所述第一字线层的每一条字线与所述第二字线层的对应字线在所述第一平面上的投影部分重合；所述第一字线层的每一条字线与所述第三字线层的对应字线在所述第一平面上的投影重合。

2.根据权利要求1所述的三维存储器，其特征在于，所述存储单元阵列块还包括：与所述第一位线层的位线接触的第一位线连接部；与所述第二位线层的位线接触的第二位线连接部；与所述第三位线层的位线接触的第三位线连接部；与所述第一字线层的字线接触的第一字线连接部；与所述第二字线层的字线接触的第二字线连接部；与所述第三字线层的字线接触的第三字线连接部；其中，

所述第一位线连接部与所述第三位线层的对应位线连接；所述第二位线连接部与所述第四位线层的对应位线连接；所述第四位线层中相邻的两条位线的间隔中设置有延伸出的所述第三位线连接部、第一字线连接部、第二字线连接部或第三字线连接部。

3.根据权利要求2所述的三维存储器，其特征在于，所述存储单元阵列块还包括：与所述第四位线层的位线接触的第四位线连接部；

所述第一位线连接部与相应的第三位线连接部在所述第一平面上的投影重合；所述第二位线连接部与相应的第四位线连接部在所述第一平面上的投影重合；

所述第四位线层中沿第一方向排列且相邻的两条位线的间隔中设置有延伸出的所述第三位线连接部；

所述第四位线层中沿第二方向排列且相邻的两条位线的间隔中设置有延伸出的所述第一字线连接部、第二字线连接部或第三字线连接部分；

其中，所述第一方向与所述第二方向垂直。

4.根据权利要求3所述的三维存储器，其特征在于，所述三维存储器还包括位线解码器；所述位线解码器设置在所述存储单元阵列块的两个位线解码器区域上；所述两个位线解码器区域包括所述第三位线连接部及所述第四位线连接部分别在第二平面的投影所在的区域；其中，所述位线解码器通过相应的位线连接部分别连接到所述存储单元阵列块中的所有位线上。

5.根据权利要求3所述的三维存储器，其特征在于，所述三维存储器还包括字线解码器；所述字线解码器设置在所述存储单元阵列块的四个字线解码器区域上；所述四个字线解码器区域包括所述第一字线连接部在第二平面的投影所在的一个区域、第二字线连接部在所述第二平面的投影所在的一个区域以及第三字线连接部在所述第二平面的投影所在的两个区域；其中，所述字线解码器通过相应的字线连接部分别连接到所述存储单元阵列块中的所有字线上。

6.根据权利要求5所述的三维存储器，其特征在于，所述第四位线层中沿第二方向排列且相邻的两条位线相连；

所述字线解码器设置在所述存储单元阵列块的三个字线解码器区域上；所述三个字线解码器区域包括第一字线连接部在所述第二平面的投影所在的一个区域、第二字线连接部在所述第二平面的投影所在的一个区域以及第三字线连接部在所述第二平面的投影所在的一个区域。

7.根据权利要求3所述的三维存储器，其特征在于，所述三维存储器还包括位线驱动器；所述位线驱动器设置在所述存储单元阵列块的两个位线驱动器区域上；所述两个位线驱动器区域包括所述第三位线连接部及所述第四位线连接部分别在第三平面的投影所在的区域；其中，所述位线驱动器通过相应的位线连接部分别连接到所述存储单元阵列块中的所有位线上。

8.根据权利要求3所述的三维存储器，其特征在于，所述三维存储器还包括字线驱动器；所述字线驱动器设置在所述存储单元阵列块的四个字线驱动器区域上；所述四个字线驱动器区域包括所述第一字线连接部在第三平面的投影所在的一个区域、第二字线连接部在所述第三平面的投影所在的一个区域以及第三字线连接部在所述第三平面的投影所在的两个区域；其中，所述字线驱动器通过相应的字线连接部分别连接到所述存储单元阵列块中的所有字线上。

9.根据权利要求8所述的三维存储器，其特征在于，所述第四位线层中沿第二方向排列且相邻的两条位线相连；

所述字线驱动器设置在所述存储单元阵列块的三个字线驱动器区域上；所述三个字线驱动器区域包括第一字线连接部在所述第三平面的投影所在的一个区域、第二字线连接部在所述第三平面的投影所在的一个区域以及第三字线连接部在所述第三平面的投影所在的一个区域。

10.根据权利要求2所述的三维存储器，其特征在于，所述第一位线连接部与所述第一位线层的位线的几何中心处接触；所述第二位线连接部与所述第二位线层的位线的几何中心处接触；所述第三位线连接部与所述第三位线层的位线的几何中心处接触；

和/或，

所述第一字线连接部与所述第一字线层的字线的几何中心处接触；所述第二字线连接部与所述第二字线层的字线的几何中心接触；所述第三字线连接部与所述第三字线层的字线的几何中心接触。

11.根据权利要求1至10任一项所述的三维存储器，其特征在于，一个存储单元包括堆叠的相变存储器PCM元件、选择器及多个电极。

Images