CN112599560A - 一种半导体器件及其制备方法 - Google Patents
一种半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN112599560A CN112599560A CN202011474868.7A CN202011474868A CN112599560A CN 112599560 A CN112599560 A CN 112599560A CN 202011474868 A CN202011474868 A CN 202011474868A CN 112599560 A CN112599560 A CN 112599560A
- Authority
- CN
- China
- Prior art keywords
- storage
- grooves
- rectangular rings
- groove
- bit lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000003860 storage Methods 0.000 claims abstract description 86
- 239000012774 insulation material Substances 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 45
- 230000008569 process Effects 0.000 claims abstract description 20
- 230000015654 memory Effects 0.000 claims description 64
- 239000011810 insulating material Substances 0.000 claims description 43
- 238000004519 manufacturing process Methods 0.000 claims description 33
- 210000004027 cell Anatomy 0.000 claims description 24
- 238000005520 cutting process Methods 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 210000000352 storage cell Anatomy 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 54
- 238000009826 distribution Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000012782 phase change material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005389 semiconductor device fabrication Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8616—Thermal insulation means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种半导体器件及其制备方法，先形成沿第一横向延伸的多组底部矩形环和多条第一底部沟槽，以及位于连接区的第一区间凹槽，再在所述第一底部沟槽和第一区间凹槽中填充隔热材料，然后去除位于所述第一区间凹槽中的所述隔热材料并同时形成多条底部位线。接着在第一存储堆叠列上方形成沿所述第二横向延伸的多组中间矩形环和第二底部沟槽，再在所述第二底部沟槽和所述第一区间凹槽中填充隔热材料，最后去除位于所述第一区间凹槽中的所述隔热材料并同时形成多条中间字线。由此隔热材料只形成在存储区的存储单元之间，可以避免现有的形成工艺中隔热材料形成在连接区而导致隔热材料脱落的风险，进而可以提高半导体器件的整体稳定性。
Description
技术领域
本发明总体上涉及电子器件，并且更具体的，涉及一种半导体器件及其制备方法。
背景技术
半导体存储器是信息技术的基础，在全球范围内具有数千亿美金的市场。作为下一代的非易失半导体存储器的候选者，相变存储器(Phase Change Random AccessMemory,PCRAM)由于高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，得到广泛的关注。
相变存储器是一种基于相变材料的半导体存储器，所述相变材料就是在非晶态和多晶态之间可以进行电转换的材料。相变存储器基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，实现信息的写入、擦除和读出的操作。
在目前已经投产的3D PCRAM存储结构中，WL(Word Line)和BL(Bit Line)都是由20nm的Line和Space组成的重复图形。在存储单元完成单个方向的刻蚀后会形成重复的BL或者WL以及高深宽比的沟槽，接下来需要在这个沟槽里面填入一种隔热性及填充性好的材料，来把重复的存储单元隔离起来。但是当前已经投产的这种工艺会在连接区域残留大量隔热材料，会给整个晶片带来整体的影响，也会有所述隔热材料脱落可能性。
发明内容
本发明的目的在于提供一种半导体器件的制备方法及半导体器件，旨在于存储区的存储单元之间填充隔热材料，在连接区不形成所述隔热材料以提高半导体器件的整体稳定性。
一方面，本发明提供一种半导体器件的制备方法，所述半导体器件包括多个阵列分布的存储区和位于所述多个存储区之间的连接区，所述制备方法包括：
在每个所述存储区形成沿第一横向延伸、且在垂直所述第一横向的第二横向间隔排列的多组底部矩形环和多条第一底部沟槽，以及位于所述连接区的第一区间凹槽，每组所述底部矩形环包括两端连接的两条底部位线和位于所述两端连接的两条底部位线上的两列第一存储堆叠列；
在所述多条第一底部沟槽和所述第一区间凹槽中填充隔热材料；
去除位于所述第一区间凹槽中的所述隔热材料，同时将所述多组底部矩形环的两端切断以形成单独的多条底部位线；
在所述第一存储堆叠列上形成沿所述第二横向延伸、且在所述第一横向间隔排列的多组中间矩形环和多条第二底部沟槽，每组所述中间矩形环包括两端连接的两条中间字线，所述多条第二底部沟槽将多列所述第一存储堆叠列分成位于所述多条底部位线与所述多组中间矩形环交叉处的多个底部存储单元；
在所述多条第二底部沟槽和所述第一区间凹槽中填充所述隔热材料；
去除位于第一区间凹槽中的所述隔热材料，同时将所述多组中间矩形环的两端切断以形成单独的多条中间字线。
进一步优选的，将所述中间字线作为底部字线，所述制备方法还包括：
在所述多条底部字线上方形成多组第一顶部矩形环和沿所述第二横向延伸的多条第一顶部沟槽，以及位于所述连接区的第二区间凹槽，每组所述第一顶部矩形环包括两端连接的两条顶部字线和位于所述两端连接的两条顶部字线上的两列第二存储堆叠列；
在所述多条第一顶部沟槽和所述第二区间凹槽中填充所述隔热材料；
去除位于所述第二区间凹槽中的所述隔热材料，同时将所述多组第一顶部矩形环的两端切断以形成单独的多条顶部字线；
在所述第二存储堆叠列上形成沿所述第一横向延伸、且在所述第二横向间隔排列的多组第二顶部矩形环和多条第二顶部沟槽，每组所述第二顶部矩形环包括两端连接的两条顶部位线，所述多条第二顶部沟槽将多列所述第二存储堆叠列分成位于所述多组第二顶部矩形环与所述多条顶部字线交叉处的多个顶部存储单元；
在所述多条第二顶部沟槽和所述第二区间凹槽中填充所述隔热材料；
去除位于所述第二区间凹槽中的所述隔热材料，同时将所述多组第二顶部矩形环的两端切断以形成单独的多条顶部位线。
进一步优选的，还包括：
在所述多条中间字线上方形成沿所述第二横向延伸的第二存储堆叠列，和位于所述第二存储堆叠列之间的多条第一顶部沟槽，以及位于所述连接区的第二区间凹槽；
在所述多条第一顶部沟槽和所述第二区间凹槽中填充所述隔热材料；
去除位于所述第二区间凹槽中的所述隔热材料；
在所述第二存储堆叠列上形成沿所述第一横向延伸、且在所述第二横向间隔排列的多组顶部矩形环和多条第二顶部沟槽，每组所述顶部矩形环包括两端连接的两条顶部位线，所述多条第二顶部沟槽将多列所述第二存储堆叠列分成位所述多组顶部矩形环与所述多条顶部字线交叉处的多个顶部存储单元；
在所述多条第二顶部沟槽和所述第二区间凹槽中填充所述隔热材料；
去除位于所述第二区间凹槽中的所述隔热材料，同时将所述多组顶部矩形环的两端切断以形成单独的多条顶部位线。
进一步优选的，所述在每个所述存储区形成沿第一横向延伸、且在垂直所述第一横向的第二横向间隔排列的多组底部矩形环和多条第一底部沟槽，以及位于所述连接区的第一区间凹槽的步骤，包括：
在衬底上相继形成第一金属层和第一存储堆叠层；
对所述第一金属层和第一存储堆叠层进行自对准双重图案化工艺，以形成位于所述存储区的所述多组底部矩形环和所述多条第一底部沟槽，以及位于所述连接区的所述第一区间凹槽。
进一步优选的，所述去除位于所述第一区间凹槽中的所述隔热材料，同时将所述多组底部矩形环的两端切断以形成单独的多条底部位线的步骤，包括：
形成覆盖每个所述存储区、且不覆盖所述底部矩形环两端的硬掩膜层；
对位于所述硬掩膜层周围区域的所述隔热材料和所述多组底部矩形环进行刻蚀，以将所述多组底部矩形环切断成单独的多条底部位线和单独的多列所述第一存储堆叠列，并同时去除位于所述第一区间凹槽中的所述隔热材料。
进一步优选的，所述在所述第一存储堆叠列上形成沿所述第二横向延伸、且在所述第一横向间隔排列的多组中间矩形环和多条第二底部沟槽的步骤，包括：
在所述第一存储堆叠列和所述隔热材料上形成第二金属层；
对所述第二金属和第一存储堆叠列进行自对准双重图案化工艺，以形成所述多组中间矩形环和所述多条第二底部沟槽，所述多组中间矩形环跨越两个所述存储区。
进一步优选的，所述去除位于第一区间凹槽中的所述隔热材料，同时将所述多组中间矩形环的两端切断以形成单独的多条中间字线的步骤，包括：
形成覆盖所述中间矩形环、且不覆盖所述中间矩形环两端的硬掩膜层；
对位于所述硬掩膜层周围区域的所述隔热材料和所述中间矩形环进行刻蚀，以将所述多组中间矩形环切断成单独的多条中间字线，并同时去除位于所述第一区间凹槽中的所述隔热材料。
进一步优选的，所述多条顶部位线相对于所述多条底部位线在所述第一横向上偏移半个所述存储区。
进一步优选的，还包括：在所述连接区形成触点结构。
另一方面，本发明提供一种半导体器件，所述半导体器件包括多个阵列分布的存储区和位于所述多个存储区之间的连接区，所述半导体器件包括：
位于每个所述存储区沿第一横向延伸、且在垂直所述第一横向的第二横向间隔排列的多条底部位线；
位于所述多条底部位线上方沿所述第二横向延伸、且在所述第一横向间隔排列的多条中间字线；
位于所述多条底部位线和所述多条中间字线交叉处的多个底部存储单元；
位于所述存储区、沿所述第一横向延伸的第一底部沟槽和沿所述第二横向延伸的第二底部沟槽，以及位于所述连接区的第一区间凹槽；
位于所述第一底部沟槽和第二底部沟槽中的隔热材料；
位于所述第一区间凹槽中的介质层。
进一步优选的，所述中间字线作为底部字线，所述半导体器件还包括：
位于所述多条底部字线上的多条顶部字线；
位于所述多条顶部字线上方、沿所述第一横向延伸的多条顶部位线；
位于所述多条顶部位线和所述多条顶部字线交叉处的多个顶部存储单元；
位于所述存储区、沿所述第二横向延伸的第一顶部沟槽和沿所述第一横向延伸的第二顶部沟槽，以及位于所述连接区的第二区间凹槽；
位于所述第一顶部沟槽和第二顶部沟槽中的所述隔热材料；
位于所述第二区间凹槽中的所述介质层。
进一步优选的，所述多条底部字线和多条顶部字线跨越两个所述存储区，所述多条顶部位线相对于所述多条底部位线在所述第一横向上偏移半个所述存储区。
本发明的有益效果是：提供一种半导体器件及其制备方法，先形成沿第一横向延伸的多组底部矩形环和多条第一底部沟槽，以及位于连接区的第一区间凹槽，再在所述第一底部沟槽和第一区间凹槽中填充隔热材料，然后去除位于所述第一区间凹槽中的所述隔热材料并同时形成多条底部位线。其中，每组所述底部矩形环包括两端连接的两条底部位线和位于所述两端连接的两条底部位线上的两列第一存储堆叠列。接着在第一存储堆叠列上方形成沿所述第二横向延伸的多组中间矩形环和第二底部沟槽，再在所述第二底部沟槽和所述第一区间凹槽中填充隔热材料，最后去除位于所述第一区间凹槽中的所述隔热材料并同时形成多条中间字线。由此隔热材料只形成在存储区的存储单元之间，可以避免现有技术的形成工艺中隔热材料形成在连接区而导致隔热材料脱落的风险，进而可以提高半导体器件的整体稳定性。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1是本发明第一实施例提供的半导体器件的制备方法的流程示意图；
图2a-2f是本发明第一实施例提供的半导体器件制备过程中位线和字线分布的俯视结构示意图；
图3a-3h是本发明第一实施例提供的半导体器件的制备过程中的剖面结构示意图；
图4是本发明第二实施例提供的半导体器件的制备方法的流程示意图；
图5a-5d是本发明第二实施例提供的半导体器件制备中位线和字线分布的俯视结构示意图；
图6a-6h是本发明第二实施例提供的半导体器件的制备过程中的剖面结构示意图；
图7是本发明第二实施例的变形例提供的半导体器件的制备方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件，而不背离本发明的范围。
应当理解，当称一个组件在另一个组件“上”、“连接”另一个组件时，它可以直接在另一个组件上或者连接另一个组件，或者还可以存在插入的组件。其他的用于描述组件之间关系的词语应当以类似的方式解释。
如本文所使用的，术语“半导体器件”是指一种在横向定向的衬底上具有垂直定向的阵列结构的半导体器件，使得阵列结构相对于衬底在垂直方向上延伸。如本文所使用的，术语“第一横向”是指平行于衬底的方向，用“X”表示；术语“第二横向”是指垂直于“X”的“Y”方向，附图中用“Z”表示垂直于XY平面的方向。
如本文所使用的，术语“层”是指具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。衬底可以是层，其中可以包括一个或多个层，和/或可以在其上方和/或其下方具有一个或多个层。层可以包括多个层，例如，互连层可以包括一个或多个导体和接触层和一个或多个电介质层。
需要说明的是，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更复杂。
请参阅图1，图1是本发明第一实施例提供的半导体器件的制备方法的流程示意图，该制备方法包括以下步骤S1-S6。请同时参阅图2a-2f，图2a-2f是本发明第一实施例提供的半导体器件制备过程中位线和字线分布的俯视结构示意图，需要注意的是，该俯视结构示意图只显示出从上往下看时的位线和字线的分布情况。请同时结合图3a-3h，图3a-3h是本发明第一实施例提供的半导体器件的制备过程中的剖面结构示意图。
首先请参见图1中的步骤S1、图2a和图3a-3b。如图2a所示，所述半导体器件包括多个阵列分布的存储区11和位于所述多个存储区11之间的连接区12，且连接区12围绕存储区11的四周。
步骤S1：在每个所述存储区11形成沿第一横向(X)延伸、且在垂直所述第一横向(X)的第二横向(Y)间隔排列的多组底部矩形环13和多条第一底部沟槽32，以及位于所述连接区12的第一区间凹槽33，每组所述底部矩形环13包括两端连接的两条底部位线21和位于所述两端连接的两条底部位线21上的两列第一存储堆叠列31。
具体的，1)如图3a所示，先提供衬底101和位于衬底101上的介质层102，所述介质层102内可以形成有外围电路，以实现与存储单元的电连接。然后在介质层102上形成相继形成第一金属层20和第一存储堆叠层30，该第一堆叠层30包括依次位于衬底101上方的第一导体层、选通材料层、第二导体层、相变材料层和第三导体层。2)如图3b所示，对所述第一金属层20和第一存储堆叠层30进行自对准双重图案化(Self-aligned DoublePatterning,SADP)工艺，以形成如图2a所示的多组底部矩形环13和如图3b所示的多条所述第一底部沟槽32，每组底部矩形环13包括两端连接的底部位线21和位于两端连接的底部位线21上的两列第一存储堆叠列31，所述第一底部沟槽32位于所述第一存储堆叠列31之间。需要说明的是，图2a只示出了两端连接的底部位线21，实际上形成的底部矩形环13中的第一存储堆叠列31的两端也是连接的，这是SADP工艺所形成的。也就是说所述两端连接的第一存储堆叠列31与所述两端连接的底部位线21重合，因此图2a为了显示出两端连接的底部位线21，而没有显示出所述两端连接的第一存储堆叠列31。
请参见图1中的步骤S2和图3c。
步骤S2：在所述多条第一底部沟槽32和所述第一区间凹槽33中填充隔热材料50。
在本实施例中，隔热材料50能够很好地填充高深宽比的第一底部沟槽32，而且在间隔很小的存储单元之间填充隔热材料50可以起到很好的隔热作用，不会造成操作一个存储单元产生的热量影响到另外一个存储单元。而在所有区域都形成所述隔热材料50是考虑到工艺的方便实施和成本，所述所有区域包括存储区11的第一底部沟槽32和位于连接区12的第一区间凹槽33。
请参见图1中的步骤S3、图2b-2c和图3c-3d。
步骤S3：去除位于所述第一区间凹槽33中的所述隔热材料50，同时将所述多组底部矩形环13的两端切断以形成单独的多条底部位线21。
具体的，1)如图2b和3c所示，形成覆盖每个所述存储区11、且不覆盖所述底部矩形环13两端的硬掩膜层40；2)对位于所述硬掩膜层40周围区域的所述隔热材料50和底部矩形环13进行刻蚀，以将所述底部矩形环13切断成单独的多条底部位线21和单独的多列第一存储堆叠列31(如图2c和3d所示)，并同时去除位于所述第一区间凹槽33中的所述隔热材料50。
可以理解的是，步骤S3的其中一个目的是去除位于第一区间凹槽33中的隔热材料50，但在图2b中实际上还去除了存储区11内的上下边缘的一点隔热材料50，形成了图2c之后，有底部位线21的区域界定为存储区11，所以从图2c来看，去除的还是位于连接区12的第一区间凹槽33中的隔热材料50。如图3d所示，最后留下的只有位于存储区11中的第一底部沟槽32中的隔热材料50。
请参见图1中的步骤S4、图2d和图3e-3f。
步骤S4：在所述第一存储堆叠列31上形成沿所述第二横向(Y)延伸、且在所述第一横向(X)间隔排列的多组中间矩形环14和多条第二底部沟槽34，每组所述中间矩形环14包括两端连接的两条中间字线61，所述多条第二底部沟槽34将多列所述第一存储堆叠列31分成位于所述多条底部位线21与所述多组中间矩形环14交叉处的多个底部存储单元35。
具体的，步骤S4可以包括：1)如图3e所示，在所述第一存储堆叠列31和上述隔热材料上50形成第二金属层60；2)如图3f所示，对所述第二金属60和第一存储堆叠列31进行自对准双重图案化工艺，以形成中间矩形环14(如图2d所示)和沿所述第二横向(Y)延伸的所述多条第二底部沟槽34，所述中间矩形环14跨越两个所述存储区11(如图2d所示)。可以理解的是，在本实施例中，存储区11界定为如图2d所示的虚线方块区域，所以中间矩形环14跨越两个存储区11，在其他实施例中，中间矩形环14跨越的两个区可以为同一存储区。
应当理解的是，步骤S3之后，所述第一区间凹槽33已经没有隔热材料50填充，到步骤S4依然没有填充。
在本实施例中，底部位线21和中间字线61控制底部存储单元35的存储功能。
请参见图1中的步骤S5和图3g。
步骤S5：在所述多条第二底部沟槽34和所述第一区间凹槽33中填充所述隔热材料50。
在本实施例中，隔热材料50是一种包含碳(C)、氮(N)、(O)的特殊材料，其具有良好的填充性和隔热效果，但是黏附性不好，若最后存留在半导体器件的连接区12中，会对整体造成影响，也很容易脱落。
请参见图1中的步骤S6、图2e-2f和图3g-3h。
步骤S6：去除位于第一区间凹槽33中的所述隔热材料50，同时将所述多组中间矩形环14的两端切断以形成单独的多条中间字线61。
具体的，填充所述隔热材料50之后，如图2e和3g所示，形成覆盖所述中间矩形环14、且不覆盖所述中间矩形环14两端的硬掩膜层70。如图2f和3h所示，再对位于所述硬掩膜层70周围区域的所述隔热材料50和所述中间矩形环14进行刻蚀，以将所述中间矩形环14切断成单独的多条底部字线61，并同时去除位于所述第一区间凹槽33中的所述隔热材料50。可以理解的是，图3g和图3h中的底部字线61的区别在于，图3g中的底部字线61的两端是连在一起的。
在本实施例中，该半导体器件的制备方法还可以包括：在所述连接区12形成触点结构，比如字线触点和位线触点。
本发明第一实施例提供的半导体器件的制备方法，先通过SADP工艺形成底部矩形环13和第一底部沟槽32，并同时形成位于连接区12的第一区间凹槽33，然后在所述第一底部沟槽32和第一区间凹槽33中填充隔热材料50。再通过刻蚀工艺切断所述底部矩形环13的两端以形成在X方向延伸的底部位线21和第一底部堆叠列31，并在这一道工艺中去除位于所述第一区间凹槽33中的隔热材料50。接着在Y方向形成中间矩形环14和第二底部沟槽34，然后在所述第二底部沟槽34和第一区间凹槽33中填充隔热材料50。再通过刻蚀工艺切断所述底部矩形环13的两端以形成在Y方向延伸的中间字线61，并同时去除位于所述第一区间凹槽33中的隔热材料50。因此本发明第一实施例提供了一种单层堆叠的、且位于所述底部位线21和中间字线61交叉处的底部存储单元35，而且在形成底部位线21和中间字线61的工艺中，可以同时去除位于连接区12的第一区间凹槽33中的隔热材料50，因此隔热材料只在存储区11的底部存储单元35之间填充，可以避免由于隔热材料50位于连接区12时容易脱落的问题。这是因为隔热材料50的黏附性很差，也因此一般填充在底部存储单元35之间时，会先在底部存储单元35侧壁形成一层氧化层，以减少脱落。
请参阅图4，图4是本发明第二实施例提供的半导体器件的制备方法的流程示意图，该制备方法包括以下步骤S1-S12，由于步骤S1-S6与第一实施例是相同的，所以采用相同的步骤标号，并且相同的步骤在此实施例中不再赘述。请同时参阅图5a-5d，图5a-5d是本发明第二实施例提供的半导体器件制备中位线和字线分布的俯视结构示意图，该第二实施例可以形成双层堆叠的存储单元，其制备方法与第一实施的原理相同。请同时结合图6a-6h，图6a-6h是本发明第二实施例提供的半导体器件的制备过程中的剖面结构示意图。由于底部存储结构的形成过程与第一实施例相同，因此在图5a-5d和图6a-6h中继续使用第一实施例中的结构标号。需要注意的是，在本实施例中，将第一实施例中形成的中间位线61作为底部位线61，因此在本实施例中指的底部位线61就是第一实施例中的中间位线61。也就是说在形成第二层堆叠结构时，会在底部位线61上再形成顶部位线，具体的制备方法在下文作详细描述。
首先请参见图4中的步骤S7、图5a和图6a-6b。
步骤S7：在所述多条底部字线61上方形成多组第一顶部矩形环15和沿所述第二横向(Y)延伸的多条第一顶部沟槽37，以及位于所述连接区12的第二区间凹槽33'，每组所述第一顶部矩形环15包括两端连接的两条顶部字线81和位于所述两端连接的两条顶部字线81上的两列第二存储堆叠列36。
第一实施例形成的结构如图2f和3h所示，在图2f和3h的基础上进行步骤S7。具体的，1)如图6a所示，在第一区间凹槽33中填充绝缘层331，这个步骤可以在任何合适的时候进行，比如在第一实施例中的制备过程也可以在第一区间凹槽33中填充绝缘层331，如果在任何时候有填充，则填充隔热材料50时就不会在有绝缘层331的地方形成了。基于图3h的结构，先去除位于顶部的硬掩膜层70，并进行化学机械研磨以暴露出底部字线61；2)如图5a和6b所示，然后采用与第一实施中形成底部矩形环13相同的方法形成第一顶部矩形环15和第一顶部沟槽37，以及位于连接区12的第二区间凹槽33'。每组所述第一顶部矩形环15包括两端连接的两条顶部字线81和位于所述两端连接的顶部字线81上的两列第二存储堆叠列36。
请参见图4中的步骤S8和图6c。
步骤S8：在所述多条第一顶部沟槽37和所述第二区间凹槽33'中填充所述隔热材料50。填充后的结构如图6c所示。
请参见图4中的步骤S9、图5b和图6d。
步骤S9：去除位于所述第二区间凹槽33'中的所述隔热材料50，同时将所述多组第一顶部矩形环15的两端切断以形成单独的多条顶部字线81。
利用硬掩膜层将第一顶部矩形环15的两端切断成如图5b所示的多条单独的顶部字线81，同时可以去除第二区间凹槽33'中的隔热材料50。
请参见图4中的步骤S10、图5c和图6e-6f。
步骤S10：在所述第二存储堆叠列36上方形成沿所述第一横向(X)延伸、且在所述第二横向(Y)间隔排列的多组第二顶部矩形环16和多条第二顶部沟槽38，每组所述第二顶部矩形环16包括两端连接的两条顶部位线91，所述多条第二顶部沟槽38将多列所述第二存储堆叠列36分成位于所述多组第二顶部矩形环16与所述多条顶部字线81交叉处的多个顶部存储单元39。
具体的，先在第二存储堆叠列36和位于所述第二存储堆叠列36之间的隔热材料50上形成第三金属层90(如图6e所示)，再通过一道刻蚀形成第二顶部矩形位线16和第二顶部沟槽38，同时形成位于所述多组第二顶部矩形环16与所述多条顶部字线81交叉处的多个顶部存储单元39，每组所述第二顶部矩形位线16包括两端连接的两条顶部位线91(如图5c和6f所示)。
请参见图4中的步骤S11和图6g。
步骤S11：在所述多条第二顶部沟槽38和所述第二区间凹槽33'中填充所述隔热材料50。
其中，位于连接区12的第二区间凹槽33'在步骤S9后是没有填充隔热材料50的。在步骤S11中，也是同样填满隔热材料50，包括在第二顶部沟槽39和第二区间凹槽33'中填充所述满隔热材料50。
请参见图4中的步骤S12、图5c-5d和图6h。
步骤S12：去除位于所述第二区间凹槽33'中的所述隔热材料50，同时将所述多组第二顶部矩形环16的两端切断以形成单独的多条顶部位线91。
在本实施例中，可以利用硬掩膜层，使其覆盖每个存储区11、且不覆盖第二顶部矩形位线16的两端，这样可以去掉位于第二区间凹槽33'中的隔热材料50，并同时形成单独的多条顶部位线91。所述多条顶部位线91相对于所述多条底部位线21在所述第一横向(X)上偏移半个所述存储区11。
本发明第二实施例的制备方法与第一实施例具有相同的有益效果，在此不再赘述，另外本发明第二实施例提供了一种双层堆叠的存储单元，可以去掉位于第二区间凹槽33'中的隔热材料50，并同时形成多条平行的顶部字线81和顶部位线91，所以在形成两层堆叠的结构中更加节省了工艺步骤。
请参阅图7，图7是本发明第二实施例的变形例提供的半导体器件的制备方法的流程示意图，该制备方法与第二实施例的区别在于，直接在中间位线61上通过刻蚀形成第二堆叠列，也就是说不另外形成第二实施例中的顶部字线81了。在本实施例中，该制备方法包括以下步骤S101-S112，其制备过程中的结构图也可以参照第二实施例。
步骤S101：在每个所述存储区11形成沿第一横向(X)延伸、且在垂直所述第一横向(X)的第二横向(Y)间隔排列的多组底部矩形环13和多条第一底部沟槽32，以及位于所述连接区12的第一区间凹槽33，每组所述底部矩形环13包括两端连接的两条底部位线21和位于所述两端连接的两条底部位线21上的两列第一存储堆叠列31。
步骤S102：在所述多条第一底部沟槽32和所述第一区间凹槽33中填充隔热材料50。
步骤S103：去除位于所述第一区间凹槽33中的所述隔热材料50，同时将所述多组底部矩形环13的两端切断以形成单独的多条底部位线21。
步骤S104：在所述第一存储堆叠列31上形成沿所述第二横向(Y)延伸、且在所述第一横向(X)间隔排列的多组中间矩形环14和多条第二底部沟槽34，每组所述中间矩形环14包括两端连接的两条中间字线61，所述多条第二底部沟槽34将多列所述第一存储堆叠列31分成位于所述多条底部位线21与所述多组中间矩形环14交叉处的多个底部存储单元35。
步骤S105：在所述多条第二底部沟槽34和所述第一区间凹槽33中填充所述隔热材料50。
步骤S106：去除位于第一区间凹槽33中的所述隔热材料50，同时将所述多组中间矩形环14的两端切断以形成单独的多条中间字线61。
步骤S107：在所述多条底部字线61上方形成沿所述第二横向(Y)延伸的第二存储堆叠列36，和位于所述第二存储堆叠列36之间的多条第一顶部沟槽37，以及位于所述连接区12的第二区间凹槽33'。
步骤S108：在所述多条第一顶部沟槽37和所述第二区间凹槽33'中填充所述隔热材料50。
步骤S109：去除位于所述第二区间凹槽33'中的所述隔热材料50。
步骤S110：在所述第二存储堆叠列36上形成沿所述第一横向(X)延伸、且在所述第二横向(Y)间隔排列的多组顶部矩形环16和多条第二顶部沟槽38，每组所述顶部矩形环16包括两端连接的两条顶部位线91，所述多条第二顶部沟槽38将多列所述第二存储堆叠列36分成位于所述多组顶部矩形环16与所述多条顶部字线81交叉处的多个顶部存储单元39。
步骤S111：在所述多条第二顶部沟槽38和所述第二区间凹槽33'中填充所述隔热材料50。
步骤S112：除位于所述第二区间凹槽33'中的所述隔热材料50，同时将所述多组第二顶部矩形环16的两端切断以形成单独的多条顶部位线91。
在第二实施例的变形例中，除了前面所说的与第二实施例的区别外，由于不用形成顶部字线，所以没有第二实施例中的第一顶部矩形环15，因此后面在去除位于第二区间凹槽33'中的隔热材料50时，自然不用对第一顶部矩形环15的两端进行切断。还有一点，因为在第二实施例的变形例中，形成顶部存储结构时只形成了一次顶部矩形环，所以没有像第二实施例一样区分第一顶部矩形环15和第二顶部矩形环16。可以理解的是，在第二实施例的变形例中，顶部矩形环16就是第二实施例中的第二顶部矩形环16。
总体来说，步骤S101-S106、步骤S108和步骤S110-S112分别与第二实施例中的步骤S1-S6、步骤S8和步骤S10-S12相同，步骤S107和步骤S109与第二实施例中的步骤S7和步骤S9有所不同，其他制备流程和具体的形成方法是与第二实施例相同的，因此也具有第二实施例的有益效果。
本发明实施例还提供了一种半导体器件，该半导体器件可以由上述第一实施例的制备方法来形成，也可以由上述第二实施例的制备方法来形成，因此本发明实施例提供的半导体器件的结构如图3h或6h所示。
请继续参阅图2f和图3h，该半导体器件100包括：位于每个所述存储区11沿第一横向(X)延伸、且在垂直所述第一横向(X)的第二横向(Y)间隔排列的多条底部位线21；位于所述多条底部位线21上方沿所述第二横向(Y)延伸、且在所述第一横向(X)间隔排列的多条中间字线61；位于所述多条底部位线21和所述多条中间字线61交叉处的多个底部存储单元35；位于所述存储区11、沿所述第一横向延伸(X)的第一底部沟槽32和沿所述第二横向(Y)延伸的第二底部沟槽34，以及位于所述连接区12的第一区间凹槽33；位于所述第一底部沟槽32和第二底部沟槽34中的隔热材料50。在本实施例中，该第一底部沟槽32和第二底部沟槽34垂直交叉连通，只是在图3h中显示不出第一底部沟槽32。
请继续参阅图5d和图6h，在半导体器件200中，将半导体器件100中的中间字线61作为底部字线61。该半导体器件200相对于上述半导体器件100还包括：位于所述多条底部字线61上的多条顶部字线81；位于所述多条顶部字线81上方、沿所述第一横向(X)延伸的多条顶部位线91；位于所述多条顶部位线91和所述多条顶部字线81交叉处的多个顶部存储单元39；位于所述存储区11、沿所述第二横向(Y)延伸的第一顶部沟槽37和沿所述第一横向(X)延伸第二顶部沟槽38，以及位于所述连接区12的第二区间凹槽33'；位于所述第一顶部沟槽37和第二顶部沟槽38中的所述隔热材料50。可以理解的是，在图6h中也显示不出第一顶部沟槽37。
应当理解，本发明实施例可以保证在连接区12的第一区间凹槽33和第二区间凹槽33'中没有隔热材料50形成，但在半导体器件的整体生产工艺中，在连接区12的第一区间凹槽33和第二区间凹槽33'还会有介质层(图中未示出)以及位于介质层中的触点结构形成。
本发明实施例提供的半导体器件100和200，不仅能够保证存储单元之间的隔热效果，还能使位于连接区12中的区间凹槽不存在隔热材料50，从而可以避免连接区12的隔热材料50大面积脱落，不仅可以提高半导体器件的整体性能，还能提升良率。
以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (12)
1.一种半导体器件的制备方法，所述半导体器件包括多个阵列分布的存储区和位于所述多个存储区之间的连接区，其特征在于，所述制备方法包括：
在每个所述存储区形成沿第一横向延伸、且在垂直所述第一横向的第二横向间隔排列的多组底部矩形环和多条第一底部沟槽，以及位于所述连接区的第一区间凹槽，每组所述底部矩形环包括两端连接的两条底部位线和位于所述两端连接的两条底部位线上的两列第一存储堆叠列；
在所述多条第一底部沟槽和所述第一区间凹槽中填充隔热材料；
去除位于所述第一区间凹槽中的所述隔热材料，同时将所述多组底部矩形环的两端切断以形成单独的多条底部位线；
在所述第一存储堆叠列上形成沿所述第二横向延伸、且在所述第一横向间隔排列的多组中间矩形环和多条第二底部沟槽，每组所述中间矩形环包括两端连接的两条中间字线，所述多条第二底部沟槽将多列所述第一存储堆叠列分成位于所述多条底部位线与所述多组中间矩形环交叉处的多个底部存储单元；
在所述多条第二底部沟槽和所述第一区间凹槽中填充所述隔热材料；
去除位于第一区间凹槽中的所述隔热材料，同时将所述多组中间矩形环的两端切断以形成单独的多条中间字线。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，将所述中间字线作为底部字线，所述制备方法还包括：
在所述多条底部字线上方形成多组第一顶部矩形环和沿所述第二横向延伸的多条第一顶部沟槽，以及位于所述连接区的第二区间凹槽，每组所述第一顶部矩形环包括两端连接的两条顶部字线和位于所述两端连接的两条顶部字线上的两列第二存储堆叠列；
在所述多条第一顶部沟槽和所述第二区间凹槽中填充所述隔热材料；
去除位于所述第二区间凹槽中的所述隔热材料，同时将所述多组第一顶部矩形环的两端切断以形成单独的多条顶部字线；
在所述第二存储堆叠列上形成沿所述第一横向延伸、且在所述第二横向间隔排列的多组第二顶部矩形环和多条第二顶部沟槽，每组所述第二顶部矩形环包括两端连接的两条顶部位线，所述多条第二顶部沟槽将多列所述第二存储堆叠列分成位于所述多组第二顶部矩形环与所述多条顶部字线交叉处的多个顶部存储单元；
在所述多条第二顶部沟槽和所述第二区间凹槽中填充所述隔热材料；
去除位于所述第二区间凹槽中的所述隔热材料，同时将所述多组第二顶部矩形环的两端切断以形成单独的多条顶部位线。
3.根据权利要求1所述的半导体器件的制备方法，其特征在于，还包括：
在所述多条中间字线上方形成沿所述第二横向延伸的第二存储堆叠列，和位于所述第二存储堆叠列之间的多条第一顶部沟槽，以及位于所述连接区的第二区间凹槽；
在所述多条第一顶部沟槽和所述第二区间凹槽中填充所述隔热材料；
去除位于所述第二区间凹槽中的所述隔热材料；
在所述第二存储堆叠列上形成沿所述第一横向延伸、且在所述第二横向间隔排列的多组顶部矩形环和多条第二顶部沟槽，每组所述顶部矩形环包括两端连接的两条顶部位线，所述多条第二顶部沟槽将多列所述第二存储堆叠列分成位所述多组顶部矩形环与所述多条顶部字线交叉处的多个顶部存储单元；
在所述多条第二顶部沟槽和所述第二区间凹槽中填充所述隔热材料；
去除位于所述第二区间凹槽中的所述隔热材料，同时将所述多组顶部矩形环的两端切断以形成单独的多条顶部位线。
4.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述在每个所述存储区形成沿第一横向延伸、且在垂直所述第一横向的第二横向间隔排列的多组底部矩形环和多条第一底部沟槽，以及位于所述连接区的第一区间凹槽的步骤，包括：
在衬底上相继形成第一金属层和第一存储堆叠层；
对所述第一金属层和第一存储堆叠层进行自对准双重图案化工艺，以形成位于所述存储区的所述多组底部矩形环和所述多条第一底部沟槽，以及位于所述连接区的所述第一区间凹槽。
5.根据权利要求4所述的半导体器件的制备方法，其特征在于，所述去除位于所述第一区间凹槽中的所述隔热材料，同时将所述多组底部矩形环的两端切断以形成单独的多条底部位线的步骤，包括：
形成覆盖每个所述存储区、且不覆盖所述底部矩形环两端的硬掩膜层；
对位于所述硬掩膜层周围区域的所述隔热材料和所述多组底部矩形环进行刻蚀，以将所述多组底部矩形环切断成单独的多条底部位线和单独的多列所述第一存储堆叠列，并同时去除位于所述第一区间凹槽中的所述隔热材料。
6.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述在所述第一存储堆叠列上形成沿所述第二横向延伸、且在所述第一横向间隔排列的多组中间矩形环和多条第二底部沟槽的步骤，包括：
在所述第一存储堆叠列和所述隔热材料上形成第二金属层；
对所述第二金属和第一存储堆叠列进行自对准双重图案化工艺，以形成所述多组中间矩形环和所述多条第二底部沟槽，所述多组中间矩形环跨越两个所述存储区。
7.根据权利要求6所述的半导体器件的制备方法，其特征在于，所述去除位于第一区间凹槽中的所述隔热材料，同时将所述多组中间矩形环的两端切断以形成单独的多条中间字线的步骤，包括：
形成覆盖所述中间矩形环、且不覆盖所述中间矩形环两端的硬掩膜层；
对位于所述硬掩膜层周围区域的所述隔热材料和所述中间矩形环进行刻蚀，以将所述多组中间矩形环切断成单独的多条中间字线，并同时去除位于所述第一区间凹槽中的所述隔热材料。
8.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述多条顶部位线相对于所述多条底部位线在所述第一横向上偏移半个所述存储区。
9.根据权利要求1所述的半导体器件的制备方法，其特征在于，还包括：在所述连接区形成触点结构。
10.一种半导体器件，所述半导体器件包括多个阵列分布的存储区和位于所述多个存储区之间的连接区，其特征在于，所述半导体器件包括：
位于每个所述存储区沿第一横向延伸、且在垂直所述第一横向的第二横向间隔排列的多条底部位线；
位于所述多条底部位线上方沿所述第二横向延伸、且在所述第一横向间隔排列的多条中间字线；
位于所述多条底部位线和所述多条中间字线交叉处的多个底部存储单元；
位于所述存储区、沿所述第一横向延伸的第一底部沟槽和沿所述第二横向延伸的第二底部沟槽，以及位于所述连接区的第一区间凹槽；
位于所述第一底部沟槽和第二底部沟槽中的隔热材料；
位于所述第一区间凹槽中的介质层。
11.根据权利要求10所述的半导体器件，其特征在于，所述中间字线作为底部字线，所述半导体器件还包括：
位于所述多条底部字线上的多条顶部字线；
位于所述多条顶部字线上方、沿所述第一横向延伸的多条顶部位线；
位于所述多条顶部位线和所述多条顶部字线交叉处的多个顶部存储单元；
位于所述存储区、沿所述第二横向延伸的第一顶部沟槽和沿所述第一横向延伸的第二顶部沟槽，以及位于所述连接区的第二区间凹槽；
位于所述第一顶部沟槽和第二顶部沟槽中的所述隔热材料；
位于所述第二区间凹槽中的所述介质层。
12.根据权利要求10所述的半导体器件，其特征在于，所述多条底部字线和多条顶部字线跨越两个所述存储区，所述多条顶部位线相对于所述多条底部位线在所述第一横向上偏移半个所述存储区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011474868.7A CN112599560B (zh) | 2020-12-14 | 2020-12-14 | 一种半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011474868.7A CN112599560B (zh) | 2020-12-14 | 2020-12-14 | 一种半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112599560A true CN112599560A (zh) | 2021-04-02 |
| CN112599560B CN112599560B (zh) | 2024-05-24 |
Family
ID=75195544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011474868.7A Active CN112599560B (zh) | 2020-12-14 | 2020-12-14 | 一种半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112599560B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594203A (zh) * | 2021-07-27 | 2021-11-02 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法、定位方法和掩膜版 |
| CN114975450A (zh) * | 2022-06-22 | 2022-08-30 | 福建省晋华集成电路有限公司 | 半导体存储装置及其制作方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120087171A1 (en) * | 2010-10-07 | 2012-04-12 | Seung Hyun Lee | Semiconductor memory device including variable resistance elements and manufacturing method thereof |
| WO2013021682A1 (en) * | 2011-08-09 | 2013-02-14 | Kabushiki Kaisha Toshiba | Variable resistance memory and method of manufacturing the same |
| US20150179705A1 (en) * | 2013-12-20 | 2015-06-25 | Imec | Three-dimensional resistive memory array |
| US20190148235A1 (en) * | 2017-11-13 | 2019-05-16 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor device and fabrication method thereof |
| US20190327835A1 (en) * | 2018-04-24 | 2019-10-24 | Micron Technology, Inc. | Buried lines and related fabrication techniques |
| CN111739904A (zh) * | 2020-08-13 | 2020-10-02 | 长江先进存储产业创新中心有限责任公司 | 三维相变存储器的制备方法及三维相变存储器 |
| CN111902955A (zh) * | 2018-05-31 | 2020-11-06 | 英特尔公司 | 相变存储器结构和器件 |
| CN111933797A (zh) * | 2020-10-14 | 2020-11-13 | 长江先进存储产业创新中心有限责任公司 | 三维存储器 |
| CN111969110A (zh) * | 2020-09-04 | 2020-11-20 | 长江先进存储产业创新中心有限责任公司 | 一种存储器及其制备方法 |
| CN112020777A (zh) * | 2018-04-24 | 2020-12-01 | 美光科技公司 | 交叉点存储器阵列及相关制造技术 |
-
2020
- 2020-12-14 CN CN202011474868.7A patent/CN112599560B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120087171A1 (en) * | 2010-10-07 | 2012-04-12 | Seung Hyun Lee | Semiconductor memory device including variable resistance elements and manufacturing method thereof |
| WO2013021682A1 (en) * | 2011-08-09 | 2013-02-14 | Kabushiki Kaisha Toshiba | Variable resistance memory and method of manufacturing the same |
| US20150179705A1 (en) * | 2013-12-20 | 2015-06-25 | Imec | Three-dimensional resistive memory array |
| US20190148235A1 (en) * | 2017-11-13 | 2019-05-16 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor device and fabrication method thereof |
| US20190327835A1 (en) * | 2018-04-24 | 2019-10-24 | Micron Technology, Inc. | Buried lines and related fabrication techniques |
| CN112020777A (zh) * | 2018-04-24 | 2020-12-01 | 美光科技公司 | 交叉点存储器阵列及相关制造技术 |
| CN111902955A (zh) * | 2018-05-31 | 2020-11-06 | 英特尔公司 | 相变存储器结构和器件 |
| CN111739904A (zh) * | 2020-08-13 | 2020-10-02 | 长江先进存储产业创新中心有限责任公司 | 三维相变存储器的制备方法及三维相变存储器 |
| CN111969110A (zh) * | 2020-09-04 | 2020-11-20 | 长江先进存储产业创新中心有限责任公司 | 一种存储器及其制备方法 |
| CN111933797A (zh) * | 2020-10-14 | 2020-11-13 | 长江先进存储产业创新中心有限责任公司 | 三维存储器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594203A (zh) * | 2021-07-27 | 2021-11-02 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法、定位方法和掩膜版 |
| CN114975450A (zh) * | 2022-06-22 | 2022-08-30 | 福建省晋华集成电路有限公司 | 半导体存储装置及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112599560B (zh) | 2024-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6280256B2 (ja) | ３次元メモリアレイアーキテクチャ | |
| US8013319B2 (en) | Phase change memory device having a bent heater and method for manufacturing the same | |
| EP2891182B1 (en) | Three dimensional memory array architecture | |
| KR101583717B1 (ko) | 저항 메모리 장치의 제조방법 | |
| US9837472B2 (en) | Method for forming PCM and RRAM 3-D memory cells | |
| US9871078B2 (en) | Memory arrays and methods of forming memory arrays | |
| EP3900044A1 (en) | Three-dimensional memory array | |
| TW201603197A (zh) | 形成交叉點記憶體之置換材料程序 | |
| CN108807667B (zh) | 一种三维堆叠存储器及其制备方法 | |
| CN112599560B (zh) | 一种半导体器件及其制备方法 | |
| CN102280465B (zh) | 阻变随机访问存储器件及制造方法 | |
| KR20170003483A (ko) | 전기 도금된 상 변화 스위치 | |
| CN101981720B (zh) | 垂直相变存储单元 | |
| US8791443B2 (en) | High density variable resistive memory and method of fabricating the same | |
| CN102148329A (zh) | 一种电阻转换存储器结构及其制造方法 | |
| CN102881317B (zh) | 三维存储器阵列 | |
| JP2009283681A (ja) | 不揮発性記憶装置及びその製造方法 | |
| KR101000471B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| JP2005051122A (ja) | 半導体記憶装置およびその製造方法 | |
| CN108133939B (zh) | 三维半导体元件及其制造方法 | |
| CN110034110A (zh) | 包含电阻随机存取存储器和选择器的基本单元和包含该单元的级和级的基体及其制造方法 | |
| TW202207497A (zh) | 用於製造記憶體裝置之方法及經由該方法所製造之記憶體裝置 | |
| TWI426590B (zh) | 三維記憶體陣列 | |
| KR100997783B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| TW201519411A (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |