CN111969110A - 一种存储器及其制备方法 - Google Patents
一种存储器及其制备方法 Download PDFInfo
- Publication number
- CN111969110A CN111969110A CN202010924270.7A CN202010924270A CN111969110A CN 111969110 A CN111969110 A CN 111969110A CN 202010924270 A CN202010924270 A CN 202010924270A CN 111969110 A CN111969110 A CN 111969110A
- Authority
- CN
- China
- Prior art keywords
- layer
- adjacent
- phase change
- filling layer
- change material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 180
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000012782 phase change material Substances 0.000 claims abstract description 141
- 239000000463 material Substances 0.000 claims abstract description 137
- 238000000034 method Methods 0.000 claims description 45
- 238000003860 storage Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000003989 dielectric material Substances 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 description 16
- 238000002955 isolation Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910001215 Te alloy Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- -1 chalcogenide compound Chemical class 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910005900 GeTe Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910007709 ZnTe Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- BFRGSJVXBIWTCF-UHFFFAOYSA-N niobium monoxide Inorganic materials [Nb]=O BFRGSJVXBIWTCF-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- VDDXNVZUVZULMR-UHFFFAOYSA-N germanium tellurium Chemical compound [Ge].[Te] VDDXNVZUVZULMR-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 150000003464 sulfur compounds Chemical class 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- DDJAGKOCVFYQOV-UHFFFAOYSA-N tellanylideneantimony Chemical compound [Te]=[Sb] DDJAGKOCVFYQOV-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8616—Thermal insulation means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请实施例公开了一种存储器及其制备方法，所述存储器包括：多个呈阵列排布的存储单元柱，所述存储单元柱包括沿柱体轴向由上至下依次设置的开关材料层和相变材料层；其中，相邻的所述存储单元柱之间存在间隔；填充层，填充于所述间隔内；所述填充层沿柱体轴向由上至下填充至所述间隔中相邻的所述开关材料层之间；所述填充层填满所述间隔中位于相邻的所述开关材料层之间的部分，并且所述填充层不延伸至所述间隔中相邻的所述相变材料层之间而在所述间隔中相邻的所述相变材料层之间形成气隙。
Description
技术领域
本申请实施例涉及半导体制造领域，特别涉及一种存储器及其制造方法。
背景技术
由于相变存储器是根据热效应来进行晶态与非晶态的状态转换的，在相变存储器的操作过程中伴随着复杂的热学过程。在对相变存储器进行读写操作时会产生很高的相变温度，由于热传导效应，相变存储器产生的热量会对邻近非操作的相变存储器产生一定的热串扰。而且随着存储容量和存储密度的不断提升，相邻相变存储器之间的距离不断减小，这种热串扰变得越来越显著。
发明内容
有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种存储器及其制造方法。
为达到上述目的，本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种存储器，包括：
多个呈阵列排布的存储单元柱，所述存储单元柱包括沿柱体轴向由上至下依次设置的开关材料层和相变材料层；其中，相邻的所述存储单元柱之间存在间隔；
填充层，填充于所述间隔内；所述填充层沿柱体轴向由上至下填充至所述间隔中相邻的所述开关材料层之间；所述填充层填满所述间隔中位于相邻的所述开关材料层之间的部分，并且所述填充层不延伸至相邻的所述相变材料层之间而在相邻的所述相变材料层之间形成气隙。
在一种可选的实施方式中，所述气隙为真空气隙。
在一种可选的实施方式中，所述填充层的材料为介电材料。
在一种可选的实施方式中，所述存储单元柱还包括位于所述开关材料层和所述相变材料层之间的电极层；
所述填充层不延伸至相邻的所述电极层之间，从而形成的所述气隙位于相邻的所述相变材料层之间和相邻的所述电极层之间。
在一种可选的实施方式中，所述存储单元柱位于第一导电线和第二导电线之间的交叉区域处；
所述填充层沿柱体轴向从与所述气隙相接处延伸至所述第一导电线处。
在一种可选的实施方式中，所述存储单元柱位于第一导电线和第二导电线之间的交叉区域处；
所述气隙沿柱体轴向从与所述填充层相接处延伸至所述第二导电线处。
在一种可选的实施方式中，还包括：平行于所述第一导电线的第三导电线，所述第一导电线与所述第三导电线分别位于所述第二导电线的相对两侧；
所述存储单元柱包括位于第一导电线和第二导电线之间的交叉区域处的上部存储单元柱、以及位于第二导电线和第三导电线之间的交叉区域处的下部存储单元柱；
彼此相邻的所述上部存储单元柱之间存在第一间隔；所述第一间隔内设有第一填充层，所述第一填充层填满所述第一间隔中相邻的所述开关材料层之间的部分，并且所述第一填充层不延伸至所述第一间隔中相邻的所述相变材料层之间以在所述第一间隔中相邻的所述相变材料层之间形成第一气隙；
彼此相邻的所述下部存储单元柱之间存在第二间隔；所述第二间隔内设有第二填充层，所述第二填充层填满所述第二间隔中相邻的所述开关材料层之间的部分，并且所述第二填充层不延伸至所述第二间隔中相邻的所述相变材料层之间以在所述第二间隔中相邻的所述相变材料层之间形成第二气隙。
在一种可选的实施方式中，在第一方向上延伸的所述气隙和在第二方向上延伸的所述气隙彼此接合，以使所述存储单元柱的相变材料层被所述气隙围封；
所述第一方向为所述阵列排布的行排布方向，所述第二方向为所述阵列排布的列排布方向。
在一种可选的实施方式中，在第一方向上延伸的所述填充层和在第二方向上延伸的所述填充层彼此接合，以密封所述气隙的端部；
所述第一方向为所述阵列排布的行排布方向，所述第二方向为所述阵列排布的列排布方向。
在一种可选的实施方式中，还包括：
内衬层，覆盖相邻的所述存储单元柱的彼此相对的侧壁以及所述间隔的远离所述填充层的端部；
其中，所述内衬层的材料和所述填充层的材料不同。
第二方面，本申请实施例提供一种存储器的制备方法，所述方法包括：
形成多个呈阵列排布的存储单元柱，所述存储单元柱包括沿柱体轴向由上至下依次设置的开关材料层和相变材料层；相邻的所述存储单元柱之间通过间隔来分离；
在所述间隔内形成填充层，所述填充层沿柱体轴向由上至下填充至所述间隔中相邻的所述开关材料层之间，所述填充层填满所述间隔中位于相邻的所述开关材料层之间的部分，并且所述填充层不延伸至所述间隔中相邻的所述相变材料层之间，而在所述间隔中相邻的所述相变材料层之间形成封闭式气隙。
在一种可选的实施方式中，所述封闭式气隙为真空气隙。
在一种可选的实施方式中，所述填充层的材料为介电材料。
在一种可选的实施方式中，所述存储单元柱还包括位于所述开关材料层和所述相变材料层之间的电极层；
所述在所述间隔内形成填充层，所述填充层不延伸至相邻的所述相变材料层之间，而在相邻的所述相变材料层之间形成封闭式气隙，包括：
在所述间隔内形成填充层，所述填充层不延伸至所述间隔中相邻的所述电极层之间，而在所述间隔中相邻的所述相变材料层之间和相邻的所述电极层之间形成封闭式气隙。
在一种可选的实施方式中，所述在所述间隔内形成填充层之前，所述方法还包括：
在相邻的所述存储单元柱的彼此相对的侧壁和所述间隔的底部沉积内衬层；
其中，所述内衬层的材料和所述填充层的材料不同。
在一种可选的实施方式中，所述形成多个呈阵列排布的存储单元柱，包括：
形成多个位于第一导电线和第二导电线之间的交叉区域处的上部存储单元柱、以及位于第二导电线和第三导电线之间的交叉区域处的下部存储单元柱；所述第一导电线与所述第三导电线分别位于所述第二导电线的相对两侧；相邻的所述上部存储单元柱之间通过第一间隔来分离，相邻的所述下部存储单元柱之间通过第二间隔来分离；
在所述间隔内形成填充层，所述填充层填满所述间隔中位于相邻的所述开关材料层之间的部分，并且所述填充层不延伸至所述间隔中相邻的所述相变材料层之间，而在所述间隔中相邻的所述相变材料层之间形成封闭式气隙，包括：
在所述第一间隔内形成第一填充层，所述第一填充层填满所述第一间隔中位于相邻的所述开关材料层之间的部分，并且所述第一填充层不延伸至所述第一间隔中相邻的所述相变材料层之间，而在所述第一间隔中相邻的所述相变材料层之间形成第一封闭式气隙；
在所述第二间隔内形成第二填充层，所述第二填充层填满所述第二间隔中位于相邻的所述开关材料层之间的部分，并且所述第二填充层不延伸至所述第二间隔中相邻的所述相变材料层之间，而在所述第二间隔中相邻的所述相变材料层之间形成第二封闭式气隙。
本申请实施例公开了一种存储器及其制备方法，所述存储器包括：多个呈阵列排布的存储单元柱，所述存储单元柱包括沿柱体轴向由上至下依次设置的开关材料层和相变材料层；其中，相邻的所述存储单元柱之间存在间隔；填充层，填充于所述间隔内；所述填充层沿柱体轴向由上至下填充至所述间隔中相邻的所述开关材料层之间；所述填充层填满所述间隔中位于相邻的所述开关材料层之间的部分，并且所述填充层不延伸至所述间隔中相邻的所述相变材料层之间而在所述间隔中相邻的所述相变材料层之间形成气隙。由于相变材料层的控制脉冲远大于开关材料层的控制脉冲，因此，相变材料层产生的热串扰也远大于开关材料层产生的热串扰，进一步地，由于气体的热导率远小于常规的低热导率的电介质（如填充层的材料），因此本申请实施例中基于相变材料层和开关材料层的不同属性，适应性地在相邻的开关材料层之间形成填充层，而在相邻的相变材料层之间形成气隙，从而通过低热导率的填充层减小开关材料层之间的热串扰，通过气隙减小相变材料层之间的热串扰。
附图说明
图1为本申请实施例提供的一种存储器的剖视图；
图2为本申请实施例提供的存储器的制备方法的实现流程示意图；
图3a至图3m为本申请一具体示例提供的存储器的制备方法中的结构示意图。
具体实施方式
下面将如附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向（旋转90度或其它取向）并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。
本申请实施例提供一种存储器，图1为本申请实施例提供的一种存储器的剖视图，如图1所示，所述存储器包括：多个呈阵列排布的存储单元柱，所述存储单元柱包括位于沿柱体轴向由上至下依次设置的开关材料层120和相变材料层130；其中，相邻的所述存储单元柱之间存在间隔；
填充层141，填充于所述间隔内；所述填充层141沿柱体轴向由上至下填充至所述间隔中相邻的所述开关材料层120之间；所述填充层141填满所述间隔中位于相邻的所述开关材料层120之间的部分，并且所述填充层141不延伸至所述间隔中相邻的所述相变材料层130之间而在所述间隔中相邻的所述相变材料层130之间形成气隙142。
在本申请实施例中，所述存储单元柱包括沿柱体轴向由上至下依次设置的开关材料层120和相变材料层130；所述填充层141沿柱体轴向由上至下填充至所述间隔中相邻的所述开关材料层120之间。换言之，所述存储单元柱位于衬底上，所述存储单元柱包括位于所述衬底上的相变材料层130和位于所述相变材料层130上的开关材料层120。
在本申请实施例中，所述存储单元柱可直接或间接响应于控制脉冲（例如电压或电流脉冲）而在高电阻状态与低电阻状态之间切换。这些存储单元柱可以称为可变电阻存储单元柱。在一些可变电阻存储单元柱中，在读写操作期间的电阻的改变至少部分与由控制脉冲产生的热相关联。读写操作可为编程或擦除操作。对于可变电阻存储单元柱元，编程操作也可称为复位操作，其可将存储单元柱的电阻状态从低电阻状态改变到高电阻状态。类似地，擦除操作（也可称为置位操作）可将存储单元柱的电阻状态从高电阻状态改变到低电阻状态。
在本申请实施例中，所述相变材料层130能够在晶态和非晶态之间发生可逆转变。所述相变材料层130的材料可以是为硫系化合物，例如锗锑碲合金、锑碲合金、锗碲合金、钛锑碲合金、钽锑碲合金或其他硫系化合物的任意一种，当然，所述相变材料层130的材料还可以是其他合适的相变材料，本申请在此不作限定。
在本申请实施例中，所述开关材料层120在控制脉冲（大于开关材料层的阈值脉冲）的作用下，所述开关材料层120能够进行开启状态与关闭状态的状态转换。所述开关材料层120也可以称为双向阈值开关（Ovonic threshold switching，OTS）。所述开关材料层120的材料可以为OTS材料，例如ZnTe、GeTe、NbO或者SiAsTe等。
在本申请实施例中，所述填充层141的材料可以为介电材料，例如氧化硅（例如，SiO2）、氧化铝（例如，Al2O3）及氮化硅（例如，Si3N4）以及其它。
本申请实施例中将开关材料层设置在相变材料层之上，则形成的填充层位于所述气隙之上，从而后续的制造工艺可以直接在所述填充层上执行，且相较于相变材料层位于开关材料层之上的结构，在本申请实施例提供的结构中形成气隙所需的工艺步骤更加简单且易于实施。进一步地，由于相变材料层的控制脉冲远大于开关材料层的控制脉冲，因此，相变材料层产生的热串扰也远大于开关材料层产生的热串扰，进一步地，由于气体的热导率远小于常规的低热导率的电介质（如填充层的材料），因此本申请实施例中基于相变材料层和开关材料层的属性，适应性地在相邻的开关材料层之间形成填充层，而在相邻的相变材料层之间形成气隙，从而通过低热导率的填充层减小开关材料层之间的热串扰，通过气隙减小相变材料层之间的热串扰。
在本申请实施例中，所述气隙142为真空气隙。由于真空气隙的热导率低于气体气隙的热导率。因此，采用真空气隙可以进一步减小相变材料层之间的热串扰。
在本申请实施例中，所述存储单元柱还包括位于所述开关材料层120和所述相变材料层130之间的第一电极层150；所述填充层141不延伸至相邻的所述第一电极层150之间，从而形成的所述气隙142位于相邻的所述相变材料层130之间和相邻的所述第一电极层150之间。其中，所述第一电极层150的材料可以包括：非晶碳，例如α相碳。由于相变材料层产生的热串扰也远大于开关材料层产生的热串扰，因此，可以进一步在相变材料层上层的电极层之间也形成气隙，从而所述气隙不仅位于相邻的相变材料层之间，还位于相邻的相变材料层上的电极层之间，从而可以进一步减小相变材料层之间的热串扰。
在本申请实施例中，所述存储单元柱位于第一导电线170和第二导电线160之间的交叉区域处；所述填充层141沿柱体轴向从与所述气隙142相接处延伸至所述第一导电线170处。其中，所述第一导电线170可以为字线或位线。所述第二导电线160可以为字线或位线。在实际应用时，可以通过连接到存储单元柱的第一导电线和第二导电线施加控制脉冲到存储单元柱，而改变存储单元柱的相变材料层的电阻。
这里，第一导电线和第二导电线的材料包括导电材料。例如单金属W、Co、Cu、Al、Ru、Rh、Pd、Ag、Pt、Au、Ir及Ta；例如导电金属氮化物TiN、TaN、WN及TaCN；例如导电金属硅化物硅化钽、硅化钨、硅化镍、硅化钴及硅化钛；例如导电金属氧化物RuO2。
在本申请实施例中，所述存储单元柱位于第一导电线170和第二导电线160之间的交叉区域处；所述气隙142沿柱体轴向从与所述填充层141相接处延伸至所述第二导电线160处。
在一些实施例中，所述存储单元柱还包括位于所述相变材料层130之下的第二电极层180。所述第二电极层180位于所述第二导电线160之上，则所述气隙142也位于相邻的所述第二电极层180之间。从而所述气隙不仅位于相邻的相变材料层130之间，还位于相邻的相变材料层130上的电极层150之间和位于相邻的相变材料层130下的第二电极层180之间，从而可以进一步减小相变材料层130之间的热串扰。
在本申请实施例中，在第一方向上延伸的所述气隙142和在第二方向上延伸的所述气隙142彼此接合，以使所述存储单元柱的相变材料层130被所述气隙142围封；所述第一方向为所述阵列排布的行排布方向，所述第二方向为所述阵列排布的列排布方向。所述第一方向垂直于所述第二方向。
在一些实施例中，所述存储单元柱还包括位于所述开关材料层120和所述相变材料层130之间的第一电极层150和位于所述相变材料层130之下的第二电极层180的情况下，所述存储单元柱的第一电极层150、相变材料层130和第二电极层180均被所述气隙142围封。
在本申请实施例中，在第一方向上延伸的所述填充层141和在第二方向上延伸的所述填充层141彼此接合，以密封所述气隙142的端部；所述第一方向为所述阵列排布的行排布方向，所述第二方向为所述阵列排布的列排布方向。如图1所示，所述气隙142的端部一端被所述填充层141密封，另一端被所述第二导电线160密封，从而形成一封闭式气隙。
在本申请实施例中，所述存储器还包括：内衬层190，覆盖相邻的所述存储单元柱的彼此相对的侧壁以及所述间隔的远离所述填充层141的端部；其中，所述内衬层190的材料和所述填充层141的材料不同。所述内衬层190的材料可以包括氮化物，例如氮化硅；所述内衬层190的材料也可以包括氧化物，例如氧化硅等。在实际应用时，所述内衬层190可以为绝缘层。
此时，所述气隙142沿柱体轴向从与所述填充层141相接处延伸至所述内衬层190处。如图1所示，所述气隙142位于所述填充层141的端部和所述内衬层190围成的空间中。
在本申请实施例中，所述存储器还包括：平行于所述第一导电线的第三导电线，所述第一导电线与所述第三导电线分别位于所述第二导电线的相对两侧；所述存储单元柱包括位于第一导电线和第二导电线之间的交叉区域处的上部存储单元柱、以及位于第二导电线和第三导电线之间的交叉区域处的下部存储单元柱；彼此相邻的所述上部存储单元柱之间存在第一间隔；所述第一间隔内设有第一填充层，所述第一填充层填满所述第一间隔中相邻的所述开关材料层之间的部分，并且所述第一填充层不延伸至所述第一间隔中相邻的所述相变材料层之间以在所述第一间隔中相邻的所述相变材料层之间形成第一气隙；彼此相邻的所述下部存储单元柱之间存在第二间隔；所述第二间隔内设有第二填充层，所述第二填充层填满所述第二间隔中相邻的所述开关材料层之间的部分，并且所述第二填充层不延伸至所述第二间隔中相邻的所述相变材料层之间以在所述第二间隔中相邻的所述相变材料层之间形成第二气隙。需要说明的是，图1中示意出的所述存储单元柱即可以是上部存储单元柱，也可以是下部存储单元柱。
本申请实施例公开了一种存储器，包括：多个在衬底上呈阵列排布的存储单元柱，所述存储单元柱包括位于所述衬底上的相变材料层和位于所述相变材料层上的开关材料层；其中，相邻的所述存储单元柱之间存在间隔；填充层，填充于所述间隔内；所述填充层填满所述间隔中位于相邻的所述开关材料层之间的部分，并且所述填充层不延伸至所述间隔中相邻的所述相变材料层之间而在所述间隔中相邻的所述相变材料层之间形成气隙。本申请实施例中将开关材料层设置在相变材料层之上，则形成的填充层位于所述气隙之上，从而后续的制造工艺可以直接在所述填充层上执行，且相较于相变材料层位于开关材料层之上的结构，在本申请实施例提供的结构中形成气隙所需的工艺步骤更加简单且易于实施。进一步地，本申请实施例中通过在相邻的所述相变材料层之间形成气隙，由于气体的热导率远小于常规的低热导率的电介质，因此采用气隙结构可有效地增大相变材料层之间的热阻，从而降低相邻的存储单元柱之间的热串扰，并且还可以降低存储单元柱的功耗。
本申请实施例提供一种存储器的制备方法，图2为本申请实施例提供的存储器的制备方法的实现流程示意图，该方法主要包括以下步骤：
步骤201、形成多个呈阵列排布的存储单元柱，所述存储单元柱包括沿柱体轴向由上至下依次设置的开关材料层和相变材料层；相邻的所述存储单元柱之间通过间隔来分离。
在本申请实施例中，在衬底上形成第一导电线层和存储堆叠结构，在所述第一方向上对存储堆叠结构进行刻蚀以形成第一缝隙；在所述第二方向上对存储堆叠结构进行刻蚀以形成第二缝隙，从而在衬底上形成多个呈阵列排布的存储单元柱；存储堆叠结构包括：开关材料层和相变材料层；从而所述存储单元柱包括沿柱体轴向依次设置的开关材料层和相变材料层；相邻的所述存储单元柱之间通过间隔来分离。所述间隔即为由所述第一缝隙和所述第二缝隙在相邻的所述存储单元柱之间形成的间隔。所述第一方向为所述阵列排布的行排布方向，所述第二方向为所述阵列排布的列排布方向。所述第一方向垂直于所述第二方向。
步骤202、在所述间隔内形成填充层，所述填充层沿柱体轴向由上至下填充至所述间隔中相邻的所述开关材料层之间，所述填充层填满所述间隔中位于相邻的所述开关材料层之间的部分，并且所述填充层不延伸至所述间隔中相邻的所述相变材料层之间，而在所述间隔中相邻的所述相变材料层之间形成封闭式气隙。
在本申请实施例中，在相邻的所述存储单元柱的彼此相对的侧壁和所述间隔的底部沉积内衬层；在所述间隔（所述第一缝隙和所述第二缝隙）内形成填充层，所述填充层填满所述间隔中位于相邻的所述开关材料层之间的部分，并且所述填充层不延伸至相邻的所述相变材料层之间，而在相邻的所述相变材料层之间形成封闭式气隙。其中，所述内衬层的材料和所述填充层的材料不同。
在一些实施例中，所述存储堆叠结构还包括：沿柱体轴向依次设置的开关材料层、第一电极层和相变材料层，在所述间隔（所述第一缝隙和所述第二缝隙）内形成填充层，所述填充层填满所述间隔中位于相邻的所述开关材料层之间的部分，并且所述填充层不延伸至相邻的所述第一电极层之间，而在相邻的所述相变材料层之间和相邻的所述第一电极层之间形成封闭式气隙。
在一些实施例中，还可以形成多个位于第一导电线和第二导电线之间的交叉区域处的上部存储单元柱、以及位于第二导电线和第三导电线之间的交叉区域处的下部存储单元柱；所述第一导电线与所述第三导电线分别位于所述第二导电线的相对两侧；相邻的所述上部存储单元柱之间通过第一间隔来分离，相邻的所述下部存储单元柱之间通过第二间隔来分离；在所述第一间隔内形成第一填充层，所述第一填充层填满所述第一间隔中位于相邻的所述开关材料层之间的部分，并且所述第一填充层不延伸至所述第一间隔中相邻的所述相变材料层之间，而在所述第一间隔中相邻的所述相变材料层之间形成第一封闭式气隙；在所述第二间隔内形成第二填充层，所述第二填充层填满所述第二间隔中位于相邻的所述开关材料层之间的部分，并且所述第二填充层不延伸至所述第二间隔中相邻的所述相变材料层之间，而在所述第二间隔中相邻的所述相变材料层之间形成第二封闭式气隙。换言之，所述存储单元柱包括位于第一导电线和第二导电线之间的交叉区域处的上部存储单元柱、以及位于第二导电线和第三导电线之间的交叉区域处的下部存储单元柱。
在本申请实施例中，所述封闭式气隙为真空气隙。由于真空气隙的热导率低于气体气隙的热导率。因此，采用真空气隙可以进一步减小相变材料层之间的热串扰。
本申请实施例公开了一种存储器的制备方法，所述方法包括：形成多个呈阵列排布的存储单元柱，所述存储单元柱包括沿柱体轴向依次设置的开关材料层和相变材料层；相邻的所述存储单元柱之间通过间隔来分离；在所述间隔内形成填充层，所述填充层填满所述间隔中位于相邻的所述开关材料层之间的部分，并且所述填充层不延伸至所述间隔中相邻的所述相变材料层之间，而在所述间隔中相邻的所述相变材料层之间形成封闭式气隙。本申请实施例中将开关材料层设置在相变材料层之上，则形成的填充层位于所述气隙之上，从而后续的制造工艺可以直接在所述填充层上执行，且相较于相变材料层位于开关材料层之上的结构，在本申请实施例提供的结构中形成气隙所需的工艺步骤更加简单且易于实施。进一步地，本申请实施例中通过在相邻的所述相变材料层之间形成气隙，由于气体的热导率远小于常规的低热导率的电介质，因此采用气隙结构可有效地增大相变材料层之间的热阻，从而降低相邻的存储单元柱之间的热串扰，并且还可以降低存储单元柱的功耗。
图3a至图3m为本申请一具体示例提供的存储器的制备方法中的结构示意图。所述方法包括以下步骤：
首先，如图3a所示，在衬底1000上形成第二导电线层1100和存储堆叠结构，并形成覆盖存储堆叠结构的第一掩膜层1200；其中，存储堆叠结构包括：第二电极层180、相变材料层130、第一电极层150、开关材料层120、第三电极层1300。
第二导电线层1100的材料包括导电材料。例如W、Co、TiN或者硅化钛等。
第一电极层150、第二电极层180和第三电极层1300的材料可以包括：非晶碳，例如α相碳。
相变材料层130的材料可以包括：硫系化合物。例如，GST（Ge-Sb-Te）合金。相变材料层的材料还可以包括任何其他合适的相变材料。
开关材料层120的材料可以包括：OTS材料，例如ZnTe、GeTe、NbO或者SiAsTe等。
第一掩膜层1200可以包括光致抗蚀剂掩膜或基于光刻掩膜进行图案化的硬掩模。例如，氮化硅等。
这里，所述存储堆叠结构中的材料层可以采用溅射法、蒸发法、化学气相沉积法（CVD）、等离子体增强化学气相沉积法（PECVD）、低压化学气相沉积法（LPCVD）、金属化合物气相沉积法（MOCVD）、分子束外延法（MBE）、原子气相沉积法（AVD）或原子层沉积法（ALD）形成。
接下来，如图3b所示，刻蚀形成沿平行于z轴的方向贯穿第一掩膜层1200、第三电极层1300和开关材料层120的多个第一沟槽1400；其中，第一沟槽1400的底部暴露第一电极层150。
结合图3b所示，多个第一沟槽1400沿平行于x轴的方向并列排布。
接下来，如图3c所示，形成覆盖第一沟槽1400侧壁的第一绝缘层1401，并形成覆盖第一绝缘层1401的第二绝缘层1402；其中，第二绝缘层1402还覆盖第一沟槽1400底部显露的第一电极层150。
这里，可通过化学气相沉积（CVD）的方式在第一沟槽1400中沉积第一绝缘层的材料。可以理解的是，在向第一沟槽1400中沉积第一绝缘层的材料的同时，部分第一绝缘层的材料会沉积在第一掩膜层1200顶部，进而覆盖第一掩膜层1200。
这里，第一绝缘层1401的组成材料可包括氮化物，例如氮化物。第二绝缘层1402的组成材料可包括氧化物，例如氧化硅等。第一绝缘层1401和第二绝缘层1402用于对覆盖的第三电极层1300和开关材料层120进行封装。
接下来，平坦化处理覆盖第一掩膜层1200表面的第一绝缘层和第二绝缘层；如图3d所示，沿平行于z轴的方向，刻蚀覆盖第一沟槽1400底部显露的第二绝缘层1402、第一电极层150、相变材料层130、第二电极层180、第二导电线层1100，以形成第二沟槽；其中，第二沟槽的顶部与第一沟槽1400的底部连通；形成覆盖第二绝缘层1402、第二沟槽侧壁以及第二沟槽底部的第一内衬层1403。所述第一内衬层1403为绝缘层。
这里，覆盖第二沟槽侧壁的第一内衬层1403，用于在x方向上电隔离相邻存储单元柱中的第二电极、相变材料层、第一电极以及第二导电线。
可以理解的是，在形成第二沟槽的过程中，会刻蚀部分覆盖第一绝缘层1401的第二绝缘层1402，因此，在形成第二沟槽之后，剩余的覆盖第一绝缘层1401的第二绝缘层1402的厚度，小于在形成第二沟槽前覆盖第一绝缘层1401的第二绝缘层1402的厚度。结合图3d所示，剩余的第二绝缘层1402位于第一绝缘层1401和第一内衬层1403之间。
这里，第一内衬层1403的材料可包括氮化物，例如氮化硅。
接下来，如图3e所示，使用填充层材料部分填充形成有第一内衬层1403的第一沟槽和第二沟槽，第一填充层141a填满第一沟槽中的开关材料层120之间的部分，并且所述第一填充层141a不延伸至第二沟槽中的所述相变材料层130之间，而在相邻的所述相变材料层130之间形成第一封闭式气隙142a。
在本申请实施例中，所述第一填充层141a填满所述第三沟槽中的所述开关材料层120之间的部分，并且所述第一填充层141a还可以不延伸至第四沟槽中的所述第一电极层150之间，而在相邻的所述相变材料层130之间和相邻的所述第一电极层150之间形成第一封闭式气隙142a。
在本申请实施例中，所述第一填充层141a沿柱体轴向从与第一封闭式气隙142a相接处延伸至所述第一导电线处。所述第一封闭式气隙142a沿柱体轴向从与所述第一填充层141a相接处延伸至所述第二导电线处。
这里，所述第一封闭式气隙为真空气隙。换言之，形成第一填充层141a的步骤是在真空环境下进行的。
这里，第一填充层141a的材料可包括氧化物，例如氧化硅等。
这里，第一填充层141a的材料的热导率较低，如此，能够减少开关材料层120之间的热量传递，进而减少由于热量传递导致的串扰，保证存储器的可靠性。
这里，位于第一沟槽和第二沟槽内的第一填充层141a和第一封闭式气隙142a组成了第一隔离结构。需要强调的是，每个第一隔离结构沿y轴方向延伸，多个彼此平行的第一隔离结构将第二导电线层1100分割为多条彼此平行的第二导电线160，每条第二导电线沿y轴方向延伸。在平行于x轴的方向上，第一隔离结构与存储单元柱并列交替设置。
接下来，如图3f所示，平坦化处理图3e示出的结构，以去除第一掩膜层1200，直至显露第三电极层1300。
可以理解的是，在形成第一内衬层1403的过程中，部分第一内衬层1403的组成材料会覆盖在第一掩膜层1200上方。并且，在使用填充层材料填充形成有第一内衬层1403的第一沟槽和第二沟槽时，部分填充层材料会覆盖第一掩膜层1200上方。因此，在上述平坦化处理过程中，也会去除覆盖在第一掩膜层1200上方的第一内衬层1403的材料以及填充层材料。
接下来，如图3g所示，在上述平坦化处理之后，形成覆盖第一内衬层1403和第一隔离结构的第一导电线层1500，并形成覆盖第一导电线层1500的第二掩膜层1600。图3h示出了在AA’位置，在yoz平面的截面图。可以理解的是，yoz平面平行于y轴和z轴，且垂直于x轴。其中，第二掩膜层1600的组成材料与第一掩膜层1200的组成材料可相同。
接下来，如图3i所示，刻蚀形成沿平行于z轴的方向贯穿第二掩膜层1600、第一导电线层1500、第三电极层1300和开关材料层120的多个第三沟槽1700；其中，第三沟槽1700的底部暴露第一电极层150。
结合图3i所示，多个第三沟槽1700沿平行于y轴的方向并列排布。需要指出的是，第三沟槽将第一导电线层1500分割，剩余的第一导电线层1500的材料形成第一导电线170。
接下来，类似上述图3b和图3c中的方法，结合图3j所示，形成覆盖第三沟槽1700侧壁的第三绝缘层1701，并形成覆盖第三绝缘层1701的第四绝缘层1702；沿平行于z轴方向，从第三沟槽1700底部刻蚀第一电极层150、相变材料层130、第二电极层180，形成第四沟槽；其中，第四沟槽的顶部与第三沟槽1700的底部连通，第四沟槽的底部显露第二导电线160；形成覆盖第四绝缘层1702、第四沟槽侧壁以及第四沟槽底部的第二内衬层1703。
这里，覆盖第四沟槽侧壁的第二内衬层1703，用于在y方向上电隔离相邻存储单元中的第二电极、相变材料层、第一电极以及第二导电线。
可以理解的是，在形成第四沟槽的过程中，会刻蚀部分覆盖第三绝缘层1701的第四绝缘层1702，因此，在形成第四沟槽之后，剩余的覆盖第三绝缘层1701的第四绝缘层1702的厚度，小于在形成第四沟槽前覆盖第三绝缘层1701的第四绝缘层1702的厚度。结合图3j所示，剩余的第四绝缘层1702位于第三绝缘层1701和第二内衬层1703之间。
这里，所述第一内衬层1403和所述第二内衬层1703共同形成内衬层190。
这里，第三绝缘层1701和第二内衬层1703的材料，可与第一绝缘层1401以及第一内衬层1403的材料相同。例如，第一内衬层1403和第二内衬层1703的材料可包括氮化硅。
接下来，如图3k所示，使用填充层材料部分填充形成有第二内衬层1703的第三沟槽1700和第四沟槽，第二填充层141b填满第三沟槽中的开关材料层120之间的部分，并且所述第二填充层141b不延伸至第四沟槽中的所述相变材料层130之间，而在相邻的所述相变材料层130之间形成第二封闭式气隙142b。
在本申请实施例中，所述第二填充层141b填满所述第三沟槽中的所述开关材料层120之间的部分，并且所述第二填充层141b还可以不延伸至第四沟槽中的所述第一电极层150之间，而在相邻的所述相变材料层130之间和相邻的所述第一电极层150之间形成第二封闭式气隙142b。
在本申请实施例中，所述第二填充层141b沿柱体轴向从与第二封闭式气隙142b相接处延伸至所述第一导电线处。所述第二封闭式气隙142b沿柱体轴向从与所述第二填充层141b相接处延伸至所述第二导电线处。
在本申请实施例中，在y轴方向上延伸的所述第一封闭式气隙142a和在x轴方向上延伸的所述第二封闭式气隙142b彼此接合，以使所述存储单元柱的相变材料层130被所述封闭式气隙围封。在y轴方向上延伸的所述第一封闭式气隙142a和在x轴方向上延伸的所述第二封闭式气隙142b彼此接合，共同形成气隙142。
在本申请实施例中，在y轴方向上延伸的所述第一填充层141a和在x轴方向上延伸的所述第二填充层141b彼此接合，以密封所述封闭式气隙的端部。在y轴方向上延伸的所述第一填充层141a和在x轴方向上延伸的所述第二填充层141b彼此接合，共同形成填充层141。
这里，所述第二封闭式气隙142b为真空气隙。换言之，形成第二填充层141b的步骤是在真空环境下进行的。
这里，位于第三沟槽和第四沟槽内的第二填充层141b和第二封闭式气隙142b组成了第二隔离结构。需要强调的是，每个第二隔离结构沿x轴方向延伸，多个彼此平行的第二隔离结构将第一导电线层1500分割为多条彼此平行的第一导电线170，每条第一导电线沿x轴方向延伸。
可以理解的是，填充层141b的材料的热导率较低，如此，能够减少相邻存储单元之间的热量传递，进而减少由于热量传递导致的串扰，保证相变存储器的可靠性较好。
接下来，如图3l所示，平坦化处理图3k示出的结构，以去除覆盖第一导电线170的第二掩膜层1600，直至显露第一导电线170。
需要指出的是，沿y轴方向延伸的第一隔离结构以及沿x轴方向延伸的第二隔离结构，将存储堆叠结构分割为多个第一存储单元柱110。每个第一存储单元柱110包括沿柱体轴向依次层叠设置的第二电极层180、相变材料层130、第一电极层150、开关材料层120、第三电极层1300。
接下来，如图3m所示，类似于上述图3a至图3l中的方法，在第一导电线170上形成上部存储阵列的第二存储单元柱1800。
需要指出的是，在形成第二存储单元柱1800的过程中，第一导电线170与上部存储阵列的存储堆叠结构直接接触。并且，上部存储阵列的第三导电线1900位于第二存储单元柱1800的上方，而下部存储阵列的第二导电线160位于第一存储单元柱110的下方。第一存储单元柱110和第二存储单元柱1800共用相同的第一导电线170。
需要说明的是，所述第一存储单元柱110和所述第二存储单元柱1800为相同的存储单元柱，第一存储单元柱110和第二存储单元柱1800仅用于区分位于上部存储阵列的存储单元柱和位于下部存储阵列的存储单元柱。
这里，存储器可包括相变存储器。下部存储阵列的第二导电线160和上部存储阵列的第三导电线1900可为相变存储器的字线，第一导电线170可为相变存储器的位线。或者，下部存储阵列的第二导电线160和上部存储阵列的第三导电线1900可为相变存储器的位线，第一导电线170可为相变存储器的字线。
需要说明的是，x轴的方向即为所述阵列排布的行排布方向，y轴的方向即为所述阵列排布的列排布方向，z轴的方向即为所述存储单元柱柱体的轴向方向。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (16)
1.一种存储器，其特征在于，包括：
多个呈阵列排布的存储单元柱，所述存储单元柱包括沿柱体轴向由上至下依次设置的开关材料层和相变材料层；其中，相邻的所述存储单元柱之间存在间隔；
填充层，填充于所述间隔内；所述填充层沿柱体轴向由上至下填充至所述间隔中相邻的所述开关材料层之间；所述填充层填满所述间隔中位于相邻的所述开关材料层之间的部分，并且所述填充层不延伸至所述间隔中相邻的所述相变材料层之间以在所述间隔中相邻的所述相变材料层之间形成气隙。
2.根据权利要求1所述的存储器，其特征在于，
所述气隙为真空气隙。
3.根据权利要求1所述的存储器，其特征在于，
所述填充层的材料为介电材料。
4.根据权利要求1所述的存储器，其特征在于，所述存储单元柱还包括位于所述开关材料层和所述相变材料层之间的电极层；
所述填充层不延伸至相邻的所述电极层之间，从而形成的所述气隙位于相邻的所述相变材料层之间和相邻的所述电极层之间。
5.根据权利要求1所述的存储器，其特征在于，所述存储单元柱位于第一导电线和第二导电线之间的交叉区域处；
所述填充层沿柱体轴向从与所述气隙相接处延伸至所述第一导电线处。
6.根据权利要求1所述的存储器，其特征在于，所述存储单元柱位于第一导电线和第二导电线之间的交叉区域处；
所述气隙沿柱体轴向从与所述填充层相接处延伸至所述第二导电线处。
7.根据权利要求5或6所述的存储器，其特征在于，还包括：平行于所述第一导电线的第三导电线，所述第一导电线与所述第三导电线分别位于所述第二导电线的相对两侧；
所述存储单元柱包括位于第一导电线和第二导电线之间的交叉区域处的上部存储单元柱、以及位于第二导电线和第三导电线之间的交叉区域处的下部存储单元柱；
彼此相邻的所述上部存储单元柱之间存在第一间隔；所述第一间隔内设有第一填充层，所述第一填充层填满所述第一间隔中相邻的所述开关材料层之间的部分，并且所述第一填充层不延伸至所述第一间隔中相邻的所述相变材料层之间以在所述第一间隔中相邻的所述相变材料层之间形成第一气隙；
彼此相邻的所述下部存储单元柱之间存在第二间隔；所述第二间隔内设有第二填充层，所述第二填充层填满所述第二间隔中相邻的所述开关材料层之间的部分，并且所述第二填充层不延伸至所述第二间隔中相邻的所述相变材料层之间以在所述第二间隔中相邻的所述相变材料层之间形成第二气隙。
8.根据权利要求1所述的存储器，其特征在于，
在第一方向上延伸的所述气隙和在第二方向上延伸的所述气隙彼此接合，以使所述存储单元柱的相变材料层被所述气隙围封；
所述第一方向为所述阵列排布的行排布方向，所述第二方向为所述阵列排布的列排布方向。
9.根据权利要求1所述的存储器，其特征在于，
在第一方向上延伸的所述填充层和在第二方向上延伸的所述填充层彼此接合，以密封所述气隙的端部；
所述第一方向为所述阵列排布的行排布方向，所述第二方向为所述阵列排布的列排布方向。
10.根据权利要求1所述的存储器，其特征在于，还包括：
内衬层，覆盖相邻的所述存储单元柱的彼此相对的侧壁以及所述间隔的远离所述填充层的端部；
其中，所述内衬层的材料和所述填充层的材料不同。
11.一种存储器的制备方法，其特征在于，所述方法包括：
形成多个呈阵列排布的存储单元柱，所述存储单元柱包括沿柱体轴向由上至下依次设置的开关材料层和相变材料层；相邻的所述存储单元柱之间通过间隔来分离；
在所述间隔内形成填充层，所述填充层沿柱体轴向由上至下填充至所述间隔中相邻的所述开关材料层之间，所述填充层填满所述间隔中位于相邻的所述开关材料层之间的部分，并且所述填充层不延伸至所述间隔中相邻的所述相变材料层之间，而在所述间隔中相邻的所述相变材料层之间形成封闭式气隙。
12.根据权利要求11所述的存储器的制备方法，其特征在于，
所述封闭式气隙为真空气隙。
13.根据权利要求11所述的存储器的制备方法，其特征在于，
所述填充层的材料为介电材料。
14.根据权利要求11所述的存储器的制备方法，其特征在于，所述存储单元柱还包括位于所述开关材料层和所述相变材料层之间的电极层；
所述在所述间隔内形成填充层，所述填充层不延伸至所述间隔中相邻的所述相变材料层之间，而在所述间隔中相邻的所述相变材料层之间形成封闭式气隙，包括：
在所述间隔内形成填充层，所述填充层不延伸至相邻的所述电极层之间，而在相邻的所述相变材料层之间和相邻的所述电极层之间形成封闭式气隙。
15.根据权利要求11所述的存储器的制备方法，其特征在于，所述在所述间隔内形成填充层之前，所述方法还包括：
在相邻的所述存储单元柱的彼此相对的侧壁和所述间隔的底部沉积内衬层；
其中，所述内衬层的材料和所述填充层的材料不同。
16.根据权利要求11所述的存储器的制备方法，其特征在于，所述形成多个呈阵列排布的存储单元柱，包括：
形成多个位于第一导电线和第二导电线之间的交叉区域处的上部存储单元柱、以及位于第二导电线和第三导电线之间的交叉区域处的下部存储单元柱；所述第一导电线与所述第三导电线分别位于所述第二导电线的相对两侧；相邻的所述上部存储单元柱之间通过第一间隔来分离，相邻的所述下部存储单元柱之间通过第二间隔来分离；
在所述间隔内形成填充层，所述填充层填满所述间隔中位于相邻的所述开关材料层之间的部分，并且所述填充层不延伸至所述间隔中相邻的所述相变材料层之间，而在所述间隔中相邻的所述相变材料层之间形成封闭式气隙，包括：
在所述第一间隔内形成第一填充层，所述第一填充层填满所述第一间隔中位于相邻的所述开关材料层之间的部分，并且所述第一填充层不延伸至所述第一间隔中相邻的所述相变材料层之间，而在所述第一间隔中相邻的所述相变材料层之间形成第一封闭式气隙；
在所述第二间隔内形成第二填充层，所述第二填充层填满所述第二间隔中位于相邻的所述开关材料层之间的部分，并且所述第二填充层不延伸至所述第二间隔中相邻的所述相变材料层之间，而在所述第二间隔中相邻的所述相变材料层之间形成第二封闭式气隙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010924270.7A CN111969110B (zh) | 2020-09-04 | 2020-09-04 | 一种存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010924270.7A CN111969110B (zh) | 2020-09-04 | 2020-09-04 | 一种存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111969110A true CN111969110A (zh) | 2020-11-20 |
| CN111969110B CN111969110B (zh) | 2022-02-01 |
Family
ID=73392308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010924270.7A Active CN111969110B (zh) | 2020-09-04 | 2020-09-04 | 一种存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111969110B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112436028A (zh) * | 2020-11-23 | 2021-03-02 | 长江先进存储产业创新中心有限责任公司 | 一种三维存储器及三维存储器的形成方法 |
| CN112599560A (zh) * | 2020-12-14 | 2021-04-02 | 长江先进存储产业创新中心有限责任公司 | 一种半导体器件及其制备方法 |
| CN112655093A (zh) * | 2020-12-01 | 2021-04-13 | 长江先进存储产业创新中心有限责任公司 | 用于3d x点存储器的具有减小的编程电流和热串扰的新颖的衬垫限制单元结构和制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160056208A1 (en) * | 2014-08-25 | 2016-02-25 | Micron Technology, Inc. | Cross-point memory and methods for fabrication of same |
| CN107078150A (zh) * | 2014-11-07 | 2017-08-18 | 美光科技公司 | 交叉点存储器及其制造方法 |
| CN107482034A (zh) * | 2016-06-07 | 2017-12-15 | 旺宏电子股份有限公司 | 集成电路及其制造方法 |
| CN109037272A (zh) * | 2017-06-08 | 2018-12-18 | 爱思开海力士有限公司 | 电子装置及其制造方法 |
| CN109994478A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN110828368A (zh) * | 2018-08-10 | 2020-02-21 | 三星电子株式会社 | 可变电阻式存储器装置 |
-
2020
- 2020-09-04 CN CN202010924270.7A patent/CN111969110B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160056208A1 (en) * | 2014-08-25 | 2016-02-25 | Micron Technology, Inc. | Cross-point memory and methods for fabrication of same |
| CN107078150A (zh) * | 2014-11-07 | 2017-08-18 | 美光科技公司 | 交叉点存储器及其制造方法 |
| CN107482034A (zh) * | 2016-06-07 | 2017-12-15 | 旺宏电子股份有限公司 | 集成电路及其制造方法 |
| CN109037272A (zh) * | 2017-06-08 | 2018-12-18 | 爱思开海力士有限公司 | 电子装置及其制造方法 |
| CN109994478A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN110828368A (zh) * | 2018-08-10 | 2020-02-21 | 三星电子株式会社 | 可变电阻式存储器装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112436028A (zh) * | 2020-11-23 | 2021-03-02 | 长江先进存储产业创新中心有限责任公司 | 一种三维存储器及三维存储器的形成方法 |
| CN112655093A (zh) * | 2020-12-01 | 2021-04-13 | 长江先进存储产业创新中心有限责任公司 | 用于3d x点存储器的具有减小的编程电流和热串扰的新颖的衬垫限制单元结构和制造方法 |
| CN112599560A (zh) * | 2020-12-14 | 2021-04-02 | 长江先进存储产业创新中心有限责任公司 | 一种半导体器件及其制备方法 |
| CN112599560B (zh) * | 2020-12-14 | 2024-05-24 | 长江先进存储产业创新中心有限责任公司 | 一种半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111969110B (zh) | 2022-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110085739B (zh) | 交叉点存储器及其制造方法 | |
| CN111969110B (zh) | 一种存储器及其制备方法 | |
| US8796101B2 (en) | Memory device | |
| US20090081825A1 (en) | Phase change memory device and method for fabricating | |
| TW201947738A (zh) | 記憶體裝置及應用其之積體電路之製造方法 | |
| US11245073B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
| US10777745B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
| CN112234141A (zh) | 相变存储器以及相变存储器的制造方法 | |
| US11094745B2 (en) | Variable resistance memory device and method of fabricating the same | |
| US20180019281A1 (en) | Variable resistance memory devices and methods of fabricating the same | |
| US20200194500A1 (en) | Semiconductor device | |
| KR20200028549A (ko) | 가변 저항 메모리 장치 및 그 제조방법 | |
| CN113594201A (zh) | 相变存储器及其制作方法 | |
| US20210167130A1 (en) | Variable resistance memory device and method of fabricating the same | |
| CN110993637B (zh) | 可变电阻存储器件 | |
| CN109768159B (zh) | 存储器件 | |
| CN112106136A (zh) | 用于3d相变存储单元以改善编程并增大阵列尺寸的新替换位线和字线方案 | |
| CN109659430A (zh) | 包括数据存储图案的半导体装置 | |
| US11177320B2 (en) | Variable resistance memory device and method of fabricating the same | |
| CN113312870B (zh) | 一种冗余填充方法 | |
| CN114784185A (zh) | 相变存储器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |