CN112436028A - 一种三维存储器及三维存储器的形成方法 - Google Patents

一种三维存储器及三维存储器的形成方法 Download PDF

Info

Publication number
CN112436028A
CN112436028A CN202011324819.5A CN202011324819A CN112436028A CN 112436028 A CN112436028 A CN 112436028A CN 202011324819 A CN202011324819 A CN 202011324819A CN 112436028 A CN112436028 A CN 112436028A
Authority
CN
China
Prior art keywords
phase change
layer
gap
change memory
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011324819.5A
Other languages
English (en)
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202011324819.5A priority Critical patent/CN112436028A/zh
Publication of CN112436028A publication Critical patent/CN112436028A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请实施例公开了一种三维存储器及三维存储器的形成方法，其中，所述三维存储器包括：多条第一导电线，沿第一方向延伸；多条第二导电线，沿第二方向延伸，所述第一方向和所述第二方向彼此垂直；设置在所述第一导电线和所述第二导电线之间、且与所述第一导电线和所述第二导电线均垂直的多个相变存储单元；其中，相邻两个所述相变存储单元之间存在间隙，所述间隙填充有隔热材料，所述隔热材料的导热系数低于阈值。

Description

一种三维存储器及三维存储器的形成方法
技术领域
本申请实施例涉及半导体技术领域，涉及但不限于一种三维存储器及三维存储器的形成方法。
背景技术
在商用的三维存储器，如三维相变存储器中(Three Dimensional Phase ChangeMemory，3D PCM)，字线(Word Line，WL)和位线(Bit Line，BL)由图案化工艺之后形成的20nm/20nm等幅线宽(Line/Space，L/S)构成。存储单元放置在相互垂直WL和BL之间的交点处，形成交叉点架构(3D Xpoint)。
相关技术中，相邻3D XPoint存储单元之间的距离较小，意味着存在潜在的热串扰，这将会导致相邻存储单元之间的编程干扰。当三维存储器的尺寸做到更小时，相邻3DXPoint存储单元之间的热串扰会更明显。
发明内容
有鉴于此，本申请实施例提供一种三维存储器及三维存储器的形成方法，能够减少相邻存储单元之间的热串扰。
本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种三维存储器，包括：
多条第一导电线，沿第一方向延伸；
多条第二导电线，沿第二方向延伸，所述第一方向和所述第二方向彼此垂直；
设置在所述第一导电线和所述第二导电线之间、且与所述第一导电线和所述第二导电线均垂直的多个相变存储单元；其中，相邻两个所述相变存储单元之间存在间隙，所述间隙填充有隔热材料，所述隔热材料的导热系数低于阈值。
在一些实施例中，所述相变存储单元包括沿第三方向依次叠置的相变存储层和选通层；所述第三方向与所述第一方向和第二方向均垂直；
对应地，所述相邻两个所述相变存储单元之间存在间隙，所述间隙填充有隔热材料，包括：
所述隔热材料沿所述第三方向由上至下至少填充至所述间隙中相邻的所述相变存储层之间，以隔离相邻的所述相变存储层之间的热串扰。
在一些实施例中，所述多条第一导电线沿所述第二方向彼此平行且间隔排布，以使相邻两个所述相变存储单元在所述第二方向具有第二间隙；
所述多条第二导电线沿所述第一方向彼此平行且间隔排布，以使相邻两个所述相变存储单元在所述第一方向具有第一间隙；
对应地，所述间隙填充有隔热材料，包括：
所述第一间隙和/或所述第二间隙填充有所述隔热材料。
在一些实施例中，所述隔热材料至少包括气凝胶。
在一些实施例中，所述隔热材料的导热系数低于0.01W/mK。
在一些实施例中，所述相变存储单元表面设有封装层；对应地，所述隔热材料填充于相邻两个所述相变存储单元的所述封装层之间。
在一些实施例中，所述相变存储单元还包括沿第三方向依次叠置的顶部电极层、中间电极层和底部电极层；其中，所述顶部电极层位于所述相变存储层之上，所述中间电极层位于所述相变存储层和所述选通层之间，所述底部电极层位于所述选通层之下。
在一些实施例中，所述第一导电线和所述第二导电线沿所述第三方向交替设置；每一所述第一导电线和对应的所述第二导电线之间均设有所述相变存储单元；所述相变存储单元与所述第一导电线和所述第二导电线均垂直且沿所述第三方向延伸，以形成沿所述第三方向堆叠的多层结构。
第二方面，本申请实施例提供一种三维存储器的形成方法，所述方法包括：
形成半导体堆叠结构；
在第一方向和/或第二方向上将所述半导体堆叠结构刻蚀为具有多个第一间隙和/或第二间隙的相变结构体，所述第一方向垂直于所述第二方向；
在每一所述第一间隙和/或所述第二间隙中填充隔热材料，以形成所述三维存储器；
其中，所述隔热材料的导热系数低于阈值，所述隔热材料用于隔离每两个相邻的所述相变结构体之间的热传导。
在一些实施例中，所述隔热材料至少包括：气凝胶。
在一些实施例中，所述在每一所述第一间隙和/或第二间隙中填充隔热材料，包括：
采用预设的镀膜工艺，在所述第一间隙和/或所述第二间隙中形成气凝胶镀层；
对所述气凝胶镀层进行固化处理，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中。
在一些实施例中，所述预设的镀膜工艺至少包括：真空蒸镀工艺。
在一些实施例中，所述对所述气凝胶镀层进行固化处理，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中，包括：
以预设的加热参数加热所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中，和/或，采用预设波长的紫外光照射所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中。
在一些实施例中，所述以预设的加热参数加热所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中，包括：
在具有特定气体的气体环境中，以预设的加热参数加热所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中；所述特定气体包括：任意一种惰性气体或氮气。
在一些实施例中，所述形成半导体堆叠结构，包括：
由下至上依次堆叠形成第一地址线层、底部电极层、选通层、中间电极层、相变存储层和顶部电极层；
对应地，所述在第一方向和/或第二方向上将所述半导体堆叠结构刻蚀为具有多个第一间隙和/或所述第二间隙的相变存储单元，包括：在所述第一方向和/或所述第二方向上，由上至下依次刻蚀所述顶部电极层、所述相变存储层、所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层，直至暴露出衬底为止，以形成沿所述第二方向和/或所述第一方向排列的多个所述第一间隙和/或所述第二间隙，其中，刻蚀所述顶部电极层、所述相变存储层、所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层的刻蚀方向，与所述第一方向和所述第二方向垂直。
在一些实施例中，所述方法还包括：
在所述第一方向和/或所述第二方向上，采用预设的沉积工艺，在所述相变存储单元的表面沉积封装层；
在位于所述封装层之间的第一间隙和/或第二间隙中填充所述隔热材料。
在一些实施例中，所述方法还包括：
形成多个沿第三方向依次堆叠的所述半导体堆叠结构；
在所述第一方向和/或所述第二方向上将每一所述半导体堆叠结构刻蚀为具有多个所述第一间隙和/或所述第二间隙的所述相变存储单元，所述第三方向与所述第一方向和第二方向两两相互垂直；
在每一所述第一间隙和/或所述第二间隙中填充所述隔热材料，以形成沿所述第三方向堆叠的多层结构。
本申请实施例提供的三维存储器及三维存储器的形成方法，由于在三维存储器的相邻两个相变存储单元之间的间隙中填充有隔热材料，且隔热材料的导热系数低于阈值，如此，可以通过隔热材料隔离相邻两个相变存储单元之间的热串扰，使得填充有隔热材料的三维存储器的隔热效果更佳，即使三维存储器的体积缩放到更小时，也不会因为存在热串扰而导致相邻存储单元之间的编程干扰，影响三维存储器的存储性能。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1A为相关技术中形成的三维相变存储器的透射电镜图；
图1B为相关技术中三维相变存储单元的剖面结构示意图；
图1C为相关技术中扰动存储单元的电阻随扰动电流的变化曲线；
图1D为相关技术中90nm结构的存储单元的热量扩散图；
图1E为相关技术中45nm各项异性存储单元的热量扩散图；
图1F为相关技术中45nm各项同性存储单元的热量扩散图；
图2为本申请实施例提供的三维存储器的一个可选结构示意图；
图3A为本申请实施例提供的三维存储器的一个可选的结构示意图；
图3B为本申请实施例提供的具有多层结构的三维存储器的结构示意图；
图4A为本申请实施例提供的三维存储器的形成方法的实现流程示意图；
图4B为本申请实施例提供的半导体堆叠结构的剖面结构示意图；
图4C为本申请实施例提供的形成第一间隙的结构示意图；
图4D为本申请实施例提供的形成第二间隙的结构示意图；
图4E为本申请实施例提供的填充隔热材料后三维存储器的剖面结构示意图；
图5为本申请实施例提供的三维存储器的形成方法的实现流程示意图；
图6A为本申请实施例提供的三维存储器的形成方法的实现流程示意图；
图6B为本申请实施例提供的半导体堆叠结构的三维结构示意图；
图6C为本申请实施例提供的半导体堆叠结构的剖面结构示意图；
图6D为本申请实施例提供的形成第一子间隙的和第一相变结构体的剖面结构示意图；
图6E为本申请实施例提供的形成第一子封装层的结构示意图；
图6F为本申请实施例提供的形成第一间隙和第一相变存储单元的剖面结构示意图；
图6G为本申请实施例提供的形成第一封装层的结构示意图；
图6H为本申请实施例提供的气凝胶镀层固化于第一间隙中的结构示意图；
图6I为本申请实施例提供的经过平坦化处理后的三维存储器的结构示意图；
图6J为本申请实施例提供的形成第二地址线层和第二硬掩膜层的结构示意图；
图6K为本申请实施例提供的在形成第二地址线层和第二硬掩膜层之后，在第二方向上的半导体堆叠结构的剖面示意图；
图6L为本申请实施例提供的形成第二子间隙和第二相变结构体的剖面结构示意图；
图6M为本申请实施例提供的形成第二子封装层的结构示意图；
图6N为本申请实施例提供的形成第二间隙和第二相变存储单元的剖面结构示意图；
图6O为本申请实施例提供的形成第二封装层的结构示意图；
图6P为本申请实施例提供的气凝胶镀层固化于第二间隙中的结构示意图；
图6Q为本申请实施例提供的经过平坦化处理后的三维存储器的结构示意图；
图6R为本申请实施例提供的双层的三维存储器的剖面结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般来说，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排他性的罗列，方法或者装置也可能包含其他的步骤或元素。
空间关系术语例如“在……上”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用，从而描述图中所示的一个元件或特征与其他元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。当元件或层被称为“在……上”、“与……相邻”或“连接到”其他元件或层时，其可以直接地在其他元件或层上、与之相邻或连接到其他元件或层，或者可以存在居间的元件或层。
在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
相关技术中，在三维存储器，如三维相变存储器的相变存储层、位于相变存储层顶部和底部的电极层被刻蚀和湿法清洗之后，直接在刻蚀后的间隙中沉积封装层，以形成三维相变存储器单元。如图1A所示，为相关技术中形成的三维相变存储器的透射电镜图，所述三维相变存储器具有顶部存储单元(Top Cell，TC)11和底部存储单元(Bottom Cell，BC)12，其中，顶部存储单元TC包括：位线111、字线112以及位于位线和字线之间的柱状存储单元113，所述顶部存储单元还包括柱状存储单元114、115和117；底部存储单元BC包括：位线121、字线122以及位于位线和字线之间的柱状存储单元123和124。图1B为相关技术中三维相变存储单元的剖面结构示意图，结合图1A和1B可以看出，所述存储单元还包括：位于相邻存储单元115和117之间的间隙116。
相关技术中，相邻3D X-Point存储单元之间的小距离意味着潜在的热串扰，这可能会导致相邻存储单元之间的编程干扰，举例来说，图1A中相邻的柱状存储单元113和114之间会存在热串扰，相邻的柱状存储单元123和124之间也会存在热串扰。当三维相变存储器缩放到较小的节距时，将会导致更明显的热串扰。当前，已经提出了低导热间隙填充物，例如：原子层沉积(Atomic Layer Deposition)的SiO2或旋转涂覆的(Spin-OnDeposition，SOD)碳掺杂的SiO2，用于3D PCM中以减少相邻单元的热串扰。然而，当前SiO2或碳掺杂的SiO2的热导率仍然相对较高，具体地，其导热系数在0.1W/m K到几个W/m K之间，仍不满足相邻存储单元之间的导热需求。
图1C为相关技术中扰动存储单元的电阻随扰动电流的变化曲线，可以看出，随着扰动电流的增大，扰动存储单元的电阻减小。图1D为相关技术中90nm结构的存储单元的热量扩散图，可以看出，当存储单元13和存储单元14之间的距离为90nm时，由于相邻存储单元之间的距离相距较远，所以，热量不会从存储单元13传输至存储单元14。图1E为相关技术中45nm各项异性存储单元的热量扩散图，可以看出，当存储单元15和存储单元16之间的距离较小(45nm)时，且由于存储单元15和16为各项异性结构，所以，热量会从存储单元15传输至存储单元16。图1F为相关技术中45nm各项同性存储单元的热量扩散图，可以看出，当存储单元17和存储单元18之间的距离较小(45nm)时，由于存储单元17和18为各项同性结构，所以，热量也不会从存储单元17传输至存储单元18。
基于相关技术中形成三维存储器的方法所存在的上述问题，本申请实施例提供一种三维存储器及三维存储器的形成方法，该方法能够减少相邻存储单元之间的热串扰。
实施例一
图2为本申请实施例提供的三维存储器的一个可选结构示意图，如图2所示，所述三维存储器20包括：
多条第一导电线201，沿第一方向延伸。
这里，所述第一方向为X轴方向，所述第一导电线201的材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。
多条第二导电线202，沿第二方向延伸，所述第一方向和所述第二方向彼此垂直。
本申请实施例中，所述第二方向为Y轴方向，所述第二导电线202的材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。
设置在所述第一导电线和第二导电线之间、且与所述第一导电线和第二导电线均垂直的多个相变存储单元203；其中，相邻两个所述相变存储单元之间存在间隙，所述间隙填充有隔热材料，所述隔热材料的导热系数低于阈值。
这里，所述相变存储单元203位于所述第一导线201和所述第二导线202之间，且所述相变存储单元203与所述第一导线201和所述第二导线202相互垂直。相邻的两个所述相变存储单元203之间存在间隙204，所述间隙中填充有隔热材料(图中未示出)，所述隔热材料用于隔离相邻的相变存储单元203之间的热传导。本申请实施例中，所述隔热材料的导热系数低于阈值，所述阈值可以是0.01W/mK。
本申请实施例提供的三维存储器，由于在三维存储器的相邻两个相变存储单元之间的间隙中填充有隔热材料，且隔热材料的导热系数低于阈值，如此，可以通过隔热材料隔离相邻两个相变存储单元之间的热串扰，使得填充有隔热材料的三维存储器的隔热效果更佳。
实施例二
图3A为本申请实施例提供的三维存储器的一个可选的结构示意图，如图3A所示，所述三维存储器30包括：
多条第一导电线301，沿第一方向延伸。
多条第二导电线302，沿第二方向延伸，所述第一方向和所述第二方向彼此垂直。
本申请实施例中，所述第一方向为X轴方向，所述第二方向为Y轴方向，所述第一导电线301和所述第二导电线302的材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。
在一些实施例中，所述三维存储器30还包括：设置在所述第一导电线301和第二导电线302之间、且与所述第一导电线301和第二导电线302均垂直的多个相变存储单元303。
所述相邻两个所述相变存储单元303之间存在间隙，所述间隙填充有隔热材料(图中未示出)。所述隔热材料用于隔离相邻的相变存储单元303之间的热传导。所述隔热材料导热系数低于阈值，这里，所述阈值可以是0.01W/mK。
在一些实施例中，所述隔热材料包括任何具有低导热系数的材料。本申请实施例中，所述隔热材料至少包括气凝胶。所述气凝胶为具有多孔网络的固体，是一种刚性和干燥材料，其包含气穴，其中，气穴占据了气凝胶中的大部分空间；同时，气凝胶也是很好的绝热材料，由于气凝胶主要由绝缘气体组成，且气凝胶的微观结构可以阻止气体的移动，因此，气凝胶可以使热传导的传热方式和对流的传热方式失效；再者，气凝胶是良好的导电绝缘体，它几乎完全由气体组成，而气体是非常差的热导体。
这里，所述气凝胶包括二氧化硅气凝胶、碳气凝胶、金属氧化物(氧化铝、二氧化钛或氧化锆)气凝胶或聚合物气凝胶。
具体而言，所述二氧化硅气凝胶是一种良好的绝缘体，首先，因为二氧化硅是良好的对流抑制剂，是不良的热导体；其次，因为空气无法在二氧化硅晶格中循环，所以，二氧化硅气凝胶具有出色的隔热性能；最后，二氧化硅气凝胶导热系数极低，其导热系数范围可以为从大气压下的0.03W/mK到中等真空度下的0.004W/mK。
所述硅气凝胶由聚乙氧基二硅氧烷前驱体制成，其热导率范围为13.5mW/mK至24.5mW/mK。其中，玻璃纤维(Glass Fiber，GF)增强的二氧化硅气凝胶复合材料，由甲基三甲氧基硅烷(Methyltrimethoxysilane，MTMS)和水玻璃前驱体通过冷冻干燥法合成，所述玻璃纤维增强的二氧化硅气凝胶复合材料的热稳定性可达560℃，导热系数低至0.0248W/mK；将酸碱催化的原硅酸四乙酯溶胶凝胶超临界CO2干燥，并在原硅酸四乙酯溶胶凝胶中浸渍硅胶所形成的复合材料不仅具有0.0179W/mK的超低导热系数，而且还具有出色的机械应变性能和的低堆积密度(0.246g/cm3)。
通过将环氧丙烷添加到水合铝盐，AlCl3·6H2O或Al(NO3)3·9H2O的水溶液或乙醇溶液中，然后用超临界CO2干燥来制备氧化铝气凝胶，无需使用醇盐前驱体即可提供低密度(60至130kg/m3)和高表面积(600至700m2/g)的氧化铝气凝胶。
通过超临界干燥并在室温下，使用盐酸或草酸作为催化剂，制备衍生自4,40-二氨基二苯甲烷单体的聚对苯撑苯并二恶唑(P-Phenylene Benzobisoxazole，PBO)气凝胶，PBO气凝胶具有极低的导热系数，PBO气凝胶在105Pa大气压下的导热系数为0.069W/mK，在5Pa大气压下的导热系数为0.031W/mK。
本申请实施例中，采用超低导热系数气凝胶填充所述间隙，以有效地热隔离相邻的两个相变存储单元，以减轻相邻存储单元之间的热串扰。
在一些实施例中，所述相变存储单元203包括沿第三方向依次叠置的相变存储层和选通层；所述第三方向与所述第一方向和第二方向均垂直。
这里，所述第三方向为Z轴方向，所述相变存储单元包括沿Z轴方向依次叠置的相变存储层303-2和选通层303-4。
所述隔热材料沿所述第三方向由上至下至少填充至所述间隙中相邻的所述相变存储层303-2之间，以隔离相邻的所述相变存储层303-2之间的热串扰。
在一些实施例中，所述多条第一导电线301沿所述第二方向彼此平行且间隔排布，以使相邻两个所述相变存储单元303在所述第二方向具有第二间隙304；所述多条第二导电线沿302所述第一方向彼此平行且间隔排布，以使相邻两个所述相变存储单元303在所述第一方向具有第一间隙304'；对应地，所述第一间隙和/或所述第二间隙填充有所述隔热材料。
在一些实施例中，所述三维存储器30还包括：设置于所述多个相变存储单元表面的封装层(图中未示出)；对应地，所述隔热材料填充于相邻两个相变存储单元的所述封装层之间。
在其它实施例中，所述相变存储单元303还包括沿第三方向依次叠置的顶部电极层303-1和中间电极层303-3，其中，所述相变存储层303-2位于所述顶部电极层303-1和所述中间电极层303-3之间，且所述中间电极层303-3位于所述相变存储层303-2和所述选通层303-4之间。
在其它实施例中，所述相变存储单元303还包括底部电极层303-5，其中，所述底部电极层303-5位于所述选通层303-4之下，且所述底部电极层303-5与所述选通层303-4相邻。
在一些实施例中，所述第一导电线和所述第二导电线沿所述第三方向交替设置；每一所述第一导电线和其对应的所述第二导电线之间均设有所述相变存储单元；所述相变存储单元与所述第一导电线和所述第二导电线均垂直且沿所述第三方向延伸，以形成沿所述第三方向堆叠的多层结构。
如图3B所示，为本申请实施例提供的具有多层结构的三维存储器的结构示意图，其中，每一层结构中至少包括所述多条第一导电线401、所述多条第二导电线402、和设置在所述第一导电线401和所述第二导电线402之间且与所述第一导电线401和所述第二导电线402均垂直的多个相变存储单元403；每一层结构沿第三方向依次堆叠。
这里，每一相变存储单元403包括：沿第三方向(Z轴方向)依次堆叠的顶部电极层、相变存储层、中间电极层、选通层和底部电极层。
本申请实施例提供的三维存储器件，由于在多条第一导电线形成的第一间隙和多条第二导电线形成的第二间隙中均填充了隔热材料，用来隔离相邻的相变存储单元的相变存储层之间的热串扰，且本申请实施例中的隔热材料的导热系数低于阈值，如此，使得填充有隔热材料的三维存储器的隔热效果更佳，即使三维存储器的体积缩放到更小时，也不会因为存在热串扰而导致相邻存储单元之间的编程干扰，影响三维存储器的存储性能。
实施例三
图4A为本申请实施例提供的三维存储器的形成方法的实现流程示意图，如图4A所示，所述方法包括以下步骤：
步骤S401、形成半导体堆叠结构。
所述半导体堆叠结构41为具有一定层数的堆叠结构，本申请实施例中，所述半导体堆叠结构41可以通过化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)或原子层沉积(Atomic Layer Deposition，ALD)等方法，形成于所述衬底(图中未示出)的表面。图4B为本申请实施例提供的半导体堆叠结构的剖面结构示意图，图4B示例性地示出了第一方向上的半导体堆叠结构的剖面示意图，其中，所述第一方向与Y轴方向和Z轴方向垂直。
步骤S402、在第一方向和/或第二方向上将所述半导体堆叠结构刻蚀为具有多个第一间隙和/或第二间隙的相变存储单元。
图4C为本申请实施例提供的形成第一间隙的结构示意图，如图4C所示，所述第一方向为垂直于Y轴和Z轴的方向，这里，采用干法刻蚀工艺在所述第一方向上刻蚀所述半导体堆叠结构41，形成具有多个第一间隙401的相变存储单元402。
图4D为本申请实施例提供的形成第二间隙的结构示意图，如图4D所示，所述第二方向为垂直于X轴和Z轴的方向，这里，采用干法刻蚀工艺在所述第二方向上刻蚀所述半导体堆叠结构41，形成具有多个第二间隙403的相变存储单元402。
在一些实施例中，所述干法刻蚀工艺可以是等离子体刻蚀工艺。
步骤S403、在每一所述第一间隙和/或所述第二间隙中填充隔热材料，以形成所述三维存储器。
图4E为本申请实施例提供的填充隔热材料后三维存储器的剖面结构示意图，所述隔热材料404填充于所述第一间隙401和/或所述第二间隙403中，用于隔离相邻的相变存储单元402之间的热串扰，所述隔热材料404，还用于提高三维存储器中的相变存储单元402之间的热可靠性。
在一些实施例中，所述隔热材料的导热系数低于阈值，这里，所述阈值可以是0.01W/mK。
在一些实施例中，所述方法还包括：在所述第一方向和/或所述第二方向上，采用预设的沉积工艺，在所述相变存储单元的表面沉积封装层；在位于所述封装层之间的第一间隙和/或第二间隙中填充所述隔热材料。这里，预设的沉积工艺包括：CVD工艺、PVD工艺或者ALD工艺。
本申请实施例提供的三维存储器的形成方法，在半导体堆叠结构中的每一第一间隙和/或第二间隙中填充隔热材料，由于隔热材料的导热系数低于阈值，可以隔离三维存储器中的每两个相邻相变存储单元之间的热传导，如此，能够减小相邻相变存储单元之间的热串扰，即使三维存储器中的相变存储单元之间的距离缩放到更小时，也不会因为存在热串扰而导致相邻相变存储单元之间的编程干扰，影响三维存储器的存储性能。
实施例四
图5为本申请实施例提供的三维存储器的形成方法的实现流程示意图，本申请实施例中，如图5所示，所述方法包括以下步骤：
步骤S501、由下至上依次堆叠形成第一地址线层、底部电极层、选通层、中间电极层、相变存储层和顶部电极层。
这里，所述第一地址线层(对应上述实施中的第一导电线)的材料可以是钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合，所述底部电极层、所述中间电极层和所述顶部电极层可以是碳电极，所述相变存储层中的相变材料可以是含锗、锑、碲的合成材料(GST)，例如，Ge2Sb2Te5；所述相变材料也可以是硫属化物；所述选通层由OTS(Ovonic Threshold Switch)材料形成。本申请实施例中，所述第一地址线层、所述底部电极层、所述选通层、所述中间电极层、所述相变存储层和所述顶部电极层依次堆叠于所述衬底之上。
步骤S502、在所述第一方向和/或所述第二方向上，由上至下依次刻蚀所述顶部电极层、所述相变存储层、所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层，直至暴露出衬底为止，以形成沿所述第二方向和/或所述第一方向排列的多个所述第一间隙和/或所述第二间隙。
其中，刻蚀所述顶部电极层、所述相变存储层、所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层的刻蚀方向，与所述第一方向和所述第二方向垂直。
在一些实施例中，所述刻蚀工艺可以是干法刻蚀工艺，例如，等离子体刻蚀工艺。
本申请实施例中，在所述第一方向和/或所述第二方向上，由上至下依次刻蚀所述顶部电极层、所述相变存储层、所述选通层、所述底部电极层和所述第一地址线层，直至暴露出衬底为止，以形成沿所述第二方向和/或所述第一方向排列的多个第一间隙和/或第二间隙，包括以下步骤：
步骤S10、由上至下依次刻蚀所述顶部电极层和所述相变存储层，直至暴露出所述中间电极层为止，以形成多个沿第二方向或第一方向排列的第一子间隙和/或第二子间隙以及与每一所述第一子间隙和/或第二子间隙间隔排布的相变结构体。
步骤S11、在所述相变结构体表面形成封装层。
步骤S12、在第一方向和/或第二方向上，以每一第一子间隙和/或第二子间隙为刻蚀起点，由上至下依次刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层，直至暴露出衬底为止，以形成沿所述第二方向和/或第一方向交替排列的所述第一间隙和/或所述第二间隙以及所述相变存储单元。
这里，所述第一间隙包括所述第一子间隙，所述第二间隙包括所述第二子间隙，所述相变存储单元包括所述相变结构体。
步骤S503、在每一所述第一间隙和/或所述第二间隙中填充隔热材料，以形成所述三维存储器。
本申请实施例中，所述隔热材料的导热系数低于阈值，所述隔热材料用于隔离所述三维存储器中的每两个相邻相变存储单元之间的热传导；所述隔热材料至少包括：气凝胶。气凝胶为具有多孔网络的固体，是一种刚性和干燥材料，其包含气穴，其中，气穴占据了气凝胶中的大部分空间；同时，气凝胶也是很好的绝热材料，由于气凝胶主要由绝缘气体组成，且气凝胶的微观结构可以阻止气体的移动，因此，气凝胶可以使热传导的传热方式和对流的传热方式失效；再者，气凝胶是良好的导电绝缘体，它几乎完全由气体组成，而气体是非常差的热导体。
在一些实施例中，所述气凝胶可以包括二氧化硅气凝胶、碳气凝胶、金属氧化物(氧化铝，二氧化钛，氧化锆)气凝胶或聚合物气凝胶。
在其他实施例中，所述隔热材料还包括其它任何具有低导热系数的材料。
在一些实施例中，上述步骤S503可以通过以下两个步骤来实现：
步骤S5031、采用预设的镀膜工艺，在所述第一间隙和/或所述第二间隙中形成气凝胶镀层。
本申请实施例中，所述预设的镀膜工艺至少包括：真空蒸镀工艺，在其它实施例中，所述预设的镀膜工艺还包括：溅射镀工艺和离子镀工艺。所述气凝胶镀层是具有一定流动性的镀层。
步骤S5032、对所述气凝胶镀层进行固化处理，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中。
在一些实施例中，所述对所述气凝胶镀层进行固化处理，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中，包括以下步骤：
步骤S20、以预设的加热参数加热所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中。
这里，所述预设的加热参数包括：加热温度和加热时间。本申请实施例中，可以采用预设的加热温度加热所述气凝胶镀层预设的时间，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中。
在一些实施例中，所述以预设的加热参数加热所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中包括：在具有特定气体的气体环境中，以预设的加热参数加热所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中；这里，所述特定气体包括：任意一种惰性气体或氮气，例如，氩气者氙气。
步骤S21、采用预设波长的紫外光照射所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中。
这里，预设的波长可以是任意长度的波长，本申请实施例中，对预设波长的长度不作限制。
本申请实施例中，可以通过S20或步骤S21中的任意一个来实现上述固化处理过程，也可以通过步骤S20和步骤S21共同来实现上述的固化处理过程。
本申请实施例中，采用低导热系数的气凝胶填充第一间隙和/或第二间隙，可以有效地隔离相邻的相变存储单元之间的热串扰。相关技术中，所填充的间隙材料的导热系数在0.1W/mK到几个W/mK，与相关技术相比，本申请实施例中间隙填充的气凝胶的导热系数可以降低10倍或更多，达到0.01W/mK或更低，如此，可以实现三维存储器中相变存储单元的连续缩放。在一些实施例中，气凝胶填充物在高温下分解，会使得自身的导热系数降低至更小的数值。
在一些实施例中，所述三维存储器可以是多层结构，形成所述多层结构的三维存储器的方法还包括：
步骤S30、形成多个沿第三方向依次堆叠的所述半导体堆叠结构。
步骤S31、在所述第一方向和/或所述第二方向上将每一所述半导体堆叠结构刻蚀为具有多个所述第一间隙和/或所述第二间隙的所述相变存储单元，所述第三方向与所述第一方向和第二方向两两相互垂直。
步骤S32、在每一所述第一间隙和/或所述第二间隙中填充所述隔热材料，以形成沿所述第三方向堆叠的多层结构。
本申请实施例提供的三维存储器的形成方法，在位于相邻相变存储单元之间的第一间隙和第二间隙中填充气凝胶，由于气凝胶具有极低的导热系数，可以有效地隔离三维存储器中的每两个相邻相变存储单元之间的热传导，如此，能够减小相邻相变存储单元之间的热串扰，即使三维存储器中的相变存储单元之间的距离缩放到更小时，也不会因为存在热串扰而导致相邻相变存储单元之间的编程干扰，影响三维存储器的存储性能。
实施例五
图6A为本申请实施例提供的三维存储器的形成方法的实现流程示意图，如图6A所示，所述方法包括以下步骤：
步骤S601、由下至上依次堆叠形成中间电极层、相变存储层和顶部电极层，以形成半导体堆叠结构。
这里，所述半导体堆叠结构是形成于衬底之上的、具有一定层数的堆叠结构，所述半导体堆叠结构可以通过化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)或原子层沉积(Atomic Layer Deposition，ALD)等方法，形成于衬底(图中未示出)的表面。
如图6B所示，为本申请实施例提供的半导体堆叠结构的三维结构示意图，图6C为本申请实施例提供的半导体堆叠结构的剖面结构示意图，结合图6B和图6C，所述半导体堆叠结构60至少包括：顶部电极层602-1、相变存储层603和中间电极层602-2。其中，所述顶部电极层602-1位于所述相变存储层603之上，且与所述相变存储层603相邻；所述中间电极层602-2位于所述相变存储层603之下，且与所述相变存储层603相邻。所述顶部电极层602-1、所述相变存储层603和所述中间电极层602-2均可以通过PVD的方式沉积形成。所述相变存储层中的相变材料可以是含锗、锑、碲的合成材料(GST)，例如，Ge2Sb2Te5；所述相变材料也可以是硫属化物。所述顶部电极层和所述底部电极层由碳电极形成。
在一些实施例中，所述半导体堆叠结构60还包括：选通层604和氧化物层606；所述选通层604由OTS(Ovonic Threshold Switch)材料形成，所述氧化物层606可以由氧化硅形成，其中，所述选通层604位于所述中间电极层602-2之下，所述氧化物层606位于所述选通层604之下。
步骤S602、在所述第一方向上，由上至下依次刻蚀所述顶部电极层和所述相变存储层，直至暴露出所述中间电极层为止，以形成多个沿第二方向间隔排列的第一子间隙和第一相变结构体。
请继续参见图6B和6C，所述半导体堆叠结构60还包括第一硬掩膜层601-1，所述第一硬掩膜层601-1可以通过CVD工艺或者通过等离子化学气相沉积等方法沉积形成。所述第一硬掩膜层601-1可以采用无机薄膜材料形成，例如，所述第一硬掩膜层601-1可以采用碳形成。或者，所述第一硬掩膜层601-1的材料也可以选用氧化物、氮化物或者金属等。
在刻蚀工艺中，首先把多重光刻胶图案转移到第一硬掩膜上，形成所述刻蚀图案，然后通过第一硬掩膜层601-1将最终图案刻蚀转移到半导体堆叠结构60中的顶部电极层602-1上。
图6D为本申请实施例提供的形成第一子间隙的和第一相变结构体的剖面结构示意图，结合图6B和图6D所示，这里，所述第一方向为X轴方向，所述第二方向为Y轴方向，所述第一方向与所述第二方向垂直。刻蚀所述顶部电极层602-1和所述相变存储层603的刻蚀方向(即Z轴方向)，与所述第一方向和所述第二方向垂直。本申请实施例中，沿Z轴方向，通过所述第一硬掩膜层601-1依次刻蚀所述顶部电极层602-1和所述相变存储层603，直至暴露出所述中间电极层602-2时停止刻蚀，形成在Y轴方向上交替排列的第一子间隙611和第一相变结构体612。
在一些实施例中，所述刻蚀工艺可以是干法刻蚀工艺，对所述半导体堆叠结构60刻蚀完之后，需要对所述第一相变结构体612的表面进行湿法清洗处理，以去除刻蚀过程的残留物。例如，可以采用稀释后的氢氟酸溶液或去离子水进行清洗。这里，所述第二刻蚀工艺包括：等离子体刻蚀工艺或光刻工艺。
步骤S603、在每一所述第一相变结构体的表面沉积第一子封装层。
这里，形成所述第一子封装层的方法可以是化学气相沉积法，也可以是液相沉积法，本申请实施例中，对形成第一子封装层的方法不做限制。
图6E为本申请实施例提供的形成第一子封装层的结构示意图，如图6E所示，所述第一子封装层613位于所述第一相变结构体612的表面，形成封装结构。所述第一子封装层613可以是氮化硅层、氮化硅层和氧化物层循环交替层。本申请实施例中，所述第一子封装层613为氮化硅层，所述第一子封装层可以提高存储单元制造过程中的良好机械支撑能力。
这里，可以采用化学气相沉积工艺在所述第一相变结构体的表面形成第一子封装层，也可以采用液相沉积工艺在所述第一相变结构体的表面形成第一子封装层，本申请实施例对实际的沉积工艺不做限制。
步骤S604、在所述第一方向上，由上至下依次刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层，直至暴露出衬底为止，以形成沿所述第二方向交替排列的所述第一间隙和所述第一相变存储单元。
如图6F所示，为本申请实施例提供的形成第一间隙和第一相变存储单元的剖面结构示意图，所述半导体堆叠结构60还包括：位于所述中间电极层602-2之下的选通层604、底部电极层602-3和第一地址线层605-1(对应上述实施例中的第一导电线)，其中，所述第一地址线层605-1位于所述底部电极层602-3与所述氧化物层606之间，所述底部电极层602-3可以是碳电极，所述第一地址线层605-1包括金属钨。所述刻蚀工艺可以是干法刻蚀工艺，例如，等离子体刻蚀工艺或光刻工艺。
这里，所述第一方向为X轴方向，所述第二方向为Y轴方向，刻蚀所述中间电极层602-2、所述选通层604、所述底部电极层602-3和所述第一地址线层605-1的刻蚀方向，与所述第一方向和所述第二方向垂直。本申请实施例中，沿Z轴方向，依次刻蚀所述中间电极层602-2、所述选通层604、所述底部电极层602-3和所述第一地址线层605-1，直至暴露出衬底时，停止刻蚀，形成沿Y轴方向交替排列的第一间隙614和第一相变存储单元615。本申请实施例中，对所述第一地址层605-1的刻蚀可以完全刻蚀，也可以是部分刻蚀。在一些实施例中，所述氧化层606位于所述衬底的表面，且与所述衬底相邻，在刻蚀过程中，当暴露出所述氧化物层606时，停止刻蚀。所述第一相变存储单元615包裹所述第一相变结构体612，所述第一间隙614包裹所述第一子间隙611。
在一些实施例中，对所述半导体堆叠结构60刻蚀完之后，需要对所述第一相变存储单元615的表面进行湿法清洗处理，以去除刻蚀过程的残留物。例如，可以采用稀氢氟酸溶液或去离子水进行清洗。
步骤S605、在每一所述第一相变存储单元的表面沉积第一封装层。
图6G为本申请实施例提供的形成第一封装层的结构示意图，如图6G所示，所述第一封装层616位于所述第一相变存储单元615的表面，形成封装结构。所述第一封装层616可以是氮化硅层、氮化硅层和氧化物层循环交替层。本申请实施例中，所述第一封装层616包括氮化硅层6161和氧化物层6162，所述第一封装层可以提高存储单元制造过程中的良好机械支撑能力。
这里，可以采用化学气相沉积工艺在所述第一相变存储单元的表面形成第一封装层，也可以采用液相沉积工艺在所述第一相变存储单元的表面形成第一封装层，本申请实施例对实际的沉积工艺不做限制。
步骤S606、在沉积有所述第一封装层的第一间隙中填充隔热材料。
这里，所述隔热材料的导热系数小于阈值。本申请实施例中，所述隔热材料用于隔离所述三维存储器中的每两个相邻第一相变存储单元之间的热传导；所述隔热材料至少包括：气凝胶，这里，可以选择SiO2气凝胶作为隔热材料。
在一些实施例中，所述第一相变存储单元至少包括：相变存储层，所述隔热材料用于隔离相邻相变存储层之间的热串扰。
在一些实施例中，所述步骤S606可以通过以下两个步骤实现：
步骤S6061、采用预设的镀膜工艺，在所述第一间隙中形成气凝胶镀层。
本申请实施例中，所述预设的镀膜工艺包括：真空蒸镀工艺、溅射镀工艺或离子镀工艺。所述气凝胶镀层是具有一定流动性的镀层。
步骤S6062、对所述气凝胶镀层进行固化处理，使得所述气凝胶镀层固化于所述第一间隙中。
图6H为本申请实施例提供的气凝胶镀层固化于第一间隙中的结构示意图，如图6H所示，所述气凝胶镀层617固化于所述第一间隙中并覆盖所述第一相变存储单元的表面。
在一些实施例中，所述对所述气凝胶镀层进行固化处理，使得所述气凝胶镀层固化于所述第一间隙中，包括：以预设的加热参数加热所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙中；和/或，采用预设波长的紫外光照射所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙中。
在一些实施例中，所述以预设的加热参数加热所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙中包括：在具有特定气体的气体环境中，以预设的加热参数加热所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙中；这里，所述特定气体包括：任意一种惰性气体或氮气，例如，所述特定气体可以为氩气。
步骤S607、打磨所述半导体堆叠结构表面的部分隔热材料、所述半导体堆叠结构表面的部分第一封装层和所述半导体堆叠结构表面的部分第一子封装层，直至暴露出所述顶部电极层为止。
如图6I所示，为本申请实施例提供的经过平坦化处理后的三维存储器的结构示意图，这里，可以采用化学机械抛光工艺(Chemical Mechanical Polish，CMP)打磨所述半导体堆叠结构表面的部分隔热材料(即气凝胶镀层)617、所述半导体堆叠结构表面的部分第一封装层616和所述半导体堆叠结构表面的部分第一子封装层613，直至露出所述顶部电极层602-1为止。
这里，打磨部分隔热材料是指，仅打磨位于所述顶部电极层之上的隔热材料；打磨部分第一封装层是指，仅打磨位于所述顶部电极层之上的第一封装层；打磨部分第一子封装层是指，仅打磨位于所述顶部电极层之上的第一子封装层。
步骤S608、在打磨后的半导体堆叠结构的表面，形成第二地址线层和第二硬掩膜层。
图6J为本申请实施例提供的形成第二地址线层和第二硬掩膜层的结构示意图，本申请实施例中，通过PVD或者CVD的方式，在所述半导体堆叠结构60中的顶部电极层602-1的表面沉积形成第二地址线层605-2(对应上述实施例中的第二导电线)和第二硬掩膜层601-2。这里，所述第二地址线层605-2与所述第一地址线层605-1相同，所述第二硬掩膜层601-2与所述第一硬掩膜层601-1相同。
在一些实施例中，在第一相变存储单元表面形成第一封装层以后，还需要在所述第二方向上，对所述半导体堆叠结构进行继续刻蚀，以形成完整的三维存储器。
如图6K所示，为本申请实施例提供的形成第二地址线层和第二硬掩膜层之后，在第二方向上的半导体堆叠结构61的剖面示意图，所述第二方向为Y轴方向，所述第一方向为X轴方向，所述第二方向与所述第一方向垂直。刻蚀所述顶部电极层和所述相变存储层的刻蚀方向为Z轴方向，所述刻蚀方向分别与所述第二方向和所述第一方向垂直。
步骤S609、在所述第二方向上，由上至下依次刻蚀所述第二地址线层、所述顶部电极层和所述相变存储层，直至暴露出所述中间电极层为止，以形成沿所述第一方向交替排列的第二子间隙和第二相变结构体。
这里，刻蚀所述第二地址线层、所述顶部电极层和所述相变存储层的刻蚀方向，与所述第二方向和所述第一方向垂直。图6L为本申请实施例提供的形成第二子间隙和第二相变结构体的剖面结构示意图，沿Z轴方向，通过所述第二硬掩膜层601-2依次刻蚀所述第二地址线层605-2、所述顶部电极层602-1和所述相变存储层603，直至暴露出所述中间电极层602-2时，停止刻蚀，形成在X轴方向上交替排列的第二子间隙618和第二相变结构体619。
步骤S610、在每一所述第二相变结构体的表面沉积第二子封装层。
如图6M所示，为本申请实施例提供的形成第二子封装层的结构示意图，本申请实施例中，可以通过化学气相沉积法或液相沉积法，在所述第二相变结构体中形成第二子封装层620。所述第二子封装层可以是氮化硅层。所述第二子封装层620可以提高存储单元制造过程中的良好机械支撑能力。
步骤S611、在所述第二方向上，以每一所述第二子间隙的底部为刻蚀起点，由上至下依次刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层，直至暴露出所述衬底为止，以形成沿所述第一方向交替排列的第二间隙和第二相变存储单元。
这里，刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层的刻蚀方向，与所述第一方向和所述第二方向垂直。图6N为本申请实施例提供的形成第二间隙和第二相变存储单元的剖面结构示意图，如图6N所示，沿Z轴方向，依次刻蚀所述中间电极层602-2、所述选通层604、所述底部电极层602-3和所述第一地址线层605-1，直至暴露出衬底时，停止刻蚀，形成沿Y轴方向交替排列的第二间隙621和第二相变存储单元622。本申请实施例中，对所述第一地址层605-1的刻蚀可以完全刻蚀，也可以是部分刻蚀。在一些实施例中，所述氧化层606位于所述衬底的表面，且与所述衬底相邻，在刻蚀过程中，当暴露出所述氧化物层606时，停止刻蚀。所述第二相变存储单元622包裹所述第二相变结构体619，所述第二间隙621包裹所述第二子间隙618。
在一些实施例中，对所述半导体堆叠结构61刻蚀完之后，需要对所述第二相变存储单元的表面进行湿法清洗处理，以去除刻蚀过程的残留物。例如，可以采用稀释后的氢氟酸溶液或去离子水进行清洗。
步骤S612、在每一所述第二相变存储单元的表面沉积第二封装层。
图6O为本申请实施例提供的形成第二封装层的结构示意图，如图6O所示，所述第二封装层623位于所述相变存储单元622的表面。所述第二封装层623可以是氮化硅层、氮化硅层和氧化物层循环交替层。本申请实施例中，所述第二封装层623为氮化硅层。
本申请实施例中，所述第二封装层可以提高存储单元制造过程中的良好机械支撑能力。
步骤S613、在沉积有所述第二封装层的第二间隙中填充所述隔热材料。
这里，所述第二相变存储单元至少包括：相变存储层，所述隔热材料用于隔离相邻相变存储层之间的热串扰。本申请实施例中，所述隔热材料至少包括：气凝胶。
在一些实施例中，所述步骤S613可以通过以下两个步骤实现：
步骤S6131、采用预设的镀膜工艺，在所述第二间隙中形成气凝胶镀层。
本申请实施例中，所述预设的镀膜工艺包括：真空蒸镀工艺、溅射镀工艺或离子镀工艺。所述气凝胶镀层是具有一定流动性的镀层。
步骤S6132、对所述气凝胶镀层进行固化处理，使得所述气凝胶镀层固化于所述第二间隙中。
图6P为本申请实施例提供的气凝胶镀层固化于第二间隙中的结构示意图，如图6P所示，所述气凝胶镀层617固化于所述第二间隙中并覆盖所述第二相变存储单元的表面。
本申请实施例中，在所述第二间隙中填充隔热材料的过程与上述实施例中，在第一间隙中填充隔热材料的过程相同，请参见步骤S606的实现过程进行理解。
步骤S614、打磨所述半导体堆叠结构表面的部分隔热材料、所述半导体堆叠结构表面的部分第二封装层和所述半导体堆叠结构表面的部分第二子封装层，直至暴露出所述第二地址线层为止，以形成具有柱状存储单元的所述三维存储器。
如图6Q所示，为本申请实施例提供的经过平坦化处理后的三维存储器的结构示意图，这里，可以采用CMP工艺打磨所述半导体堆叠结构表面的部分隔热材料(即气凝胶镀层)617、所述半导体堆叠结构表面的部分第二封装层623和所述半导体堆叠结构表面的部分第二子封装层620，直至露出所述第二地址线层605-2为止。
这里，打磨部分隔热材料是指，仅打磨位于所述第二地址线层之上的隔热材料；打磨部分第二封装层是指，仅打磨位于所述第二地址线层之上的第二封装层；打磨部分第二子封装层是指，仅打磨位于所述第二地址线层之上的第二子封装层。
本申请实施例中，所述第一封装层和所述第二封装层构成上述实施例中的封装层。所述第一相变存储单元和所述第二相变存储单元构成上述实施例中的相变存储单元。
除此之外，本申请实施例还提供一种双层的三维存储器，如图6R所示，为本申请实施例提供的双层的三维存储器的剖面结构示意图，所述三维存储器包括：顶部存储单元62和底部存储单元63，所述顶部存储单元和所述底部存储单元均可由本申请实施例提供的三维存储器的形成方法所形成，所述顶部存储单元62和所述底部存储单元63沿Z轴方向依次堆叠。
在一些实施例中，所述三维存储器可以具有多层结构，所述三维存储器可以包括多个顶部存储单元62和底部存储单元63形成的堆叠结构。
本申请实施例提供的三维存储器的形成方法，在第一方向上，在沉积有第一封装层的第二间隙中填充气凝胶隔热材料，并在第二方向上，在沉积有第二封装层的第二间隙填充气凝胶隔热材料，由于所述气凝胶隔热材料的导热系数小于阈值，可以隔离三维存储器中的每两个相邻的相变存储单元之间的热传导，如此，能够减小相邻存储单元之间的热串扰，即使三维存储器中的存储单元之间的距离缩放到更小时，也不会因为存在热串扰而导致相邻存储单元之间的编程干扰，影响三维存储器的存储性能。
本领域内的技术人员应明白，本申请实施例的半导体器件及其形成方法的其他构成以及作用，对于本领域的技术人员而言都是已知的，为了减少冗余，本申请实施例不做赘述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同限定。

Claims (17)

1.一种三维存储器，其特征在于，包括：
多条第一导电线，沿第一方向延伸；
多条第二导电线，沿第二方向延伸，所述第一方向和所述第二方向彼此垂直；
设置在所述第一导电线和所述第二导电线之间、且与所述第一导电线和所述第二导电线均垂直的多个相变存储单元；其中，相邻两个所述相变存储单元之间存在间隙，所述间隙填充有隔热材料，所述隔热材料的导热系数低于阈值。
2.根据权利要求1所述的三维存储器，其特征在于，所述相变存储单元包括沿第三方向依次叠置的相变存储层和选通层；所述第三方向与所述第一方向和第二方向均垂直；
对应地，所述相邻两个所述相变存储单元之间存在间隙，所述间隙填充有隔热材料，包括：
所述隔热材料沿所述第三方向由上至下至少填充至所述间隙中相邻的所述相变存储层之间，以隔离相邻的所述相变存储层之间的热串扰。
3.根据权利要求1所述的三维存储器，其特征在于，所述多条第一导电线沿所述第二方向彼此平行且间隔排布，以使相邻两个所述相变存储单元在所述第二方向具有第二间隙；
所述多条第二导电线沿所述第一方向彼此平行且间隔排布，以使相邻两个所述相变存储单元在所述第一方向具有第一间隙；
对应地，所述间隙填充有隔热材料，包括：
所述第一间隙和/或所述第二间隙填充有所述隔热材料。
4.根据权利要求1至3任一项所述的三维存储器，其特征在于，所述隔热材料至少包括气凝胶。
5.根据权利要求4所述的三维存储器，其特征在于，所述隔热材料的导热系数低于0.01W/mK。
6.根据权利要求1所述的三维存储器，其特征在于，所述相变存储单元表面设有封装层；对应地，所述隔热材料填充于相邻两个所述相变存储单元的所述封装层之间。
7.根据权利要求2所述的三维存储器，其特征在于，所述相变存储单元还包括沿第三方向依次叠置的顶部电极层、中间电极层和底部电极层；其中，所述顶部电极层位于所述相变存储层之上，所述中间电极层位于所述相变存储层和所述选通层之间，所述底部电极层位于所述选通层之下。
8.根据权利要求1所述的三维存储器，其特征在于，所述第一导电线和所述第二导电线沿所述第三方向交替设置；每一所述第一导电线和对应的所述第二导电线之间均设有所述相变存储单元；所述相变存储单元与所述第一导电线和所述第二导电线均垂直且沿所述第三方向延伸，以形成沿所述第三方向堆叠的多层结构。
9.一种三维存储器的形成方法，其特征在于，所述方法包括：
形成半导体堆叠结构；
在第一方向和/或第二方向上将所述半导体堆叠结构刻蚀为具有多个第一间隙和/或第二间隙的相变存储单元，所述第一方向垂直于所述第二方向；
在每一所述第一间隙和/或所述第二间隙中填充隔热材料，以形成所述三维存储器；
其中，所述隔热材料的导热系数低于阈值，所述隔热材料用于隔离每两个相邻的所述相变存储单元之间的热传导。
10.根据权利要求9所述的方法，其特征在于，所述隔热材料至少包括：气凝胶。
11.根据权利要求10所述的方法，其特征在于，所述在每一所述第一间隙和/或第二间隙中填充隔热材料，包括：
采用预设的镀膜工艺，在所述第一间隙和/或所述第二间隙中形成气凝胶镀层；
对所述气凝胶镀层进行固化处理，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中。
12.根据权利要求11所述的方法，其特征在于，所述预设的镀膜工艺至少包括：真空蒸镀工艺。
13.根据权利要求12所述的方法，其特征在于，所述对所述气凝胶镀层进行固化处理，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中，包括：
以预设的加热参数加热所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中，和/或，
采用预设波长的紫外光照射所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中。
14.根据权利要求13所述的方法，其特征在于，所述以预设的加热参数加热所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中，包括：
在具有特定气体的气体环境中，以预设的加热参数加热所述气凝胶镀层，使得所述气凝胶镀层固化于所述第一间隙和/或所述第二间隙中；所述特定气体包括：任意一种惰性气体或氮气。
15.根据权利要求9所述的方法，其特征在于，所述形成半导体堆叠结构，包括：
由下至上依次堆叠形成第一地址线层、底部电极层、选通层、中间电极层、相变存储层和顶部电极层；
对应地，所述在第一方向和/或第二方向上将所述半导体堆叠结构刻蚀为具有多个第一间隙和/或所述第二间隙的相变存储单元，包括：在所述第一方向和/或所述第二方向上，由上至下依次刻蚀所述顶部电极层、所述相变存储层、所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层，直至暴露出衬底为止，以形成沿所述第二方向和/或所述第一方向排列的多个所述第一间隙和/或所述第二间隙，其中，刻蚀所述顶部电极层、所述相变存储层、所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层的刻蚀方向，与所述第一方向和所述第二方向垂直。
16.根据权利要求9所述的方法，其特征在于，所述方法还包括：
在所述第一方向和/或所述第二方向上，采用预设的沉积工艺，在所述相变存储单元的表面沉积封装层；
在位于所述封装层之间的第一间隙和/或第二间隙中填充所述隔热材料。
17.根据权利要求9所述的方法，其特征在于，所述方法还包括：
形成多个沿第三方向依次堆叠的所述半导体堆叠结构；
在所述第一方向和/或所述第二方向上将每一所述半导体堆叠结构刻蚀为具有多个所述第一间隙和/或所述第二间隙的所述相变存储单元，所述第三方向与所述第一方向和第二方向两两相互垂直；
在每一所述第一间隙和/或所述第二间隙中填充所述隔热材料，以形成沿所述第三方向堆叠的多层结构。
CN202011324819.5A 2020-11-23 2020-11-23 一种三维存储器及三维存储器的形成方法 Pending CN112436028A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011324819.5A CN112436028A (zh) 2020-11-23 2020-11-23 一种三维存储器及三维存储器的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011324819.5A CN112436028A (zh) 2020-11-23 2020-11-23 一种三维存储器及三维存储器的形成方法

Publications (1)

Publication Number Publication Date
CN112436028A true CN112436028A (zh) 2021-03-02

Family

ID=74693743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011324819.5A Pending CN112436028A (zh) 2020-11-23 2020-11-23 一种三维存储器及三维存储器的形成方法

Country Status (1)

Country Link
CN (1) CN112436028A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629099A (zh) * 2021-08-06 2021-11-09 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法
WO2022252219A1 (zh) * 2021-06-04 2022-12-08 华为技术有限公司 一种相变存储器及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015134035A1 (en) * 2014-03-07 2015-09-11 Hewlett-Packard Development Company, L.P. Memristor devices with a thermally-insulating cladding
CN106128502A (zh) * 2015-05-06 2016-11-16 爱思开海力士有限公司 电子设备及其操作方法
CN111969110A (zh) * 2020-09-04 2020-11-20 长江先进存储产业创新中心有限责任公司 一种存储器及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015134035A1 (en) * 2014-03-07 2015-09-11 Hewlett-Packard Development Company, L.P. Memristor devices with a thermally-insulating cladding
CN106128502A (zh) * 2015-05-06 2016-11-16 爱思开海力士有限公司 电子设备及其操作方法
CN111969110A (zh) * 2020-09-04 2020-11-20 长江先进存储产业创新中心有限责任公司 一种存储器及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022252219A1 (zh) * 2021-06-04 2022-12-08 华为技术有限公司 一种相变存储器及电子设备
CN113629099A (zh) * 2021-08-06 2021-11-09 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法
CN113629099B (zh) * 2021-08-06 2024-04-16 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法

Similar Documents

Publication Publication Date Title
TWI691058B (zh) 三維儲存裝置及其製造方法
KR102273416B1 (ko) 3 차원 메모리 디바이스의 조인트 개구부 구조 및 그 제조 방법
KR101350091B1 (ko) 크로스-포인트 메모리 구조체, 및 메모리 어레이 형성 방법
US9911790B1 (en) Resistive RAM including air gaps between word lines and between vertical bit lines
JP5981424B2 (ja) メモリー素子に関する柱状構造及び方法
CN110114877A (zh) 三维存储器件及其制作方法
US10483463B2 (en) Memory cells, memory arrays, and methods of forming memory cells and arrays
US20070268739A1 (en) Nanowire memory device and method of manufacturing the same
WO2017034647A1 (en) Multi tier three-dimensional memory devices including vertically shared bit lines
US20140217349A1 (en) Methods of Forming Memory and Methods of Forming Vertically-Stacked Structures
CN112436028A (zh) 一种三维存储器及三维存储器的形成方法
TW202115877A (zh) 用於形成三維記憶裝置的方法
TW201913972A (zh) 記憶體裝置的階梯結構
US20150325789A1 (en) Variable resistance memory device and method of fabricating the same
CN107086269B (zh) 存储器结构
WO2014070682A1 (en) Double self-aligned phase change memory device structure
CN112186102B (zh) 一种半导体器件的形成方法及半导体器件
CN113629099B (zh) 相变存储器及其制造方法
TWI355072B (en) Phase-change memory devices and methods for fabric
KR20080079514A (ko) 반도체 소자의 제조방법
CN112103390B (zh) 一种半导体器件的形成方法及半导体器件
CN109980081B (zh) 可自停止抛光的mram器件的制作方法与mram器件
WO2022089527A1 (zh) 三维存储器及其制造方法
CN112133827B (zh) 一种三维存储器的形成方法及三维存储器
KR20110086453A (ko) 상변화 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210302

RJ01 Rejection of invention patent application after publication