CN113629099B - 相变存储器及其制造方法 - Google Patents
相变存储器及其制造方法 Download PDFInfo
- Publication number
- CN113629099B CN113629099B CN202110904033.9A CN202110904033A CN113629099B CN 113629099 B CN113629099 B CN 113629099B CN 202110904033 A CN202110904033 A CN 202110904033A CN 113629099 B CN113629099 B CN 113629099B
- Authority
- CN
- China
- Prior art keywords
- change memory
- phase change
- tio
- phase
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 172
- 230000008859 change Effects 0.000 title claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000007783 nanoporous material Substances 0.000 claims abstract description 103
- 239000012782 phase change material Substances 0.000 claims abstract description 70
- 239000011148 porous material Substances 0.000 claims abstract description 41
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims abstract description 34
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 9
- 230000001276 controlling effect Effects 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract description 6
- 230000002411 adverse Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 5
- 239000004408 titanium dioxide Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 239000000463 material Substances 0.000 description 16
- 239000007789 gas Substances 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000005265 energy consumption Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000012153 distilled water Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910005936 Ge—Sb Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 2
- 101100356278 Dictyostelium discoideum redA gene Proteins 0.000 description 1
- 229910005872 GeSb Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8616—Thermal insulation means
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种相变存储器及其制造方法，相变存储器中具有呈阵列排布的多个相变存储单元和TiO2纳米多孔材料层，各个相变存储单元均具有依次堆叠的第一电极、相变材料层和第二电极，相邻的相变存储单元之间具有间隙，TiO2纳米多孔材料层填充在所述间隙中并至少包围各个相变存储单元的相变材料层。由此，一方面，利用TiO2纳米多孔材料的机械强度来保证相变存储单元的堆叠结构的稳定性，另一方面，利用TiO2纳米多孔材料的孔隙，来使得相邻的相变存储单元之间的间隙中具有类于空气气隙优良的绝热性，从而有效地解决热串扰带来的不利影响，最终使得相变存储器的信息存储的稳定性得以提高，功耗得以降低。
Description
技术领域
本发明涉及存储器技术领域，特别涉及一种相变存储器及其制造方法。
背景技术
相变存储器(Phase Change RAM，PCRAM)是一种固态半导体非易失性存储器，其具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低等优点，且相比于动态随机存储器(Dynamic Random Access Memory，DRAM)来说，其成本更低，断电后信息不会丢失，存储密度更大，功耗也更低，因此被认为是极具发展前景，并且最有可能完全替代DRAM的新型非易失性存储器。特别地，PCRAM因具备非易失性以及可字节寻址等特点，从而同时具备了作为主存和外存的潜力，由此，PCRAM也被寄希望，以打破主存与外存之间的界限，为未来的存储体系结构带来重大的变革。
然后人们对更高性能产品的需求，如何进一步提高PCRAM的信息存储稳定性并进一步降低PCRAM的功耗，已经成为本领域技术人员亟需解决的技术问题之一。
发明内容
本发明的目的在于提供一种相变存储器，能够提高PCRAM的信息存储稳定性并进一步降低PCRAM的功耗。
为解决上述技术问题，本发明提供一种相变存储器，包括：
呈阵列排布的多个相变存储单元，各个相变存储单元均具有依次堆叠的第一电极、相变材料层和第二电极，相邻的相变存储单元之间具有间隙；
TiO2纳米多孔材料层，填充在所述间隙中并至少包围各个相变存储单元的相变材料层。
可选地，所述TiO2纳米多孔材料层的孔径不大于10nm，和/或，所述TiO2纳米多孔材料层的孔隙率介于40％～60％之间。
可选地，所述TiO2纳米多孔材料层的孔径介于3nm～10nm之间。
可选地，所述TiO2纳米多孔材料层的晶粒结构包括金红石结构、锐钛矿结构以及板钛矿结构中的一种或者多种组合。
可选地，所述TiO2纳米多孔材料层的孔隙内为真空，或者，所述TiO2纳米多孔材料层的孔隙内有空气。
可选地，所述TiO2纳米多孔材料层填充在所述间隙中并包围各个相变存储单元的从第一电极至第二电极的堆叠结构。
可选地，所述的相变存储器还包括填充在所述间隙中的第一绝缘介质填充层和第二绝缘介质填充层，所述TiO2纳米多孔材料层夹在所述第一绝缘介质填充层和所述第二绝缘介质填充层之间。
可选地，每个相变存储单元还具有位于第一电极和相变材料层之间且依次堆叠的选通层和中间电极，所述选通层位于所述第一电极和所述中间电极之间。
可选地，所述的相变存储器还包括：
多条字线，每条字线连接多个所述相变存储单元的第二电极；
多条位线，每条位线连接多个所述相变存储单元的第一电极。
基于同一发明构思，本发明还提供一种相变存储器的制造方法，其包括以下步骤：
在衬底上形成呈阵列排布的多个相变存储单元，各个相变存储单元均具有依次堆叠的第一电极、相变材料层和第二电极，相邻的相变存储单元之间具有间隙；
填充TiO2纳米多孔材料层至所述间隙中，且所述TiO2纳米多孔材料层至少包围各个相变存储单元的相变材料层。
可选地，所述的制造方法，还包括：根据所述间隙的线宽和深度确定待形成的TiO2纳米多孔材料层的孔隙率和孔径尺寸的预设范围；在填充TiO2纳米多孔材料层至所述间隙中的步骤中，通过控制形成的TiO2纳米多孔材料层中的晶粒间距，以调整形成的TiO2纳米多孔材料层的孔隙率和孔径尺寸至所述预设范围内。
可选地，通过化学气相沉积工艺或原子层沉积工艺或者溅射沉积工艺，填充TiO2纳米多孔材料层至所述间隙中。
可选地，在填充TiO2纳米多孔材料层至所述间隙中的步骤中，通过调控反应气压和/或反应温度，来实现TiO2纳米多孔材料层的孔径尺寸及孔隙率的调控。
可选地，所述反应气压为5Pa～500Pa，反应温度为100℃～250℃。
与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
1、TiO2纳米多孔(nano-porous)材料，具有明显孔隙特征和致密性特征，不仅可以保持超薄厚度下高的机械强度，并且具有比二氧化硅更低的热传导率，热稳定性也极好，因此，利用TiO2纳米多孔材料进行相邻的相变存储单元之间的间隙填充，不仅可以利用TiO2纳米多孔材料的机械强度来保证相变存储单元的堆叠结构的稳定性，还能利用TiO2纳米多孔材料的孔隙，来使得相邻的相变存储单元之间的间隙中具有类于空气气隙(air-gap)优良的绝热性，从而有效地解决热串扰带来的不利影响，最终使得相变存储器的信息存储的稳定性得以提高，功耗得以降低，有利于获得耗能更低、体积更小的相变存储器。
2、通过控制形成的TiO2纳米多孔材料层中的晶粒间距，以调整形成的TiO2纳米多孔材料层的孔隙率和孔径尺寸，以使得形成的TiO2纳米多孔材料层具有要求的致密性和热导率，以有效地限制焦耳热在相变材料层材料内部的扩散，使得既能实现在需要操作的存储单元的相变材料层局部最小面积上快速加热，又能避免焦耳热对相邻存储单元的交叉影响，进而改善相变存储器操作期间相邻存储单元之间的热串扰问题。
附图说明
图1是一种相变存储器中产生热串扰问题的结构示意图。
图2是本发明一实施例的相变存储器的立体结构示意图。
图3是本发明一实施例的相变存储器的沿图2中的XX’的剖面结构示意图。
图4是本发明另一实施例的相变存储器的沿图2中的XX’的剖面结构示意图。
图5是本发明又一实施例的相变存储器的沿图2中的XX’的剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本文中的术语“和/或”的含义是二选一或者二者兼具。
相变存储器(phase change RAM，PCRAM)是一种焦耳热诱导材料相变引起电阻变化的存储器，在通入重置(reset)写电流后，PCRAM的相变材料层的温度迅速升高，在达到相变材料层熔点后较短时间内相变材料层的材料快速冷却，此时固定在非晶态，为高阻态。为了使相变材料层的材料重新回到晶态，需要通入设置(set)电流，相变材料层需要被加热到结晶温度和熔化温度之间，进而使得相变材料层中的晶核和微晶快速生长。可见，焦耳热控制着相变存储器的整个相变存储过程。
但是，发明人研究发现，请参考图1，随着相变存储器的相变存储单元尺寸的不断减小，相邻相变存储单元的间距也不断减小(例如被限制在20nm以内)，当通过相应的字线WL和相应的位线BL选中待操作的相变存储单元Bit 2，并对该相变存储单元Bit 2通入相应的电流(reset写电流或者set设置电流)后，该相变存储单元Bit 2的局部面积会快速产生焦耳热，该焦耳热形成的热扩散(thermal crosstalk)会对其周边的相变存储单元Bit 1、Bit 3产生交叉影响，例如，当对该相变存储单元Bit 2通入相应的reset写电流时，由于大的reset写电流引发的高焦耳热形成的热扩散(thermal crosstalk)会使得相变存储单元Bit 2周边的存储单元Bit 1、Bit 3因热串扰而结晶。显然，该热串扰造成相变存储器的信息存储的稳定性难以进一步提高，功耗难以进一步降低。
发明人还研究发现，目前相变存储器的相变存储单元间的间隙，通常是通过填充致密的二氧化硅(SiO2)等氧化物来阻碍热扩散(thermal crosstalk，即热串扰)，但是这种致密的SiO2氧化物膜，虽然可以对具有高深宽比的相变存储单元起到很好的支撑作用，但是其热导率通常很难满足实际需求，由此导致相变存储器操作期间的串扰(disturb)都比较严重。
基于此，本发明提供一种相变存储器，通过采用TiO2(二氧化钛)纳米多孔材料填充相邻的相变存储单元之间的间隙，且该TiO2(二氧化钛)纳米多孔材料至少包围各个相变存储单元的相变材料层，在对具有高深宽比的相变存储单元起到很好的支撑作用的同时，还能够改善相变存储器操作期间相邻相变存储单元之间的热串扰问题，进而最终使得相变存储器的信息存储的稳定性得以提高，功耗得以降低，有利于获得耗能更低、体积更小的相变存储器。
请参考图2和图3，本发明一实施例提供一种相变存储器，包括呈阵列排布的多个相变存储单元10以及填充在相邻的相变存储单元之间的间隙11中的TiO2纳米多孔材料层110。
本实施例的相变存储器还具有多条字线(word line，WL)和多条位线(bit line，BL)，字线WL和位线BL正交，各个相变存储单元10分别设置在相应的字线WL和位线BL的交叉点处，且各个相变存储单元10均为柱状结构，具有自下而上依次堆叠的第一电极(bottomelectrode，BE)、相变材料层(phase change materials，PCM)和第二电极(top electrode，TE)。
其中，第一电极BE、相变材料层PCM和第二电极TE、字线WL和位线BL的材料可以为任意合适的材料。
作为一种示例，相变材料层PCM的材料可以包括Ge-Sb-Te基相变材料(又称为GST)、Ge-Te基相变材料、Ge-Sb基相变材料、Si-Sb-Te基相变材料、Sb-Te基相变材料、Sb基相变材料等中的至少一种，可以是两种相变材料的组合、三种相变材料的组合或者更多种相变材料的组合。其中，Ge-Sb-Te基相变材料由Ge、Sb、Te三元素组成，其可以包括但不限于Ge3Sb4Te8、Ge2Sb2Te5、Ge2Sb2Te4、GeSb2Te4等，Ge-Te基相变材料由Ge和Te两元素组成。其中，Ge-Sb基相变材料由Ge和Sb两元素组成，Si-Sb-Te基相变材料由Si-、Sb、Te三元素组成，可以包括但不限于:Si11Sb57Te32、Si18Sb52Te30、Si24Sb48Te28等。
因此，基于相变材料层PCM所含的相变材料可以是单一的，也可以是多种相变材料组合而成的情况，本发明对于相变材料层PCM的层数不做具体限制，可以是单层，也可以是为多层，例如2层、3层、4层、5层、6层甚至更多层，相邻两层相变材料的结晶温度和阈值电压可以不同，当结晶温度和阈值电压不同的相变材料所对应的发生相变的脉冲电压或者脉冲电流也不同，这样，在特定大小的脉冲电压或者脉冲电流下，可能使相变材料层PCM的全部层的相变材料均位于低阻态，也可能使相变材料层PCM的全部层的相变材料均位于高阻态，也可能使其中部分层的相变材料位于低阻态，而另外部分层相变材料位于高阻态，由此，相变存储器的低阻态对应相变材料层PCM中的全部或部分相变材料结晶，相变存储器的高阻态对应相变材料层PCM的非晶态。
第一电极BE和第二电极TE可选用单一导电材料或者多种导电材料的组合，可以包括Ta、TaN、TiAIN、TaAIN、Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni与Ru等中的一种或者两种以上组合。
本实施例中，由于当通过相应的字线WL和相应的位线BL选中待操作的相变存储单元10，并对该相变存储单元10通入相应的电流(reset写电流或者set设置电流)后，该相变存储单元10的相变材料层PCM的局部面积会快速产生焦耳热，该焦耳热形成的热扩散(thermal crosstalk)容易对其周边的相变存储单元10产生交叉影响。在本实施例中，通过采用TiO2纳米多孔材料层110填充在相邻相变存储单元10之间的间隙中且位于相变材料层PCM段内，以包围各个相变存储单元10的相变材料层PCM，以改善相变存储器操作期间相邻相变存储单元10之间的热串扰问题，进而最终使得相变存储器的信息存储的稳定性得以提高，功耗得以降低，有利于获得耗能更低、体积更小的相变存储器。
此时，相变存储器还包括填充在各个间隙11中的第一绝缘介质填充层111、第二绝缘介质填充层112，且在每个间隙11中，第一绝缘介质填充层111、TiO2纳米多孔材料层110和第二绝缘介质填充层112自下而上依次堆叠，即TiO2纳米多孔材料层110夹在第一绝缘介质填充层111和第二绝缘介质填充层112之间。第一绝缘介质填充层111和第二绝缘介质填充层112的材料可以为任意合适的热绝缘材料，例如二氧化硅、氮氧化硅、氮化硅、氧化铝、或其它低介电常数的介质材料等等，第一绝缘介质填充层111和第二绝缘介质填充层112的材料可以相同，也可以不同。
可选地，在通过相应的成膜工艺填充TiO2纳米多孔材料层110至各个间隙11中时，控制形成的TiO2纳米多孔材料层110中的晶粒110a的间距，可以调整TiO2纳米多孔材料层110中的孔隙110b的占有率(简称孔隙率)和孔隙110b的孔径尺寸，以使得TiO2纳米多孔材料层110具有要求的致密性和热导率。
间隙11的线宽和深度是决定TiO2纳米多孔材料层110的孔径和孔隙率大小的关键因素之一，间隙11的线宽越大，深度越浅，允许TiO2纳米多孔材料层110的孔径越大，孔隙率越大。作为一种示例，当间隙11线宽为20nm以下时，TiO2纳米多孔材料层110的孔径优选地不大于10nm(例如3nm～10nm或者1nm～10nm等)，TiO2纳米多孔材料层110的孔隙率优选地介于40％～60％(例如50％等)，以保证TiO2纳米多孔材料层110能够很好地填充到间隙11中。上述孔径和孔隙率的TiO2纳米多孔材料层110，在超薄厚度下既能够有足够的孔隙和绝热特性，来改善热串扰问题，又能具有足够的机械强度来支撑周围的相变存储单元的堆叠结构，保证器件结构的稳定性，以防止相变存储单元的堆叠结构在后续工艺中有坍塌的风险。
可选地，TiO2纳米多孔材料层110的晶粒110a的结构可以是金红石结构(一种四方晶体)、锐钛矿结构(另一种四方晶体)或者板钛矿结构(一种正交晶体)，也可以是这三种晶体结构中的两种或者三种的组合。
可选地，TiO2纳米多孔材料层110的孔隙110b内为真空(可以是完全真空或者近似真空的状态)，或者，TiO2纳米多孔材料层110的孔隙110b内有空气，由此，使得利用TiO2纳米多孔材料层110中的孔隙11b，来使得相邻的相变存储单元10之间的间隙11中具有类于空气气隙(air-gap)优良的绝热性，从而有效地解决热串扰带来的不利影响，最终使得相变存储器的信息存储的稳定性得以提高，功耗得以降低，有利于获得耗能更低、体积更小的相变存储器。
需要说明的是，为了最大程度的改善热串扰问题，请参考图4，在本发明的另一实施例的相变存储器中，形成的TiO2纳米多孔材料层110填充在相邻的相变存储单元10的间隙中并包围各个相变存储单元10的从第一电极BE至第二电极TE的堆叠结构，即形成的TiO2纳米多孔材料层110围绕在各个相变存储单元10的外围。
应当注意的是，本发明的相变存储器中，各个相变存储单元10的结构可以不仅仅限定于上述堆叠结构，还可以包括其他设置在第一电极和第二电极之间的任意合适结构。例如，请参考图5，在本发明的又一实施例中，相变存储器的每个相变存储单元10还具有位于第一电极BE和相变材料层PCM之间的选通层(ovonic threshold switch，OTS)和中间电极(middle electrode，ME)，且选通层OTS位于第一电极BE和中间电极ME之间。该选通层OTS与中间电极ME和第一电极BE一道构成双向阈值开关选通器(selector)，且在对该相变存储单元进行擦写操作时，该双向阈值开关选通器能够保持开启导通状态，使得双向阈值开关选通器上方的相变材料层PCM发生相变，而擦写操作完成后保持关闭状态。从而能有效避免该相变存储单元与周边的相变存储单元之间的读写串扰问题，且双向阈值开关选通器的物理特性和三维交叉堆叠阵列结构的特点相结合，可以使得三维交叉堆叠型相变存储器采用一种V/2偏置方法来实现相变存储单元的擦写操作。
选通层OTS的材料可以是任意合适的材料，例如包括硫系化合物材料，该硫系化合物材料可以是Ge-Se基材料，Ge-Te基材料等等。该实施例中，TiO2纳米多孔材料层110填充在相邻的相变存储单元10的间隙11中，可以包围各个相变存储单元10的从第一电极BE至第二电极TE的全部高度的堆叠结构，可以包围各个相变存储单元10的包括相变材料层PCM在内的部分高度的堆叠结构。
再例如，在本发明的其他实施例中，相变存储器还可以包括分别设置在每条字线WL的上方的多个相变存储单元(未图示)，该相变存储单元与字线WL下方的相变存储单元10共用同一字线WL，其具体结构可以与字线WL下方的相变存储单元10的结构关于字线WL呈轴对称，在此不再详述。由此，可以实现更高存储密度的存储器。
请参考图4和图5，基于同一发明构思，本发明一实施例还提供一种相变存储器的制造方法，用于制造本发明的相变存储器，该制造方法包括以下步骤：
S1，提供一衬底(未图示)，在衬底上形成呈阵列排布的多个相变存储单元10，各个相变存储单元10均具有依次堆叠的第一电极BE、相变材料层PCM和第二电极TE，相邻的相变存储单元10之间具有间隙11；
S2，填充TiO2纳米多孔材料层110至间隙11中，且TiO2纳米多孔材料层110至少包围各个相变存储单元10的相变材料层PCM。
其中，在步骤S1中，在衬底上形成呈阵列排布的多个相变存储单元10及间隙11的步骤包括：首先，提供衬底，该衬底是任意合适的衬底材料，例如硅、锗、绝缘体上硅等等；然后，通过化学气相沉积、物理气相沉积或原子层沉积等合适的工艺方法，由下至上依次堆叠形成第一电极(BE)层、选通层OTS(可选地)、中间电极(ME)层(可选地)、相变材料层PCM、第二电极(TE)层以及字线(WL)层(可选地)，以形成堆叠结构；接着，通过光刻和刻蚀工艺，刻蚀该堆叠结构至暴露出衬底的顶面，以形成若干间隙11，这些间隙11可以有长度沿字线方向延伸的间隙，也可以有长度沿位线方向延伸的间隙，进而定义出相应的呈阵列排布的相变存储单元10。
由于间隙11的线宽和深度是决定TiO2纳米多孔材料层110的孔径和孔隙率大小的关键因素之一，间隙11的线宽越大，深度越浅，允许TiO2纳米多孔材料层110的孔径越大，孔隙率越大，而且TiO2纳米多孔材料层110的孔径越大，孔隙率越大，其致密性越低，热导率越高，因此在步骤S2中，可以先根据间隙11的线宽和深度确定填充所需的TiO2纳米多孔材料层110的孔径尺寸和孔隙率大小的预设范围。例如，当间隙11线宽为20nm以下时，TiO2纳米多孔材料层110的孔径优选地不大于10nm(例如3nm～10nm或者1nm～10nm等)，TiO2纳米多孔材料层110的孔隙率优选地介于40％～60％(例如50％等)，以保证TiO2纳米多孔材料层110能够很好地填充到间隙11中。
然后根据该预设范围设定形成和填充TiO2纳米多孔材料层110的工艺条件参数，以控制形成的TiO2纳米多孔材料层110中的晶粒间距，进而控制和调整形成的TiO2纳米多孔材料层110的孔隙率和孔径尺寸，最终使得形成的TiO2纳米多孔材料层110具有要求范围的孔隙率和孔径尺寸，达到要求的致密性和热导率。
在步骤S2中，可以通过化学气相沉积工艺或者原子层沉积工艺或者溅射沉积工艺，来形成TiO2纳米多孔材料层110并填充至各个间隙11中。其中，化学气相沉积工艺或者原子层沉积工艺可以采用四异丙醇钛(TPT)或者TiCl4为钛源气体。形成和填充TiO2纳米多孔材料层110时，将钛源气体和蒸馏水(H2O)分别经水浴加热，并在辅助气体(例如氮气N2等)的鼓吹作用下形成气泡，由此使得钛源气体和蒸馏水(H2O)均以蒸汽的形式，分别从反应腔两个进气口(例如顶口和侧口)进入反应腔。在反应腔内钛源气体和蒸馏水充分接触反应，并被沉积到加热的衬底上，以覆盖在各个间隙11的内表面上以及各个间隙11外围的各个相变存储单元10的表面上，直至在间隙11中填满TiO2纳米多孔材料层110。其中，当钛源气体为TiCl4时，形成TiO2纳米多孔材料层110的反应原理如下：TiCl4(g)+2H2O(g)→TiO2+4HCl(g)。
可选地，水蒸气和辅助气体组成的混合气体(例如N2+H2O)的流量与钛源气体和辅助气体组成的混合气体(例如N2+TPT或者N2+TiCl4)的流量之比为1:1～2:1。
在本实施例中，可以通过调控反应气压和/或反应温度，来实现TiO2纳米多孔材料层110的孔径及孔隙率的调控，反应气压越高，反应温度越高，TiO2纳米多孔材料层110的孔径越小，孔隙率越小。作为一种示例，通过调控反应气压和/或反应温度，使得填充在间隙11中的TiO2纳米多孔材料层110的孔隙率介于40％～60％(体积占比)，孔径尺寸介于3nm～10nm之间，此时，填充在间隙11中的TiO2纳米多孔材料层110在超薄厚度下，既能够有足够的孔隙和绝热特性来改善热串扰问题，又能具有足够的机械强度来支撑周围的相变存储单元的堆叠结构，保证器件结构的稳定性，以防止相变存储单元的堆叠结构在后续工艺中有坍塌的风险。
作为一种示例，在步骤S2中，填充TiO2纳米多孔材料层110至间隙11中的工艺中，反应压强为5Pa～500Pa，反应温度为100℃～250℃范围。
本实施例的相变存储器的制造方法，实际上不改变现有技术中的其他工序，仅仅是将原先在相邻的相变存储单元10之间的间隙11中填充满二氧化硅的工艺，替换为在相邻的相变存储单元10之间的间隙11中填充满TiO2纳米多孔材料层110。
此外，需要进一步说明的是，本发明的相变存储器的制造方法中不限于间隙11中仅仅填充TiO2纳米多孔材料层110的情况，如图3所示，在本发明的其他实施例中，还可以在间隙11中填充TiO2纳米多孔材料层110之前，先采用膜层填充方法，在间隙11中填充第一绝缘介质填充层111；和/或，在间隙11中填充TiO2纳米多孔材料层110之后，再采用膜层填充方法，在间隙11中填充第二绝缘介质填充层112。
具体地例如，在本发明的一实施例中，请参考图3，将在相邻的相变存储单元10之间的间隙11中填充的工艺，分成三步：第一步，在各个间隙11中填充一定厚度的二氧化硅，可以进一步回刻蚀二氧化硅，去除间隙11部分高度内的二氧化硅，也可以省略该回刻蚀，以形成填充在间隙11底部的第一绝缘介质填充层111；第二步，在各个间隙11中继续填充TiO2纳米多孔材料层110，TiO2纳米多孔材料层110包围相变材料层PCM的整个高度的侧壁，可以进一步回刻蚀TiO2纳米多孔材料层110，去除间隙11部分高度内的TiO2纳米多孔材料层110，也可以省略该回刻蚀；第三步，在各个间隙11中继续填充二氧化硅，直至间隙11被填满，以形成填充在间隙11顶部的第二绝缘介质填充层112。
综上所述，本发明的相变存储器及其制造方法，利用TiO2纳米多孔材料进行相邻的相变存储单元之间的间隙填充，不仅可以利用TiO2纳米多孔材料的机械强度来保证相变存储单元的堆叠结构的稳定性，还能利用TiO2纳米多孔材料的孔隙，来使得相邻的相变存储单元之间的间隙中具有类于空气气隙(air-gap)优良的绝热性，从而有效地解决热串扰带来的不利影响，最终使得相变存储器的信息存储的稳定性得以提高，功耗得以降低。此外，由于TiO2纳米多孔材料层的填充能够有效地解决热串扰带来的不利影响，且能够给相变存储单元提高足够的机械支撑，因此有利于进一步缩小存储单元的尺寸和间距，进而满足功耗更低、体积更小的相变存储器的制造需求。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。
Claims (13)
1.一种相变存储器，其特征在于，包括：
呈阵列排布的多个相变存储单元，各个相变存储单元均具有依次堆叠的第一电极、相变材料层和第二电极，相邻的相变存储单元之间具有间隙；
TiO2纳米多孔材料层，填充在所述间隙中并至少包围各个相变存储单元的相变材料层。
2.如权利要求1所述的相变存储器，其特征在于，所述TiO2纳米多孔材料层的孔径不大于10nm，和/或，所述TiO2纳米多孔材料层的孔隙率介于40％～60％。
3.如权利要求1所述的相变存储器，其特征在于，所述TiO2纳米多孔材料层的晶粒结构包括金红石结构、锐钛矿结构以及板钛矿结构中的一种或者多种组合。
4.如权利要求1所述的相变存储器，其特征在于，所述TiO2纳米多孔材料层的孔隙内为真空，或者，所述TiO2纳米多孔材料层的孔隙内有空气。
5.如权利要求1所述的相变存储器，其特征在于，所述TiO2纳米多孔材料层填充在所述间隙中并包围各个相变存储单元的从第一电极至第二电极的堆叠结构。
6.如权利要求1所述的相变存储器，其特征在于，还包括填充在所述间隙中的第一绝缘介质填充层和第二绝缘介质填充层，所述TiO2纳米多孔材料层夹在所述第一绝缘介质填充层和所述第二绝缘介质填充层之间。
7.如权利要求1-6中任一项所述的相变存储器，其特征在于，每个相变存储单元还具有位于第一电极和相变材料层之间且依次堆叠的选通层和中间电极，所述选通层位于所述第一电极和所述中间电极之间。
8.如权利要求1-6中任一项所述的相变存储器，其特征在于，还包括：
多条字线，每条字线连接多个所述相变存储单元的第二电极；
多条位线，每条位线连接多个所述相变存储单元的第一电极。
9.一种如权利要求1-8中任一项所述的相变存储器的制造方法，其特征在于，包括以下步骤：
在衬底上形成呈阵列排布的多个相变存储单元，各个相变存储单元均具有依次堆叠的第一电极、相变材料层和第二电极，相邻的相变存储单元之间具有间隙；
填充TiO2纳米多孔材料层至所述间隙中，且所述TiO2纳米多孔材料层至少包围各个相变存储单元的相变材料层。
10.如权利要求9所述的制造方法，其特征在于，还包括：根据所述间隙的线宽和深度确定待形成的TiO2纳米多孔材料层的孔隙率和孔径尺寸的预设范围；在填充TiO2纳米多孔材料层至所述间隙中的步骤中，通过控制形成的TiO2纳米多孔材料层中的晶粒间距，以调整形成的TiO2纳米多孔材料层的孔隙率和孔径尺寸至所述预设范围内。
11.如权利要求9所述的制造方法，其特征在于，通过化学气相沉积工艺或原子层沉积工艺或者溅射沉积工艺，填充TiO2纳米多孔材料层至所述间隙中。
12.如权利要求11所述的制造方法，其特征在于，在填充TiO2纳米多孔材料层至所述间隙中的步骤中，通过调控反应气压和/或反应温度，来实现TiO2纳米多孔材料层的孔径尺寸及孔隙率的调控，其中，反应气压越高，反应温度越高，所述TiO2纳米多孔材料层的孔径越小，孔隙率越小。
13.如权利要求12所述的制造方法，其特征在于，所述反应气压为5Pa～500Pa，反应温度为100℃～250℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110904033.9A CN113629099B (zh) | 2021-08-06 | 2021-08-06 | 相变存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110904033.9A CN113629099B (zh) | 2021-08-06 | 2021-08-06 | 相变存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113629099A CN113629099A (zh) | 2021-11-09 |
| CN113629099B true CN113629099B (zh) | 2024-04-16 |
Family
ID=78383459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110904033.9A Active CN113629099B (zh) | 2021-08-06 | 2021-08-06 | 相变存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113629099B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230180640A1 (en) * | 2021-12-08 | 2023-06-08 | International Business Machines Corporation | Stacked cross-point phase change memory |
| CN114859622B (zh) * | 2022-03-25 | 2024-07-30 | 成都信息工程大学 | 一种空间光调制器及其设计方法、光束扫描方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394088B2 (en) * | 2005-11-15 | 2008-07-01 | Macronix International Co., Ltd. | Thermally contained/insulated phase change memory device and method (combined) |
| CN103682089A (zh) * | 2012-09-11 | 2014-03-26 | 中国科学院上海微系统与信息技术研究所 | 高速、高密度、低功耗的相变存储器单元及制备方法 |
| US8722455B2 (en) * | 2010-09-28 | 2014-05-13 | Chinese Academy Of Sciences | Phase change memory structure having low-K dielectric heat-insulating material and fabrication method thereof |
| CN108630723A (zh) * | 2013-06-03 | 2018-10-09 | 美光科技公司 | 热优化相变存储器单元及其制造方法 |
| CN112436028A (zh) * | 2020-11-23 | 2021-03-02 | 长江先进存储产业创新中心有限责任公司 | 一种三维存储器及三维存储器的形成方法 |
-
2021
- 2021-08-06 CN CN202110904033.9A patent/CN113629099B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394088B2 (en) * | 2005-11-15 | 2008-07-01 | Macronix International Co., Ltd. | Thermally contained/insulated phase change memory device and method (combined) |
| US8722455B2 (en) * | 2010-09-28 | 2014-05-13 | Chinese Academy Of Sciences | Phase change memory structure having low-K dielectric heat-insulating material and fabrication method thereof |
| CN103682089A (zh) * | 2012-09-11 | 2014-03-26 | 中国科学院上海微系统与信息技术研究所 | 高速、高密度、低功耗的相变存储器单元及制备方法 |
| CN108630723A (zh) * | 2013-06-03 | 2018-10-09 | 美光科技公司 | 热优化相变存储器单元及其制造方法 |
| CN112436028A (zh) * | 2020-11-23 | 2021-03-02 | 长江先进存储产业创新中心有限责任公司 | 一种三维存储器及三维存储器的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113629099A (zh) | 2021-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI407608B (zh) | 固態記憶體裝置、資料處理系統、及資料處理裝置 | |
| KR100687750B1 (ko) | 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법 | |
| US7220983B2 (en) | Self-aligned small contact phase-change memory method and device | |
| CN113629099B (zh) | 相变存储器及其制造方法 | |
| US9276202B2 (en) | Phase-change storage unit containing TiSiN material layer and method for preparing the same | |
| US20070145346A1 (en) | Connection electrode for phase change material, associated phase change memory element, and associated production process | |
| JP2007129198A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US20070025226A1 (en) | Phase change memory device and method of manufacturing the same | |
| TW201208159A (en) | One-mask phase change memory process integration | |
| JP2010258249A (ja) | 相変化メモリ装置 | |
| US20130087756A1 (en) | Heat shield liner in a phase change memory cell | |
| JP2006229238A (ja) | 相変化メモリ素子及びその製造方法 | |
| US11233198B2 (en) | Three-dimensional stacked memory and preparation method thereof | |
| US10777745B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
| US11245073B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
| US7964935B2 (en) | Phase change random access memory and semiconductor device | |
| JP2015072977A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US9276208B2 (en) | Phase change memory cell with heat shield | |
| KR100857466B1 (ko) | 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법 | |
| US11950517B2 (en) | Three-dimensional semiconductor memory devices | |
| US20090101885A1 (en) | Method of producing phase change memory device | |
| KR100687757B1 (ko) | 멀티비트 상변화 메모리 및 이를 이용한 동작방법 | |
| US7985693B2 (en) | Method of producing phase change memory device | |
| US20120286229A1 (en) | Memory Cells | |
| KR20210124611A (ko) | 3차원 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |