KR100687757B1 - 멀티비트 상변화 메모리 및 이를 이용한 동작방법 - Google Patents

멀티비트 상변화 메모리 및 이를 이용한 동작방법 Download PDF

Info

Publication number
KR100687757B1
KR100687757B1 KR1020050120163A KR20050120163A KR100687757B1 KR 100687757 B1 KR100687757 B1 KR 100687757B1 KR 1020050120163 A KR1020050120163 A KR 1020050120163A KR 20050120163 A KR20050120163 A KR 20050120163A KR 100687757 B1 KR100687757 B1 KR 100687757B1
Authority
KR
South Korea
Prior art keywords
phase change
change material
electrode
material layer
thin film
Prior art date
Application number
KR1020050120163A
Other languages
English (en)
Inventor
류상욱
유병곤
윤성민
최규정
이승윤
박영삼
이남열
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020050120163A priority Critical patent/KR100687757B1/ko
Application granted granted Critical
Publication of KR100687757B1 publication Critical patent/KR100687757B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Semiconductor Memories (AREA)

Abstract

정보저장 밀도를 증가시키고, 아날로그 메모리로 사용될 수 있으며, 신뢰성이 우수한 멀티비트 상변화 메모리 및 이를 이용한 동작방법을 제공한다. 그 메모리 및 방법은 격리박막과 상변화 재료층이 반복하면서 적어도 1회 이상 적층된 단위셀을 포함한다. 격리박막을 통하여 입력된 전기적 신호가 열에너지로 바뀌어 격리박막에서부터 가까운 곳에 위치하는 상변화 재료층부터 순차적으로 결정화하여 프로그래밍한다.
멀티비트, 상변화 메모리, 격리박막, 결정화

Description

멀티비트 상변화 메모리 및 이를 이용한 동작방법{Multi-bit phase change memory cell and method of operating using the same}
도 1은 종래의 상변화 재료가 포함된 비휘발성 메모리를 상변화 메모리(phase change memory, PCM)를 나타낸 단면도이다.
도 2a 내지 도 2e는 본 발명에 따른 비휘발성 멀티비트 상변화 메모리의 제조 방법을 설명하기 위한 단면도이다.
도 3은 본 발명의 상변화 메모리에 의한 동작방법을 설명하는 단면도를 나타낸 것이다.
*도면의 주요부분에 대한 부호의 설명*
100; 기판 102; 제1 절연막
104; 하부전극 106; 격리박막
108; 상변화 재료층 110; 상부전극
본 발명은 상변화 메모리소자 및 이를 이용한 동작방법에 관한 것으로, 특히 적층된 각각의 상변화 박막의 결정화 상태가 전기적인 입력에 의해 변함으로써, 결 정화된 박막의 배열상태에 따라 각각 다른 전기저항 상태를 나타내는 비휘발성 상변화 메모리 및 이를 이용한 동작방법에 관한 것이다.
주기율표 상의 IVA족부터 VIA 족까지의 원소들로 구성되는 상변화 재료는 그 결정구조에 따라 광학적 반사도 및 전기저항이 변화하는 특성을 갖는다. 이러한 반사도의 변화를 광학저장 매체의 제조에 응용할 수 있으며, 현재 DVD-RW 등과 같이 상변화 재료를 포함하는 제품들이 생산되고 있다.
한편, 결정구조에 따라 전기저항이 바뀌는 특성을 이용하여 비휘발성 메모리를 제조할 수 있다. 일반적으로 상변화 재료의 비저항은 비정질상태일 때 높고 결정상태일 때 낮으며 그 값은 100배 이상의 차이를 나타낸다. 비저항의 차이를 가져오는 상변화는 전류나 전압 등의 전기적인 입력에 의하여 발생된다.
대표적인 상변화 재료인 GeSbTe(GST)의 경우 비정질상태의 GST에 전류를 일정시간 동안 흐르게 하면 GST의 온도가 결정화 온도 이상으로 상승하여 결정 상태로 바뀌게 된다. 결정상태의 GST에 다시 전류 펄스를 인가하면 GST의 온도가 녹는점 이상으로 상승하여 액체 상태로 바뀐다. 펄스가 종료된 후 급속한 냉각을 하면, 액체상태의 구조가 그대로 유지된 채로 냉각되어 결국 비정질상태로 남게 된다. 일반적으로 비정질에서 결정상태로 변화하는 상변화를 "Set" 결정 상태에서 비정질상태로 변화하는 상변화를 "Reset" 이라고 부른다. "Reset" 시 상변화 재료를 융해시켜야 하고 급랭(quenching)에 의하여 비정질 상을 얻어야 한다. 이에 따라, "Reset"은 "Set"에 비해 짧은 시간 동안 높은 전류펄스를 인가하여야 한다. 한편, 전기적인 입력에 의하여 "Set"과 "Reset"의 가역적인 변환이 가능하므로 상변화 재 료를 비휘발성 메모리 용도로 사용할 수 있다.
도 1은 종래의 상변화 재료가 포함된 비휘발성 메모리를 상변화 메모리(phase change memory, PCM)를 나타낸 단면도이다. 종래의 상변화 메모리는 일반적으로 상변화 재료층(18)의 아래와 위 쪽에 각각 하부전극(12) 및 상부전극(20)이 위치하는 구조를 갖는다.
도 1에 의하면, 예시된 상변화 메모리는 하부전극(12) 상부에 단층의 상변화 재료층(18)이 배치된 구조이다. 하부전극(12)과 상부전극(20)을 통하여 전류를 흘려주면 하부전극(12)과 상변화 재료층(18)이 만나는 발열전극(14)에서 열이 발생한다. 발생된 열은 프로그래머블 볼륨(programmable volume)이라고 불리는 상변화 재료층(18)의 일부 영역에서 상(phase)이 바뀌게 된다. 일반적으로 상변화 재료의 자체 발열은 상변화를 일으키기에 충분하지 못하기 때문에 전기저항이 높은 재료를 발열전극 물질로 사용하여 발열을 촉진한다.
그런데, 종래의 상변화 메모리에서 멀티비트(multi-bit) 정보저장은 상변화 재료의 프로그래머블 볼륨을 조절하여 저항값의 변화를 얻으려는 시도가 있었으나 정량적이지 못하고 신뢰도에서 문제가 있다. 또한, 아직까지 전체 셀의 면적을 줄이지 않고 정보저장 밀도를 증가시킬 수 있고, 아날로그 메모리에 사용될 수 있는 멀티비트 상변화 메모리는 구현되고 있지 않다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 정보저장 밀도를 증가시키고, 아날로그 메모리로 사용될 수 있으며, 신뢰성이 우수한 멀티비트 상변화 메모 리를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 멀티비트 상변화 메모리의 동작방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 멀티비트 상변화 메모리는 전류에 의해 도전되는 제1 전극과, 상기 제1 전극 상의 일부에 형성되고, 격리박막과 상변화 재료층이 반복하면서 적어도 1회 이상 적층된 단위셀 및 상기 제1 전극의 반대쪽의 상기 단위셀에 접촉하며, 전류에 의해 도전되는 제2 전극을 포함한다.
상기 단위셀을 이루는 상기 상변화 재료층들은 전기적인 입력에 의하여 결정되는 결정상태와 비정질 상태의 박막의 부피의 비에 의해 저항이 가변될 수 있다. 상기 단위셀의 상변화 재료층은 결정화 온도가 가장 낮은 상변화 재료가 가장 낮은 층에 위치하고 결정화 온도가 가장 높은 상변화 재료가 가장 높은 층에 위치하도록 배열될 수 있다.
상기 격리박막은 타이타늄 화합물 또는 탄탈륨 화합물로 이루어질 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 멀티비트 상변화 메모리를 이용한 동작방법은 먼저 전극에 의해 전기적으로 연결되고, 격리박막과 상변화 재료층이 반복하면서 적어도 1회 이상 적층된 단위셀을 준비한다. 이어서, 상기 전극과 상기 전극에 접촉한 상기 격리박막을 통하여 입력된 전기적 신호가 열에너지로 바뀌어 상기 격리박막에서부터 가까운 곳에 위치하는 상변화 재료층부터 순 차적으로 결정화하여 프로그래밍한다.
상기 단위셀의 각각의 상변화 재료층 중에서 융점이 가장 높은 상변화 재료층보다 높은 온도의 열을 전기적 입력 신호에 의해 발생시켜, 상기 단위셀에 저장된 정보를 한꺼번에 소거할 수 있다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 실시예 전체에 걸쳐서 동일한 참조부호는 동일한 구성요소를 나타낸다.
본 발명에서는 종래의 비휘발성 멀티비트 상변화 메모리에 비해 정량적으로 여러 가지 조합의 저항값을 기억시킬 수 있고 신뢰성을 높일 수 있는 메모리를 제공한다. 여러 가지 조합의 저항값을 단위셀에 기억시키기 위해서는 전체 단위셀의 상변화 물질 영역 중에서 결정상태와 비정질상태의 부피분율이 중요하다. 본 발명에서 제시된 적층 구조는 각각 다른 결정화 온도를 가지는 상변화 물질 중 특정층의 상변화 물질을 결정상태 또는 비정질상태로 변화시킴으로써 여러 가지 저항값을 만들어 낼 수 있다. 이때, 각각의 저항값은 기억시키고자 하는 데이터 비트에 해당한다.
도 2a 내지 도 2e는 본 발명에 따른 비휘발성 멀티비트 상변화 메모리의 제조 방법을 설명하기 위한 단면도이다. 즉, 상변화 박막재료의 증착 단계와 식각공 정을 포함한 소자의 연속적인 제조단계를 설명한 단면도이다.
도 2a를 참조하면, 예컨대 반도체로 이루어진 기판(100) 상에 제1 절연막(102) 및 하부전극 물질층(104a)을 순차적으로 형성한다. 제1 절연막(102)은 실리콘 산화막 등을 사용할 수 있고, 하부전극 물질층(104a)은 도전성 물질이다.
도 2b를 참조하면, 하부전극 물질층(104a) 상에 격리박막(106) 및 상변화 재료층(108)을 순차적으로 반복하여 복수 회만큼 증착한다. 격리박막(106)은 물리적으로 상변화 재료층(108)을 격리시키고. 적당한 저항값을 가져 전류가 인가됨에 따라 발열되기도 하고 열의 확산을 방지하는 열확산 방지막의 역할도 동시에 수행한다.
예컨대, 복수개의 격리박막(106)은 타이타늄 화합물 또는 탄탈륨 화합물으로 이루어질 수 있다. 복수개의 상변화 재료층(108)은 게르마늄 텔루라이드, 안티몬 텔루라이드 또는 실리콘 텔루라이드의 화합물로 이루어질 수 있다. 격리박막(106) 및 상변화 재료층(108)은 스퍼터링(sputtering) 또는 단차피복성(step coverage)이 우수한 화학기상증착(CVD) 및 원자층증착(atomic layer deposition: ALD) 등을 이용할 수 있다.
또한, 예로써 도시된 복수개의 상변화재료층(108a, 108b, 108c, 108d)은 서로 다른 결정화온도를 가질 수 있다. 구체적으로, 상기 단위셀의 상변화 재료층은 결정화 온도가 가장 낮은 상변화 재료가 가장 낮은 층에 위치하고 결정화 온도가 가장 높은 상변화 재료가 가장 높은 층에 위치하도록 배열할 수 있다. 즉, 결정화 온도 순서에 따라, 상기 상변화 재료층(108)이 적층될 수 있다. 이어서, 적층된 격 리박막(106)과 상변화 재료층(108) 상에 상부전극 물질층(110a)을 증착한다.
도 2c를 참조하면, 통상의 식각공정을 이용하여 상부전극 물질층(110a)을 식각하여 상부전극(110)을 형성하고, 적층된 격리박막(106)과 상변화 재료층(108)을 식각하여 적층구조의 단위셀을 형성한다. 이어서, 하부전극 물질층(104a)을 통상의 식각공정을 이용하여 상기 단위셀이 충분히 접촉할 수 있도록 식각하여 하부전극(104)을 형성한다. 단위셀과 하부전극(104)이 접촉하는 면적은 정보저장 밀도를 증가시키기 위하여 최대한 작게 하는 것이 바람직하다. 이때, 상부전극(110)의 측면과 적층구조의 단위셀의 측면은 동일한 평면을 이루는 것이 바람직하다.
도 2d를 참조하면, 적층구조의 단위셀이 형성된 제1 절연막(102)의 전면에 상부전극(110)과 하부전극(104)의 일부를 노출시키는 콘택(114, 116)을 포함하는 제2 절연막(112)을 형성한다. 이때, 제2 절연막(112)은 상변화 재료의 결정상태에 영향을 주지 않는 온도 범위에서 증착 가능한 열적 및 전기적 절연막이다. 상기 콘택을 형성하는 과정은 통상의 포토리소그래피 공정을 이용할 수 있다.
도 2e를 참조하면, 도전성 물질을 상기 콘택(114, 116)에 채워 각각 상부전극 배선(118)과 하부전극 배선(120)을 형성한다. 상부전극 배선(118) 및 하부전극 배선(120)은 각각 적층구조의 단위셀의 양 끝에 전기적으로 연결된다.
도 3은 본 발명의 상변화 메모리에 의해 결정화된 박막과 비정질상태의 박막의 부피비를 이용하여 아날로그적으로 저항을 가변하는 사례를 설명한 단면도를 나타낸 것이다. 설명의 편의를 위하여, 본 발명의 중요부분을 중심으로 도시하였으며, 도 2e에서 예시한 구조를 채용하였다.
도 3을 참조하면, (a) 상태는 적층구조의 단위셀에 전류가 인가되지 않은 상태로 상변화 재료층(108)은 비정질상태로만 존재한다. 그런데, 하부전극(104)을 통하여 입력된 제1 전류는 최하층 격리박막(106a)을 발열시키고, 발생된 열은 확산되어 최하층의 상변화 재료층(108a)을 결정화시킨다(b 상태). 최하층의 상변화 재료층(108a)이 결정화되면, 단위셀의 저항값이 낮아진다. 두번째 상변화 재료층(108b)을 결정화하기 위하여, 제1 전류와 다른 입력전류 파형의 제2 전류에 의해 격리박막(106b)이 발열된다. 이때, 발생된 열은 상변화 재료층(108b)을 결정화시킨다(c 상태). 이때, 최하층 격리박막(106a)에서도 발열이 되지만, 발열의 정도가 (c) 상태의 상변화 재료층(108a)의 융점보다 작으므로 이미 결정화된 상변화 재료층(108a)에는 아무런 영향을 미치지 않는다.
전술한 과정을 거쳐, 도시된 (d) 상태와 같이 연속하는 4개의 상변화 재료층(108a, 108b 108c, 108d) 또는 그 이상의 상변화 재료층이 결정화될 수 있다. 적층구조의 단위셀에 의한 정보저장은 하부전극(104)와 동일한 평면 상에 형성되는 단위셀의 밀도를 크게 증가시킬 수 있다. 저장된 정보는 상기 단위셀의 각각의 상변화 재료층 중에서 융점이 가장 높은 상변화 재료층보다 높은 온도의 열을 전기적 입력 신호에 의해 발생시켜, 상기 단위셀에 저장된 정보를 한꺼번에 소거할 수 있다.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
상술한 본 발명에 따른 상변화 메모리에 의하면, 격리박막과 상변화 재료층이 반복하면서 적층된 구조를 적용함으로써, 정보저장 밀도를 증가시킬 수 있다.
또한, 적층구조의 상변화 재료층 각각의 결정상태를 조절하는 방식으로 저항값을 조절함으로써, 아날로그 메모리로 사용할 수 있다.

Claims (7)

  1. 전류에 의해 도전되는 제1 전극;
    상기 제1 전극 상의 일부에 형성되고, 격리박막과 상변화 재료층이 반복하면서 적어도 1회 이상 적층된 단위셀; 및
    상기 제1 전극의 반대쪽의 상기 단위셀에 접촉하며, 전류에 의해 도전되는 제2 전극을 포함하는 멀티비트 상변화 메모리.
  2. 제1항에 있어서, 상기 단위셀을 이루는 상기 상변화 재료층들은 전기적인 입력에 의하여 결정되는 결정상태와 비정질 상태의 박막의 부피의 비에 의해 저항이 가변되는 것을 특징으로 하는 멀티비트 상변화 메모리.
  3. 제1항에 있어서, 상기 단위셀의 상변화 재료층은 결정화 온도가 가장 낮은 상변화 재료가 가장 낮은 층에 위치하고 결정화 온도가 가장 높은 상변화 재료가 가장 높은 층에 위치하도록 배열된 것을 특징으로 하는 멀티비트 상변화 메모리.
  4. 제1항에 있어서, 상기 격리박막은 타이타늄 화합물 또는 탄탈륨 화합물로 이루어진 것을 특징으로 하는 멀티비트 상변화 메모리.
  5. 제1항에 있어서, 상기 상변화 재료층은 게르마늄 텔루라이드, 안티몬 텔루라 이드 또는 실리콘 텔루라이드의 화합물로 이루어진 것을 특징으로 하는 멀티비트 상변화 메모리.
  6. 전극에 의해 전기적으로 연결되고, 격리박막과 상변화 재료층이 반복하면서 적어도 1회 이상 적층된 단위셀을 준비하는 단계; 및
    상기 전극과 상기 전극에 접촉한 상기 격리박막을 통하여 입력된 전기적 신호가 열에너지로 바뀌어 상기 격리박막에서부터 가까운 곳에 위치하는 상변화 재료층부터 순차적으로 결정화하여 프로그래밍하는 단계를 포함하는 멀티비트 상변화 메모리의 동작방법.
  7. 제6항에 있어서, 상기 단위셀의 각각의 상변화 재료층 중에서 융점이 가장 높은 상변화 재료층보다 높은 온도의 열을 전기적 입력 신호에 의해 발생시켜, 상기 단위셀에 저장된 정보를 한꺼번에 소거하는 것을 특징으로 하는 멀티비트 상변화 메모리의 동작방법.
KR1020050120163A 2005-12-08 2005-12-08 멀티비트 상변화 메모리 및 이를 이용한 동작방법 KR100687757B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050120163A KR100687757B1 (ko) 2005-12-08 2005-12-08 멀티비트 상변화 메모리 및 이를 이용한 동작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050120163A KR100687757B1 (ko) 2005-12-08 2005-12-08 멀티비트 상변화 메모리 및 이를 이용한 동작방법

Publications (1)

Publication Number Publication Date
KR100687757B1 true KR100687757B1 (ko) 2007-02-27

Family

ID=38104813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050120163A KR100687757B1 (ko) 2005-12-08 2005-12-08 멀티비트 상변화 메모리 및 이를 이용한 동작방법

Country Status (1)

Country Link
KR (1) KR100687757B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8187918B2 (en) 2008-10-13 2012-05-29 Samsung Electronics Co., Ltd. Methods of forming multi-level cell of semiconductor memory
US8982604B2 (en) 2012-06-19 2015-03-17 SK Hynix Inc. Resistive memory device and memory apparatus and data processing system having the same
CN113594361A (zh) * 2021-07-27 2021-11-02 长江先进存储产业创新中心有限责任公司 相变薄膜、相变存储器及相变存储器的操作方法
CN114284633A (zh) * 2021-12-16 2022-04-05 国科广化精细化工孵化器(南雄)有限公司 一种相变材料复合隔膜及其制备方法与应用
US11456334B2 (en) 2018-10-05 2022-09-27 Samsung Electronics Co., Ltd. Semiconductor device including data storage pattern

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051901A1 (en) 2003-09-04 2005-03-10 Bomy Chen Memory device with discrete layers of phase change memory material
US20050112896A1 (en) 2003-11-20 2005-05-26 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
KR20050059855A (ko) * 2003-12-15 2005-06-21 삼성전자주식회사 상전이 메모리소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051901A1 (en) 2003-09-04 2005-03-10 Bomy Chen Memory device with discrete layers of phase change memory material
US20050112896A1 (en) 2003-11-20 2005-05-26 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
KR20050059855A (ko) * 2003-12-15 2005-06-21 삼성전자주식회사 상전이 메모리소자 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8187918B2 (en) 2008-10-13 2012-05-29 Samsung Electronics Co., Ltd. Methods of forming multi-level cell of semiconductor memory
US8982604B2 (en) 2012-06-19 2015-03-17 SK Hynix Inc. Resistive memory device and memory apparatus and data processing system having the same
US11456334B2 (en) 2018-10-05 2022-09-27 Samsung Electronics Co., Ltd. Semiconductor device including data storage pattern
CN113594361A (zh) * 2021-07-27 2021-11-02 长江先进存储产业创新中心有限责任公司 相变薄膜、相变存储器及相变存储器的操作方法
CN113594361B (zh) * 2021-07-27 2024-05-24 长江先进存储产业创新中心有限责任公司 相变薄膜、相变存储器及相变存储器的操作方法
CN114284633A (zh) * 2021-12-16 2022-04-05 国科广化精细化工孵化器(南雄)有限公司 一种相变材料复合隔膜及其制备方法与应用

Similar Documents

Publication Publication Date Title
KR100796430B1 (ko) 메모리를 위한 상 변화 액세스 디바이스
US8330138B2 (en) Electronic device comprising a convertible structure, and a method of manufacturing an electronic device
US7696503B2 (en) Multi-level memory cell having phase change element and asymmetrical thermal boundary
US6545287B2 (en) Using selective deposition to form phase-change memory cells
US8158965B2 (en) Heating center PCRAM structure and methods for making
US7993962B2 (en) I-shaped phase change memory cell
US7973301B2 (en) Low power phase change memory cell with large read signal
US7233017B2 (en) Multibit phase change memory device and method of driving the same
TWI451569B (zh) 一種包含熱保護底電極的相變化記憶胞與其製作方法
US20100084625A1 (en) Memory Device
US8189372B2 (en) Integrated circuit including electrode having recessed portion
CN101258598A (zh) 使用锑-硒金属合金的相变存储装置及其制作方法
KR20130007416A (ko) Ｇｅ­ＲＩＣＨ ＧＳＴ­２１２ 상변화 메모리 물질
JP5142397B2 (ja) 相変化物質を用いた電子素子及び相変化メモリ素子並びにその製造方法
US8178379B2 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US9343676B2 (en) Heating phase change material
CN110943102A (zh) 一种高密度的相变存储器三维集成电路结构
US7732888B2 (en) Integrated circuit, method for manufacturing an integrated circuit, memory cell array, memory module, and device
KR100687757B1 (ko) 멀티비트 상변화 메모리 및 이를 이용한 동작방법
US8368044B2 (en) Electronic device comprising a convertible structure
CN111029362A (zh) 一种高密度的相变存储器三维集成电路结构的制备方法
US20080253165A1 (en) Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
KR100536599B1 (ko) 상변화 기억 소자 구조
KR101020683B1 (ko) 상 변화층을 갖는 전자 소자 및 상 변화 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140123

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150126

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee