CN110034110A - 包含电阻随机存取存储器和选择器的基本单元和包含该单元的级和级的基体及其制造方法 - Google Patents

包含电阻随机存取存储器和选择器的基本单元和包含该单元的级和级的基体及其制造方法 Download PDF

Info

Publication number
CN110034110A
CN110034110A CN201811601600.8A CN201811601600A CN110034110A CN 110034110 A CN110034110 A CN 110034110A CN 201811601600 A CN201811601600 A CN 201811601600A CN 110034110 A CN110034110 A CN 110034110A
Authority
CN
China
Prior art keywords
selector
layer
lower electrode
selector installation
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811601600.8A
Other languages
English (en)
Inventor
加布里尔·纳瓦罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN110034110A publication Critical patent/CN110034110A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及基本单元，其包括与易失性选择器装置串联安装的非易失性电阻随机存取存储器，存储器包括上电极、下电极和由第一活性材料制成的层；存储器通过在上和下电极之间施加阈值电压从高电阻状态进入低电阻状态，选择器装置包括上电极、下电极和由第二活性材料制成的层；选择器装置通过在上和下电极之间施加阈值电压从高电阻状态进入低电阻状态，当流过选择器装置的电流或上和下电极的端子处的电压分别返回到保持电流或电压以下，则选择器装置返回高电阻状态；单元包括一件式导体元件，其包括：具有与存储器活性层的下表面接触的一个面以形成存储器的下电极的第一分支，具有与选择器活性层的上表面接触的一个面以形成存储器的上电极的第二分支。

Description

包含电阻随机存取存储器和选择器的基本单元和包含该单元 的级和级的基体及其制造方法
技术领域
本发明的技术领域是非易失性电阻随机存取存储器。
本发明涉及包括电阻随机存取存储器和选择器的基本单元，包括多个所述单元的级(stage)和包括多个所述级的基体。本发明还涉及获得所述级和所述基体的制造方法。
背景技术
对于即使在电压被切断时也需要存储信息的应用，通常使用在场效应晶体管的浮栅上存储电荷的EEPROM或FLASH型非易失性存储器。然而，这些存储器有缺点如下：
-写入时间长(几微秒)，
-有限的密度，因为晶体管尺寸的减小导致读取信号的减少，也就是说存储点(memory point)的两个状态之间的差异的降低，以及信息保持的持续时间的减少，
-有限数量的写入周期，因为随着写入周期的进行，由于在晶体管的栅极氧化物中产生缺陷，允许电子从浮动栅极逸出，导致保留信息的能力降低。
因此，这种类型的存储器不具有支持诸如SCM(存储类存储器)之类的新技术的开发所需的特性，这些新技术正在经历显著的激增，这尤其归功于它们在降低其消耗的同时增强计算机性能的能力。
最近，基于诸如离子导电材料(CBRAMs或导电桥接RAMs)、金属氧化物材料(OxRAMs或氧化物电阻RAMs)、铁电材料(FERAMs或铁电RAMs)、磁性材料(MRAMs或磁性RAMs)、具有自旋转移的磁性材料(STTRAMs或自旋扭矩转移RAMs)或具有相变的材料(PCRAMs或相变RAMs)的活性材料，出现了其它类型的可重写非易失性存储器。这些存储器是电阻型存储器(也就是说它们可以具有至少两个状态“OFF”或“ON”，对应于从电阻状态(“OFF”状态)到较低电阻状态(“ON”状态)的通道)。
电阻随机存取存储器需要两个电极才能工作。例如，CBRAM包括基于离子导电材料的活性区，该活性区形成固体电解质，其中离子传导布置在形成惰性阴极的电极和包含部分可电离金属的电极之间，也就是说部分金属能够容易地形成金属离子，并形成阳极。CBRAMs的运行基于当两个电极被带到合适的电位时在这两个电极之间在固体电解中的形成一个或多个金属丝(也称为“树枝状晶体”)。丝的形成使得能够在两个电极之间获得给定的导电性。通过改变施加到电极的电位，可以改变丝的分布，从而改变两个电极之间的电传导。
PCRAM包括基于硫属化物材料的活性区。PCRAM的运行基于硫属化物材料的相变，相变通过在其两个电极产生的特定电脉冲的作用下加热该材料而诱导。这种相变发生在低电阻和热力学稳定的有序晶相与高电阻和热力学不稳定的无序非晶相之间。
电阻随机存取存储器特别具有能够经由“交叉条”(也称为“交叉点”)类型集成的高密度集成的益处。
这种架构200在图1中示出并且包括多个存取线201、202、203和204，以及基于活性材料的非易失性可重写类型的多个存储器单元(例如CBRAM单元)(这里是四个单元C11、C21、C22和C12)。存取线由上平行位线201和202以及垂直于位线的下字线203和204形成，基本单元C11、C21、C22和C12夹在位线201和202以及字线203和204之间的交叉处。架构200由此形成一个阵列，其中每个存储器单元可以通过选择正确的位线和正确的字线来单独寻址。
然而，这种类型的架构具有某些缺点。因此，通过所需行和列的极化来执行读取单元状态的相位；然后可以观察到流过相邻单元的寄生漏电流。这里的假设是：
-单元C11处于断开(OFF)状态(高电阻状态)；
-单元C21处于接通(ON)状态(低电阻状态)；
-单元C22处于ON状态(低电阻状态)；
-单元C12处于ON状态(低电阻状态)。
读取单元C11的电阻状态包括分别使位线201和字线204极化(在这两条线之间施加电位差V偏置)。理论上，测量电流应沿着用虚线表示的箭头205唯一地循环。实际上，由于三个其它单元处于ON状态的事实，由箭头206表示的寄生漏电流流过非电阻单元C21、C22和C12。该泄漏电流，特别是在要测量的单元的相邻元件处于ON状态的不利情况下，可能扰乱测量，以防止待测量的单元的ON状态和OFF状态之间的区别。
该问题的一种已知解决方案在于，与每个单元串联地添加p/n结二极管207以起到选择器的作用。图2中示出了这种架构300。图1和图2中的共同元件具有相同的附图标记，应当理解，图2的单元C11、C21、C22和C12与图1的单元C11、C21、C22和C12处于相同的电阻状态。在这种情况下，二极管207是单极的，它们阻止寄生电流的通过，从而唯一地授权由位线201和字线204(在这两条线之间施加电位差V偏置)的极化引起的箭头210表示的电流。
然而，如图2所示的架构也带来某些困难，特别是与二极管在ON模式中具有仍然有限的电流强度这一事实有关。因此，目前，对于给定的硅表面区域，不可能生产与存储器单元具有相同表面积的二极管，并且具有足够的ON电流ION(二极管的电流密度太低)并且同时具有很低的漏电流IOFF。在使用与需要大量切换电流(switching current)的PCRAM相变型单元串联的二极管的情况下，这种情况特别困难。
这就是近年来研究了几种替代解决方案的原因。在文献中，发现了不同类型的选择器，诸如FAST(场辅助超线性阈值(Field Assisted Superlinear Threshold))，混合离子电子传导(MIEC(Mixed-Ionic-Electronic Conduction))和OTS(双向阈值切换(OvonicThreshold Switching))。
选择器装置由两个电极和活性材料组成，这些电极设置在活性材料的任一侧，并且可以向所述活性材料施加电压。在OTS型选择器的情况下，活性材料可以是硫属合金。选择器装置运行的基本原理如图3所示。该装置在OFF状态下具有很高的阻抗性。一旦施加高于阈值电压的电压，电流就快速增加以达到装置的ON状态，即低电阻状态。一旦电流或电压降低到指定“保持”值的特定值以下，装置就会返回OFF。
为了能够与电阻随机存取存储器集成，选择器必须具有几个特性。实际上，它必须具备：
-与共同集成存储器的尺寸接近的尺寸；
-低泄漏电流IOFF：当选择器处于“OFF”状态，因此具有低电场时，选择器的电阻必须非常高。这种特性可以通过减少例如选择器与其上电极之间的接触表面或通过增加选择器的活性材料的厚度来实现，选择器的活性材料的厚度是沿着与选择器与其上电极之间的接触表面形成的平面垂直的方向的选择器的活性材料的尺寸；
-低阈值电压：这是通过相反地减小选择器的活性材料的厚度而获得的。
为了进一步提高电阻随机存取存储器的集成密度，传统的解决方案是减小电阻随机存取存储器的活性材料与其下电极之间的表面积的大小，以减小电阻随机存取存储器的写电流(propgamming current)。
因此，通常，对于存储器装置和对于选择器，表面积的减小，特别是选择器与其上电极之间的接触表面积以及存储器的活性材料与其下电极之间的接触表面积的减少，使得有可能回应所有广受欢迎的特征，即：
-减小整个装置的尺寸，整个装置此后将用术语“基本单元”表示；
-减少漏电流IOFF；
-减少存储器的写电流；
-增加存储器的集成密度。
本发明中提出的集成特别专用于PCRAM和OTS选择器之间的协同集成，但是它可以扩展到其它类型的电阻随机存取存储器，例如OxRAM或CBRAM以及其它类型的选择器，诸如FAST和MIEC。
在专利US20150123066A1中描述了用于减小OTS选择器和PCRAM的表面积的一种解决方案。该专利提出通过在平面的两个方向上执行光刻操作来同时刻蚀两个装置。该解决方案有许多缺点，其中最重要的是：
-需要非常先进(agreesive)的光刻技术才能达到相当低的泄漏和写电流；
-刻蚀后结构稳定性的机械问题；
-需要刻蚀化学品，能够刻蚀两种PCM和OTS材料，而不会在刻蚀另一种材料时损坏这一种，这导致材料成分选择的限制。
因此，需要减小OTS选择器的尺寸并减小在具有“交叉条”型架构的装置内的PCRAM与其下电极之间的接触表面积，而不会使所述装置在其制造的最后遇到稳定性问题并且不限制其组成材料的选择。
发明内容
本发明通过提出一种适合于集成在具有“交叉条”型架构的装置中的基本存储器单元来提供上述问题的解决方案，该架构具有选择器和存储器单元与相对于传统的“交叉条”结构减小尺寸的其下电极之间的接触表面区域，同时不限制材料的选择并且不降低最终装置的稳定性。
本发明的第一方面涉及一种基本单元，其包括与易失性选择器装置串联安装的非易失性电阻随机存取存储器，所述存储器包括：
-电阻随机存取存储器的上电极，
-电阻随机存取存储器的下电极，
-由第一活性材料制成的层，称为存储器活性层，
所述存储器通过在电阻随机存取存储器的上电极和电阻随机存取存储器的下电极之间施加阈值电压而从高电阻状态进入低电阻状态，所述选择器装置包括：
-选择器装置的上电极，
-选择器装置的下电极，
-由第二活性材料制成的层，称为选择器活性层，
所述选择器装置通过在选择器装置的上电极和选择器装置的下电极之间施加阈值电压而从高电阻状态进入低电阻状态，一旦流过所述选择器装置的电流或选择器装置的上电极和选择器装置的下电极的端子处的电压分别返回到保持电流或电压以下，则所述选择器装置返回到高电阻状态，
所述单元的特征在于，它包括一件式导体元件，其包括：
-基本上为长方体形状的第一分支，所述第一分支具有与存储器活性层的下表面接触的一个面，以形成电阻随机存取存储器的下电极，
-基本上为长方体形状的第二分支，所述第二分支具有与选择器活性层的上表面接触的一个面，以形成选择器装置的上电极。
由于本发明，选择器装置的尺寸由下面限定：
-一件式导体元件的第二分支的尺寸；
-选择器活性层的厚度，也就是选择器活性层的尺寸沿着由选择器活性层与一件式导体元件的第二分支之间的接触表面限定的平面正交的方向。
存储器与其下电极之间的接触表面的尺寸由一件式导体元件的第一分支的尺寸限定。
一件式导体元件的两个分支的尺寸彼此独立，关于存储器与其下电极之间的接触表面的减小的问题与选择器装置的尺寸减小的问题分离，其可以不限制材料的选择。另外，这避免了必须同时刻蚀电阻随机存取存储器和选择器装置，这将使最终装置不稳定。
除了在前一段中描述的特征之外，根据本发明的一个方面的基本单元可以具有下面的一个或多个附加特征，单独考虑或根据其所有技术上可能的组合考虑。
有利地，选择器装置包括一件式选择器元件，其包括：
-基本上为长方体形状的第一分支，所述第一分支具有与一件式导体元件的第一分支的一个面接触的一个面，
-基本上为长方体形状的第二分支，其由选择器活性层构成，
以这样的方式使得一件式选择器元件适配(hug)一件式导体元件的外轮廓。
因此，一件式选择器元件的第一分支能够更好地隔离一件式导体元件。
有利地，一件式导体元件的两个分支之间的角度基本上是直角。
有利地，选择器装置具有OTS、FAST或MIEC类型。
有利地，电阻随机存取存储器具有PCRAM、OxRAM或CbRAM类型。
有利地，级包括沿着彼此平行的若干直线分布的根据本发明的第一方面的多个单元。
有利地，基体包括一个级在另一个级的顶部布置的多个级，并且级的单元沿着该直线的方向从一个级到下一个级交替分布，使得级的直线的方向垂直于紧接下面和/或上面的级的直线的方向。
因此，级和级的基体使得可以集成具有高密度的电阻随机存取存储器。此外，它还可以实现单元的紧凑集成。
本发明的第二方面涉及一种用于制造级的方法，该方法包括：
-保形沉积的步骤，选择器装置的下电极的导体材料层在基底上保形沉积，然后在选择器装置的下电极的导体材料层上保形沉积第一介电材料层；
-刻蚀的步骤，在第一介电材料层中刻蚀彼此平行的多个沟槽，在选择器装置的下电极的导体材料层上终止刻蚀；
-选择器活性层的保形沉积的步骤，以便覆盖沟槽和在刻蚀步骤期间第一介电材料层的未被刻蚀的部分，然后在选择器活性层上保形沉积一件式导体元件的材料层，然后在一件式导体元件的材料层上保形沉积第二介电层，使得沟槽不被填满；
-沿着沟槽方向的各向异性刻蚀步骤，该各向异性刻蚀终止在沟槽的底部处的选择器装置的下电极的导体材料层上，并且终止在刻蚀步骤期间在第一介电材料层的未被刻蚀的部分上，以获得基本单元的每个一件式导体元件；
-填充第三介电材料层以填充沟槽的步骤；
-光刻的步骤，沿着垂直于先前刻蚀的沟槽的方向和在第三介电材料层的平面中产生若干光刻沟槽，在基底上终止光刻；
-填充第四介电材料层以填充光刻沟槽的步骤；
-平坦化的步骤，在第一介电材料层的未被刻蚀的部分上停止；
-存储器活性层的保形沉积的步骤，然后在存储器活性层上保形沉积电阻随机存取存储器的上电极的导体材料层。
因此，根据本发明第二方面的方法使得可以获得根据本发明第一方面的单元的级。
有利地，一种基体的制造方法，其为基体的每个级再现与根据本发明的第二方面的方法相同的步骤，使得级的沟槽的方向垂直于紧接下面和/或上面的级的沟槽的方向。
因此，该方法使得可以获得根据本发明第一方面的单元的级的基体。
有利地，根据本发明第一方面制造单元的级的基体的方法，该方法包括沿着在刻蚀步骤刻蚀的沟槽的方向刻蚀若干最终沟槽的步骤，以产生最终级，刻蚀存储器活性层中的最终沟槽和最终级的电阻随机存取存储器的上电极的导体材料层，以便仅保存位于存储器活性层与一件式导体元件的材料层之间的接触表面的高度上的存储器活性层和电阻随机存取存储器的上电极的导体材料层。
本发明的第三方面涉及一种用于制造至少一个基本单元的方法，该基本单元包括与易失性选择器装置串联安装的非易失性电阻随机存取存储器，所述存储器包括：
-电阻随机存取存储器的上电极，
-电阻随机存取存储器的下电极，
-由第一活性材料制成的层，称为存储器活性层，
所述存储器通过在电阻随机存取存储器的上电极和电阻随机存取存储器的下电极之间施加阈值电压，而从高电阻状态进入低电阻状态，所述选择器装置包括：
-选择器装置的上电极，
-选择器装置的下电极，
-由第二活性材料制成的层，称为选择器活性层，
所述选择器装置通过在选择器装置的上电极和选择器装置的下电极之间施加阈值电压，而从高电阻状态进入低电阻状态，一旦流过所述选择器装置的电流或选择器装置的上电极和选择器装置的下电极的端子处的电压分别返回到保持电流或电压以下，则所述选择器装置返回到高电阻状态，
该方法的特征在于，它包括以下步骤：
-保形沉积的步骤，选择器装置的下电极的导体材料层在基底上保形沉积，然后在选择器装置的下电极的导体材料层上保形沉积第一介电材料层；
-刻蚀的步骤，在第一介电材料层中刻蚀至少一个沟槽，该沟槽彼此平行，在选择器装置的下电极的导体材料层上终止刻蚀；
-选择器活性层的保形沉积的步骤，以覆盖每个沟槽和在刻蚀步骤期间第一介电材料层的未被刻蚀的部分，然后在选择器活性层上保形沉积一件式导体元件的材料层，然后在一件式导体元件的材料层上保形沉积第二介电层，使得每个沟槽不被填满；
-沿着沟槽的方向的各向异性刻蚀的步骤，该各向异性刻蚀终止在沟槽的底部处的选择器装置的下电极的导体材料层上，并且终止在刻蚀步骤期间在第一介电材料层的未被刻蚀的部分上，以获得至少一个一件式导体元件；
-填充第三介电材料层以填充沟槽的步骤；
-光刻的步骤，沿着垂直于先前刻蚀的沟槽的方向和在第三介电材料层的平面中产生至少一个光刻沟槽，在基底上终止光刻；
-填充第四介电材料层以填充光刻沟槽的步骤；
-平坦化的步骤，在第一介电材料层的未被刻蚀的部分上停止；
-存储器活性层的保形沉积的步骤，然后在存储器活性层上保形沉积电阻随机存取存储器的上电极的导体材料层。
通过阅读下面的描述并检查随附的附图，将更好地理解本发明及其不同的应用。
附图说明
提供这些图是出于参考性目的，并且决不限制本发明。
-图1表示根据现有技术寻址多个存储器单元的第一架构。
-图2表示根据现有技术的多个存储器单元的第二架构。
-图3示出了解释选择器装置的运行原理的图。
-图4示出了根据本发明第一方面的电子基本单元的2D示意图。
-图5至图14示出了根据图4的用于制造集成多个单元的一个或多个级的方法的不同步骤。
-图15示出了图5至图14中所示方法的步骤的流程图。
具体实施方式
除非另有说明，否则出现在不同附图中的相同元件具有单一的附图标记。
图1至图3已经参考现有技术描述。
图4中所示的本发明的第一方面涉及基本单元500，当基本单元500集成在交叉条型架构中时，该基本单元500能够寻址非易失性电阻随机存取存储器510。
基本单元500包括：
-电阻随机存取存储器的上电极509的导体材料层；
-由第一活性材料制成的层，称为存储器活性层508；
-一件式导体元件504，其包括：
·形成电阻随机存取存储器510的下电极的第一分支504a；
·形成选择器装置511的上电极的第二分支504b；
-一件式选择器元件503，包括：
·第一分支503a；
·由第二活性材料制成的层，称为选择器活性层形成第二分支503b；
-选择器装置的下电极501的导体材料层。
第一活性材料能够形成电阻随机存取存储器510，第二活性材料能够形成选择器装置511，选择器装置511和电阻随机存取存储器510，每个都需要上电极和下电极以确保他们的运作。
装置的上电极定义为位于所述装置上方的电极，装置的下电极定义为位于所述装置下方的电极，电极位于装置的任一侧。显然，形容词“上”和“下”在这里相对于包括上电极、装置和下电极的组件的取向，使得在翻转该组件时，先前称为上电极的电极成为下电极并且先前认为较低的电极成为上电极。
一件式导体元件504包括基本上长方体形状的两个分支504a和504b。两个分支504a和504b布置成具有“L”形状。优选地，这两个分支之间的角度θ1包括在70°和110°之间，更优选地在90°和110°之间。甚至更优选地，这两个分支之间的角度θ1基本上是直角，如图4所示，第一分支504a限定方向第二分支504b限定方向然后，方向可以定义正交参考系这些层沿着包含方向和的平面延伸。优选地，一件式导体元件504的第一分支504a沿方向的尺寸等于或大于一件式导体元件504的第二分支504b沿方向的尺寸。
一件式选择器元件503也具有“L”形状，具有两个分支503a和503b。优选地，这两个分支之间的角度θ2包括在70°和110°之间，更优选地在90°和110°之间。甚至更优选地，这两个分支之间的角度θ2基本上是直角，如图4所示，一件式选择器元件503的第一分支503a沿着方向并且具有沿着方向的尺寸严格地大于一件式导体元件504的第一分支504a的沿着方向的尺寸，并且一件式选择器元件503的第二分支503b沿着方向并且沿着方向的尺寸严格地大于一件式导体元件504的第二分支504b沿方向的尺寸。优选地，一件式选择器元件503的第一分支503a沿方向的尺寸等于或大于一件式选择器元件503的第二分支503b沿着方向的尺寸。
一件式导体元件504和一件式选择器元件503布置成形成单个“L”，一件式选择器元件503装配构成一件式导体元件504的“L”的轮廓。因此，由一件式导体元件504和一件式选择器元件503形成的组件E包括两个基本垂直的组件分支，第一组件分支沿着方向并且具有沿着方向的尺寸等于一件式选择器元件503的第一分支503a沿方向的尺寸，第二组件分支沿方向并且具有沿着方向的尺寸等于一件式选择器元件503的第二分支503b沿方向的尺寸。
电阻随机存取存储器的上电极509的导体材料层和包括一件式导体元件504和一件式选择器元件503的组件E位于存储器活性层508的两侧，组件E沿着包含方向和的平面在第一组件分支的末端的水平处与存储器活性层508接触。
因此，存储器活性层508在存储器活性层508与一件式导体元件504的第一分支504a的端部之间的接触表面S1的水平处与下电极接触，并且在存储器活性层508与电阻随机存取存储器的上电极509的导体材料层之间的接触表面的水平处与上电极接触，组件由存储器活性层508的一件式导体元件504和形成电阻随机存取存储器510的电阻随机存取存储器509的上电极层的导体材料形成。
组件E与选择器装置501的下电极的导体材料层在沿着包含方向和的平面限定的组件E的面的水平处接触，距离存储器活性层508最远。
因此，一件式选择器元件503在一件式选择器元件503的第二分支503b与一件式导体元件504的第二分支504b之间的接触表面S2的水平处与上电极接触，并且在一件式选择器元件503的第二分支503b与选择器装置501的下电极的导体材料层之间的接触表面的水平处与下电极接触，组件由一件式导体元件504、一件式选择器元件503和形成选择器装置511的选择器装置501的下电极的导体材料层形成。
一件式选择器元件503可以不具有“L”形状。实际上，只有与一件式导体元件504和选择器装置501的下电极的导体材料层都接触的第二分支或选择器活性层503b参与选择器装置511的运行。一件式选择器元件503的第一分支503a不参与单元500的运行，但是第一分支503a的材料不太导电，它能够更好地绝缘一件式导体元件504。
根据所需类型(例如，PCRAM、OxRAM或CBRAM类型存储器)的存储器选择存储器活性层508的材料：然后该选择调节存储器的电极的导体材料的选择。实际上，例如，为了使CBRAM工作，它必须具有布置在其具有离子传导的活性材料的两侧上的两个电极，其中一个电极包括可电离金属部分，也就是说部分金属是能够容易形成金属离子。
根据所需类型的选择器装置(例如，OTS、FAST或MIEC类型选择器)选择一件式导体元件503的材料。对于PCRAM，存储器活性层508的材料例如是GeSbTe、SbTe或GeTe。对于OTS选择器，一件式导体元件503的材料例如是GeSe、GeSiAsSe、GeSiAsTe、AsTe或GeSeSbN。
在OTS型选择器和PCRAM型电阻随机存取存储器的情况下，用于一件式导体元件504的材料例如是TiN、TaN、W、TiWN、TiSiN或WN。
因此，存储器活性层508与电阻随机存取存储器510的下电极之间的接触表面积取决于沿着方向的尺寸，取决于一件式导体元件504的第一分支504a的端部，以及选择器装置511的尺寸取决于沿着方向的尺寸，取决于沿着包含方向和的平面延伸的一件式导体元件504的第二分支504b的面，距离存储器活性层508最远，以及取决于沿着一件式导体元件503的第二分支503b的方向的尺寸。因此，一件式导体元件504的“L”形状，使得可以分离电阻随机存取存储器510和其下电极之间的接触表面的减小的相关的问题与选择器装置511的尺寸减小的问题。
图5至图14示出了用于生产一个或多个级600的方法400的不同步骤401至412(图15的流程图)，每个级600集成了根据本发明的多个单元500。
方法400使得可以制造图13中所示的根据本发明的第一方面包括多个基本单元500的级600，并且与图4的单元500一致，级600优选地为长方体形状。
图5中表示的沉积步骤401包含在基底601上执行选择器装置的下电极的导体材料层602的保形沉积，然后在选择器装置的下电极上导体材料层602上保形沉积第一介电材料层603，保形沉积表示材料以均匀的方式沉积在基底601的整个表面上，该表面限定了将在其上形成级600的表面。基底601由一层或多层构成：它包括，例如，具有暴露的铜线的层，使得可以与上金属层建立金属接触，这里未示出。因此，它包括启用与上层线路连接所需的所有逻辑。沿基底601延伸的平面包含方向和方向如果它是长方体形状则正交参考系限定了级600的侧面。沿着方向的层的尺寸称为厚度。因此，第一介电材料层603具有厚度“h”。
第一介电材料层603的介电材料例如是SiN、SiO2、SiC、SiON、SiCN或SiHN。与以下步骤的那些步骤一样，该步骤的沉积可以是CVD(化学气相沉积)或ALD(原子层沉积)。
图6中表示的刻蚀步骤402包含在第一介电材料层603中刻蚀若干沟槽605，并且刻蚀终止在选择器装置的下电极的导体材料层602上。刻蚀例如通过光蚀刻(photoetching)进行。沟槽605在这里沿着方向沟槽605全部彼此平行。以这样的方式刻蚀的沟槽605，使得所述沟槽605的边缘基本上具有相同的高度，并且沟槽605的侧面包含在与沟槽605的包含方向的底部正交的平面中，并且沟槽605的侧面基本上相互平行。对于所有沟槽605，刻蚀深度基本相同。
沉积步骤403在图7中表示。首先，选择器活性层606以保形方式沉积，也就是说在刻蚀步骤402刻蚀的沟槽上和在刻蚀步骤402的第一介电材料层的未被刻蚀的部分604上沉积。接下来，将一件式导体元件607的材料层以保形方式沉积在选择器活性层606上，然后以保形方式将第二介电材料层608沉积在一件式导体元件607的材料层上。选择器活性层606的厚度，一件式导体元件607的材料层的厚度和第二介电材料层608的厚度之和标注为“e”。这些厚度应优先考虑某些条件。因此，优选为：
-选择器活性层606的厚度和一件式导体元件607的材料层的厚度之和严格小于第一介电材料层603的厚度“h”，使得一件式导体元件607可以在各向异性刻蚀步骤404之后，具有“L”形状。
-厚度的总和“e”严格小于第一介电材料层603的厚度“h”，使得在三次沉积之后沟槽不被填满。
用于第二介电材料层608的材料例如是SiN、SiO2、SiC、SiON、SiCN或SiHN。
图8中所示的各向异性刻蚀的步骤404包含沿方向在第二介电材料层608上进行各向异性刻蚀。在沟槽605的底部，这种刻蚀能够终止在选择器装置的下电极的导体材料层602上和以及终止在刻蚀步骤402期间第一介电材料层的未刻蚀的部分604上，终止在第一电介质层603上。在沟槽605的侧面没有刻蚀，因此，与沟槽605的底部保持正交。各向异性刻蚀，例如是RIE(反应离子刻蚀)类型的干法刻蚀。
图9中表示的填充步骤405包括填充先前刻蚀的沟槽605并用第三介电材料层609覆盖在刻蚀步骤402中第一介电材料层的未被刻蚀的部分604。第三电介质的材料层609的材料例如是SiN、SiO2、SiC、SiON、SiCN或SiHN。
图10中表示的光刻(lithography)步骤406包括沿着一定方向(这里沿着垂直于的方向)，刻蚀若干光刻沟槽612，以便刻蚀选择器装置的下电极的导体材料层602，也就是说在基底601上终止。对于所有光刻沟槽612，刻蚀深度基本相同，并且光刻沟槽612的侧面基本上具有相同的高度。另外，侧面与光刻沟槽612的底部正交，侧面沿包含方向的平面延伸。
图11中表示的填充步骤407包括填充光刻沟槽612并用第四介电材料层613覆盖第三介电材料层的未被刻蚀的部分611。第四介电材料层613的电介质材料例如是SiN、SiO2、SiC、SiON、SiCN或SiHN。
图12中表示的平坦化步骤408包括去除在刻蚀步骤402和光刻步骤406期间因终止在第一介电材料层的未被刻蚀的部分610上导致的材料，以便在包含方向和的平面中获得平坦层。平坦化例如是平面化抛光。
图13中表示的沉积步骤409包括在刻蚀步骤402和光刻步骤406期间在第一介电材料层的未被刻蚀的部分610上执行存储器活性层615的保形沉积，然后进行在存储器活性层615上的电阻随机存取存储器的上电极的导体材料层616的保形沉积。
由此获得包括多个基本单元500的级600，所述多个基本单元500沿着与在刻蚀步骤402刻蚀的沟槽605的侧面对应的线分布，但是不连续地分布在这些相同的线上，因为光刻步骤406的光刻沟槽612与在刻蚀步骤402刻蚀的沟槽605垂直地相交。因此，在沟槽605侧面上的单元500在相同沟槽605的相对侧上具有对应物，并且其与布置在的沟槽605的同一侧上的另一单元500被用于填充光刻沟槽612的第四介电材料层614隔离。
为了制造第二级600，第一介电材料层603沉积在第一级600的电阻随机存取存储器616的上电极的导体材料层上，也就是说通过考虑前级600的电阻随机存取存储器的上电极的导体材料层616作为选择器装置的下电极的导体材料层602，并且通过考虑将该级的其余部分视为基底601。接下来进行除了刻蚀方向交替之外与第一级600相同的操作，也就是说刻蚀步骤402的沟槽605沿着方向被刻蚀以及光刻步骤406的光刻沟槽612沿着方向被刻蚀。换句话说，如果基体700的级600被编号，则编号为2的倍数的所有级具有在刻蚀步骤402沿着方向刻蚀的沟槽605以及沿着方向的光刻沟槽612，并且所有其它级具有在刻蚀步骤402沿方向刻蚀的沟槽605和沿方向的光刻沟槽612。
基体700是具有多个级600的装置。
当已经产生所需数量的级时，图14中表示的刻蚀步骤410最终确定基体。在图14的情况下，基体700包括两个级600。在存储器活性层615和最终级600的电阻随机存取存储器的上电极的导体材料层616中刻蚀的最终沟槽619，以便在所述存储器活性层615与由一件式导体元件504和最终级600的每个单元500的一件式选择器元件503形成的组件E之间的接触表面的水平处仅保存存储器活性层615和电阻随机存取存储器的上电极的导体材料层616。最终级600的单元500沿着在刻蚀步骤402刻蚀的沟槽605的侧面分布，以产生最终级600，从而最终沟槽619的刻蚀方向与在刻蚀步骤402中产生的用于制造最终级600的沟槽605的方向相同。在图14中，存储器活性层615和包括一件式导体元件504和一件式选择器元件503的组件E之间的接触区域用半圆表示。

Claims (11)

1.基本单元(500)，其包括与易失性选择器装置(511)串联安装的非易失性电阻随机存取存储器(510)，所述存储器(510)包括：
-电阻随机存取存储器的上电极(509)，
-电阻随机存取存储器的下电极，
-由第一活性材料制成的层，称为存储器活性层(508)，
所述存储器(510)通过在电阻随机存取存储器的上电极(509)和电阻随机存取存储器的下电极之间施加阈值电压而从高电阻状态进入低电阻状态，所述选择器装置(511)，包括：
-选择器装置的上电极，
-选择器装置的下电极(501)，
-由第二活性材料制成的层，称为选择器活性层(503b)，
所述选择器装置(511)通过在选择器装置的上电极和选择器装置的下电极(501)之间施加阈值电压而从高电阻状态进入低电阻状态，一旦流过所述选择器装置(511)的电流或选择器装置的上电极和选择器装置(501)的下电极的端子处的电压分别返回到保持电流或电压以下，则所述选择器装置(511)返回进入高电阻状态，
所述单元(500)的特征在于，它包括一件式导体元件(504)，该一件式导体元件包括：
-基本上为长方体形状的第一分支(504a)，所述第一分支(504a)具有与存储器活性层(508)的下表面接触的一个面，以形成电阻随机存取存储器的下电极，
-基本上为长方体形状的第二分支(504b)，所述第二分支(504b)具有与选择器活性层(503b)的上表面接触的一个面，以形成选择器装置(511)的上电极。
2.根据权利要求1所述的单元(500)，其特征在于，所述选择器装置(511)包括一件式选择器元件(503)，所述一件式选择器元件包括：
-基本上为长方体形状的第一分支(503a)，所述第一分支(503a)具有与一件式导体元件(504)的第一分支(504a)的一个面接触的一个面，
-基本上为长方体形状的第二分支(503b)，其由选择器活性层(503b)构成，
以这样的方式，一件式选择器元件(503)具有一件式导体元件(504)的轮廓。
3.根据权利要求1或2所述的单元(500)，其特征在于，一件式导体元件(504)的两个分支之间的角度基本上是直角。
4.根据前述权利要求中任一项所述的单元(500)，其特征在于，该选择器装置(511)具有OTS、FAST或MIEC类型。
5.根据前述权利要求中任一项所述的单元(500)，其特征在于，该电阻随机存取存储器(510)具有PCRAM、OxRAM或CbRAM类型。
6.级(600)，其包括多个根据前述权利要求中任一项所述的单元(500)，其特征在于，该单元(500)沿着彼此平行的若干直线分布。
7.基体(700)，其包括多个根据权利要求6所述的级(600)，其特征在于，该级(600)以一个级在另一个级的顶部布置，所述级(600)的单元(500)沿着所述直线的方向从一个级到下一个级交替分布，使得级(600)的直线的方向垂直于紧邻下面和/或上面的级(600)的直线的方向。
8.用于制造根据权利要求6所述的级(600)的方法(400)，其特征在于，所述方法包括：
-保形沉积的步骤(401)，选择器装置的下电极的导体材料层(602)在基底(601)上保形沉积，然后在选择器装置的下电极的导体材料层(602)上保形沉积第一介电材料层(603)；
-刻蚀的步骤(402)，在第一介电材料层(603)中刻蚀彼此平行的多个沟槽(605)，在选择器装置的下电极的导体材料层(602)上终止刻蚀；
-保形沉积的步骤(403)，选择器活性层(606)的保形沉积，以便覆盖沟槽(605)和在刻蚀步骤(402)期间第一介电材料层的未被刻蚀的部分(604)，然后在选择器活性层(606)上保形沉积一件式导体元件的材料层(607)，然后在一件式导体元件的材料层(607)上保形沉积第二介电层(608)，使得沟槽(605)未被填满；
-沿着沟槽(605)的方向的各向异性刻蚀的步骤(404)，该各向异性刻蚀终止在沟槽(605)的底部处选择器装置的下电极的导体材料层(602)上，并且终止在在刻蚀步骤(402)期间第一介电材料层的未被刻蚀的部分(604)上，以获得基本单元(500)的每个一件式导体元件(504)；
-填充第三介电材料层(609)以填充沟槽(605)的步骤(405)；
-光刻的步骤(406)，沿着垂直于先前刻蚀的沟槽(605)的方向和在第三介电材料层(609)的平面中产生若干光刻沟槽(612)，在基底(601)上终止光刻；
-填充第四介电材料层(613)以填充光刻沟槽(612)的步骤(407)；
-平坦化的步骤(408)，在第一介电材料层的未被刻蚀的部分(610)上停止；
-保形沉积的步骤(409)，存储器活性层(615)的保形沉积，然后在存储器活性层(615)上保形沉积电阻随机存取存储器的上电极的导体材料层(616)。
9.一种基体(700)的制造方法，其为基体(700)的每个级(600)再现与根据权利要求8的方法相同的步骤，其特征在于，级(600)的沟槽(605)的方向垂直于紧邻下面和/或上面的级(600)的沟槽(605)的方向。
10.根据权利要求9所述的制造基体(700)的方法，其特征在于，所述方法包括沿着在刻蚀步骤(402)刻蚀的沟槽(605)的方向刻蚀若干最终沟槽(619)的步骤，以产生最后级(600)，刻蚀存储器活性层(615)中的最终沟槽和最后级(600)的电阻随机存取存储器的上电极的导体材料层(616)，以便仅保存位于存储器活性层(615)与一件式导体元件的材料层(607)之间的接触表面的高度上的存储器活性层(615)和电阻随机存取存储器的上电极的导体材料层(616)。
11.一种用于制造至少一个基本单元的方法，其包括与易失性选择器装置(511)串联安装的非易失性电阻随机存取存储器(510)，所述存储器(510)包括：
-电阻随机存取存储器的上电极(509)，
-电阻随机存取存储器的下电极，
-由第一活性材料制成的层，称为存储器活性层(508)，
所述存储器(510)通过在电阻随机存取存储器的上电极(509)和电阻随机存取存储器的下电极之间施加阈值电压而从高电阻状态进入低电阻状态，所述选择器装置(511)包括：
-选择器装置的上电极，
-选择器装置的下电极(501)，
-由第二活性材料制成的层，称为选择器活性层(503b)，
所述选择器装置(511)通过在选择器装置的上电极和选择器装置的下电极(501)之间施加阈值电压而从高电阻状态进入低电阻状态，一旦流过所述选择器装置(511)的电流或选择器装置的上电极和选择器装置的下电极(501)的端子处的电压分别返回到保持电流或电压以下，则所述选择器装置(511)返回进入高电阻状态，
该方法的特征在于，它包括以下步骤：
-保形沉积的步骤(401)，选择器装置的下电极的导体材料层(602)在基底(601)上保形沉积，然后在选择器装置的下电极的导体材料层(602)上保形沉积第一介电材料层(603)；
-刻蚀的步骤(402)，在第一介电材料层(603)中刻蚀至少一个沟槽(605)，该沟槽彼此平行，在选择器装置的下电极的导体材料层(602)上终止刻蚀；
-保形沉积的步骤(403)，选择器活性层(606)的保形沉积，以便覆盖每个沟槽(605)和在刻蚀步骤(402)期间第一介电材料层的未被刻蚀的部分(604)，然后在选择器活性层(606)上保形沉积一件式导体元件的材料层(607)，然后在一件式导体元件的材料层(607)上保形沉积第二介电层(608)，使得每个沟槽(605)未被填满；
-沿着沟槽(605)的方向的各向异性刻蚀的步骤(404)，该各向异性刻蚀终止在沟槽(605)的底部处的选择器装置的下电极的导体材料层(602)上，并且终止在刻蚀步骤(402)期间在第一介电材料层的未被刻蚀的部分(604)上，以获得至少一个一件式导体元件(504)；
-填充第三介电材料层(609)以填充沟槽(605)的步骤(405)；
-光刻的步骤(406)，沿着垂直于先前刻蚀的沟槽(605)的方向和在第三介电材料层(609)的平面中产生至少一个光刻沟槽(612)，在基底(601)上终止光刻；
-填充第四介电材料层(613)以填充光刻沟槽(612)的步骤(407)；
-平坦化的步骤(408)，在第一介电材料层的未被刻蚀的部分(610)上停止；
-保形沉积的步骤(409)，存储器活性层(615)的保形沉积，然后在存储器活性层(615)上保形沉积电阻随机存取存储器的上电极的导体材料层(616)。
CN201811601600.8A 2017-12-26 2018-12-26 包含电阻随机存取存储器和选择器的基本单元和包含该单元的级和级的基体及其制造方法 Pending CN110034110A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1763208 2017-12-26
FR1763208A FR3076081B1 (fr) 2017-12-26 2017-12-26 Cellule elementaire comportant une memoire resistive et un selecteur, etage et matrice d'etages comportant une pluralite de ces cellules et procede de fabrication associe

Publications (1)

Publication Number Publication Date
CN110034110A true CN110034110A (zh) 2019-07-19

Family

ID=61258516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811601600.8A Pending CN110034110A (zh) 2017-12-26 2018-12-26 包含电阻随机存取存储器和选择器的基本单元和包含该单元的级和级的基体及其制造方法

Country Status (4)

Country Link
US (1) US10854673B2 (zh)
EP (1) EP3506377A1 (zh)
CN (1) CN110034110A (zh)
FR (1) FR3076081B1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750477A (zh) * 2019-10-30 2021-05-04 合肥睿科微电子有限公司 基于含单向选择器的otp存储阵列的神经网络推理加速器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3086452B1 (fr) 2018-09-21 2021-05-21 St Microelectronics Rousset Cellule a memoire resistive

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100227438A1 (en) * 2009-03-04 2010-09-09 Samsung Electronics Co., Ltd. Resistance variable memory device and method of fabricating the same
US20130270507A1 (en) * 2012-04-13 2013-10-17 Samsung Electronics Co., Ltd. Variable resistance memory devices and method of forming the same
CN104347662A (zh) * 2013-07-26 2015-02-11 科洛斯巴股份有限公司 具有增强电场的三维双端存储器
WO2016043657A1 (en) * 2014-09-15 2016-03-24 Agency For Science, Technology And Research Memory structure, method for fabricating thereof, memory array device and method for operating thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005021382D1 (de) 2005-12-23 2010-07-01 St Microelectronics Srl Verfahren zur Herstellung eines Auswahl-Bauelements mit reduziertem Leckstrom, sowie ein Auswahl-Bauelement, insbesondere für Phasenwechsel-Speicher
US8049197B2 (en) 2008-12-30 2011-11-01 Stmicroelectronics S.R.L. Self-aligned nano-cross-point phase change memory
KR101911361B1 (ko) * 2012-06-18 2019-01-04 삼성전자주식회사 멀티 레벨 셀을 갖는 비-휘발성 메모리소자 및 그 형성 방법
US9543515B2 (en) 2013-11-07 2017-01-10 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance
US9627440B2 (en) * 2014-05-22 2017-04-18 Micron Technology, Inc. Phase change memory apparatuses
US9633724B2 (en) * 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
KR102475041B1 (ko) * 2016-02-22 2022-12-07 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR102669147B1 (ko) * 2016-11-30 2024-05-27 삼성전자주식회사 메모리 소자 및 그 제조 방법
KR102323249B1 (ko) * 2017-03-28 2021-11-08 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
US10658588B2 (en) * 2017-04-06 2020-05-19 Sony Corporation Memory cell switch device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100227438A1 (en) * 2009-03-04 2010-09-09 Samsung Electronics Co., Ltd. Resistance variable memory device and method of fabricating the same
US20130270507A1 (en) * 2012-04-13 2013-10-17 Samsung Electronics Co., Ltd. Variable resistance memory devices and method of forming the same
CN104347662A (zh) * 2013-07-26 2015-02-11 科洛斯巴股份有限公司 具有增强电场的三维双端存储器
WO2016043657A1 (en) * 2014-09-15 2016-03-24 Agency For Science, Technology And Research Memory structure, method for fabricating thereof, memory array device and method for operating thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750477A (zh) * 2019-10-30 2021-05-04 合肥睿科微电子有限公司 基于含单向选择器的otp存储阵列的神经网络推理加速器

Also Published As

Publication number Publication date
FR3076081B1 (fr) 2022-06-24
FR3076081A1 (fr) 2019-06-28
US10854673B2 (en) 2020-12-01
US20190198570A1 (en) 2019-06-27
EP3506377A1 (fr) 2019-07-03

Similar Documents

Publication Publication Date Title
US10777743B2 (en) Memory cell with independently-sized electrode
TWI603436B (zh) 用於形成記憶體單元之方法
US8525298B2 (en) Phase change memory device having 3 dimensional stack structure and fabrication method thereof
CN101461071B (zh) 纵向相变存储器单元及其制造方法
CN103733339B (zh) 存储器单元结构
US9837472B2 (en) Method for forming PCM and RRAM 3-D memory cells
US7067865B2 (en) High density chalcogenide memory cells
CN101958398B (zh) 热保护相变随机存取存储器及其制造方法
US10468596B2 (en) Damascene process for forming three-dimensional cross rail phase change memory devices
US9443763B2 (en) Methods for forming interconnections between top electrodes in memory cells by a two-step chemical-mechanical polishing (CMP) process
JP2015532789A (ja) ３次元メモリアレイアーキテクチャ
CN105051875A (zh) 存储器单元结构
US9172037B2 (en) Combined conductive plug/conductive line memory arrays and methods of forming the same
TW200908313A (en) Phase change memory with dual word lines and source lines and method of operating same
CN104798201A (zh) 用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置
CN103165662A (zh) 阻变存储器件及其制造方法
CN107086269A (zh) 存储器结构
CN108666340A (zh) 半导体器件
CN110034110A (zh) 包含电阻随机存取存储器和选择器的基本单元和包含该单元的级和级的基体及其制造方法
KR20200026343A (ko) 가변 저항 메모리 장치
CN109768159B (zh) 存储器件
CN109659430A (zh) 包括数据存储图案的半导体装置
KR102030485B1 (ko) 계단형의 반도체 메모리 소자 및 그 제조방법
US20240324476A1 (en) Stacked resistive random-access memory cross-point cell
US20240099168A1 (en) Phase change memory cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination