CN105051875A - 存储器单元结构 - Google Patents
存储器单元结构 Download PDFInfo
- Publication number
- CN105051875A CN105051875A CN201480017654.3A CN201480017654A CN105051875A CN 105051875 A CN105051875 A CN 105051875A CN 201480017654 A CN201480017654 A CN 201480017654A CN 105051875 A CN105051875 A CN 105051875A
- Authority
- CN
- China
- Prior art keywords
- electrode
- choice device
- stacking
- memory cell
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 109
- 239000000463 material Substances 0.000 claims abstract description 154
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000003491 array Methods 0.000 claims 5
- 238000005538 encapsulation Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 239000007772 electrode material Substances 0.000 description 66
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 150000004770 chalcogenides Chemical class 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910000314 transition metal oxide Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 2
- 150000001342 alkaline earth metals Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000631 nonopiate Effects 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- 150000002910 rare earth metals Chemical class 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007784 solid electrolyte Substances 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002262 irrigation Effects 0.000 description 1
- 238000003973 irrigation Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明包含存储器单元结构及其形成方法。一种此类方法包含形成存储器单元，其包含：在第一方向上形成包含形成于第一电极与第二电极之间的选择装置堆叠；在第二方向上在所述选择装置堆叠上方形成多个牺牲材料线以形成通孔；在所述通孔内形成可编程材料堆叠；及移除所述多个牺牲材料线且蚀刻穿过所述选择装置堆叠的部分以隔离所述选择装置。
Description
技术领域
本发明大体上涉及半导体存储器装置及方法，且更特定地说，涉及存储器单元结构及其形成方法。
背景技术
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、闪速存储器、相变随机存取存储器(PCRAM)、自旋转矩转移随机存取存储器(STTRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM；也被称为磁随机存取存储器)、导电桥接随机存取存储器(CBRAM)等等。
一些类型的存储器装置可为非易失性存储器，且可用于需要高存储器密度、高可靠性及低功耗的广泛范围的电子应用。非易失性存储器可用于个人计算机、便携式存储器棒、固态硬盘(SSD)、个人数字助理(PDA)、数码相机、蜂窝电话、智能手机、平板计算机、便携式音乐播放器(例如，MP3播放器)、电影播放器及其它电子装置等等中。程序代码及系统数据(例如基本输入/输出系统(BIOS))通常存储于非易失性存储器装置中。
举例来说，许多存储器装置(例如RRAM、PCRAM、MRAM、STTRAM及CBRAM)可包含以(例如)两端交叉点架构而组织的存储器单元阵列。呈两端交叉点架构的存储器单元阵列可包含在存储器单元材料之间具有平面表面的电极。对于丝状型存储器装置(例如RRAM及/或CBRAM)，在电极的平面表面之间的存储器单元的有源区域的位置可为可变的，这是因为电极的平面表面横跨存储器单元材料提供实质上均匀电场。
附图说明
图1是说明存储器单元阵列的部分的框图。
图2A到2D说明根据本发明的一或多个实施例的存储器单元阵列的部分。
图3A到3B说明根据本发明的一或多个实施例的存储器单元阵列的部分的横截面。
具体实施方式
本发明包含存储器单元结构及其形成方法。在一或多个实施例中，形成存储器单元包含：在第一方向上形成包含形成于第一电极与第二电极之间的选择装置的选择装置堆叠；在第二方向上在选择装置堆叠上方形成多个牺牲材料线以形成通孔；在通孔内形成可编程材料堆叠；及移除多个牺牲材料线且蚀刻穿过选择装置堆叠的部分以隔离选择装置。
在一或多个实施例中，存储器单元包含：第一堆叠结构，其包括第一电极、在第一电极上方的选择装置，及第二电极；及第二堆叠结构，其包括在第二电极上方的可编程材料，及在可编程材料上方的第三电极，其中第二堆叠结构是镶嵌结构。
在本发明的下列详细描述中，参考形成本发明的部分且其中作为说明而展示可如何实践本发明的数个实施例的附图。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本发明的实施例，且应理解，在不脱离本发明的范围的情况下，可利用其它实施例且可作出过程、电及/或结构改变。
如本文中所使用，“数个”某事物可指一或多个此类事物。举例来说，数个存储器装置可指一或多个存储器装置。另外，如本文中所使用的指定符“N”及“M”(尤其是关于图式中的参考数字)指示如此指定的数个特定特征可包含于本发明的数个实施例内。
本文中的图遵循编号惯例，其中第一数字或若干数字对应于图式图号，且剩余数字识别图式中的元件或组件。不同图之间的相似元件或组件可通过使用相似数字而识别。举例来说，208可指图2中的元件“08”，且相似元件可在图3中被称为308。将了解，可添加、交换及/或消除本文中的各种实施例中展示的元件以便提供本发明的数个额外实施例。另外，将了解，图中提供的元件的比例及相对尺度意欲说明本发明的实施例，且不应被视为限制性意义。
图1是说明存储器单元阵列100的部分的框图。在图1所说明的实例中，阵列100是包含第一数目个导电线130-0、130-1、…、130-N(例如，存取线，其可在本文中被称为字线)及第二数目个导电线120-0、120-1、…、120-M(例如，数字线，其可在本文中被称为位线)的交叉点阵列。如所说明，字线130-0、130-1、…、130-N彼此实质上平行且实质上正交于位线120-0、120-1、…、120-M，所述位线彼此实质上平行；然而，实施例并不受到如此限制。
阵列100的存储器单元可为例如结合图2A到2D及图3A到3B所描述的存储器单元的存储器单元。在此实例中，存储器单元定位于字线130-0、130-1、…、130-N与位线120-0、120-1、…、120-M的每一交点处，且存储器单元可以两端架构(例如，其中特定字线130-0、130-1、…、130-N及位线120-0、120-1、…、120-M作为用于存储器单元的电极)而起作用。
存储器单元可为(例如)电阻可变存储器单元，例如RRAM单元、CBRAM单元、PCRAM单元，及/或STT-RAM单元，以及其它类型的存储器单元。存储元件125可包含存储元件材料及/或选择装置，例如存取装置。存储元件125的存储元件材料部分可包含存储器单元的可编程部分，例如，可编程到不同数据状态的部分。选择装置可为二极管或非欧姆装置(NOD)等等。举例来说，在电阻可变存储器单元中，存储元件可包含具有电阻的存储器单元的部分，所述电阻(例如)可响应于所施加的编程电压及/或电流脉冲而编程到对应于特定数据状态的特定电平。存储元件可包含一或多种材料，其共同地包括存储元件的可变电阻存储元件材料部分。举例来说，所述材料可包含金属离子源层、吸氧(例如，氧源)层及有源切换层(例如固态电解质、硫属化物、过渡金属氧化物材料，或具有两种或两种以上金属(例如，过渡金属、碱土金属及/或稀土金属)的混价氧化物)中的至少一者。实施例并不限于与存储器单元的存储元件125有关的一或若干特定电阻可变材料。举例来说，电阻可变材料可为由各种掺杂或未掺杂材料形成的硫属化物。可用于形成存储元件的电阻可变材料的其它实例包含二元金属氧化物材料、巨磁阻材料，及/或各种基于聚合物的电阻可变材料等等。
在操作中，阵列100的存储器单元可通过经由选定字线130-0、130-1、…、130-N及位线120-0、120-1、…、120-M横跨所述存储器单元施加电压(例如，写入电压)而被编程。横跨存储器单元的电压脉冲的宽度及/或量值可(例如)通过调整存储元件的电阻电平而被调整(例如，变化)，以便将存储器单元编程到特定数据状态。
感测(例如，读取)操作可用于通过感测(例如)在对应于相应存储器单元的位线120-0、120-1、…、120-M上响应于施加到与相应单元耦合的选定字线130-0、130-1、…、130-N的特定电压的电流而确定存储器单元的数据状态。感测操作还可包含使未选定字线及位线以特定电压偏置，以便感测选定单元的数据状态。
根据本发明的存储器单元及阵列可以交叉点存储器阵列架构(例如，三维(3D)交叉点存储器阵列架构)而配置。根据本发明的存储器单元及阵列可包含不与某些蚀刻过程(例如，等离子干式蚀刻过程)兼容的材料。举例来说，通过利用镶嵌过程，在不必蚀刻存储器单元的情况下(蚀刻可对存储器单元造成损害)，可将存储器单元形成于交叉点存储器阵列架构内。
图2A到2D说明根据本发明的一或多个实施例的存储器单元阵列的部分。图2A到2D中的存储器单元阵列的部分可为例如图1所说明的阵列100的阵列的部分。
图2A说明根据本发明的一或多个实施例的存储器单元阵列的部分。如图2A所说明，可形成衬底材料201。衬底材料201可为半导体材料，例如硅，以及其它衬底材料。举例来说，字线材料230可形成于衬底材料202上方，且电极材料204可形成于字线材料230上方。字线材料可为导电材料，例如钨，以及其它导电材料。电极材料204可为导电材料，例如碳及/或钨，以及其它导电材料。电极材料204可为底电极，例如，导电线，例如，例如图1所展示的字线130-0到130-N的存取线，或例如图1所展示的位线120-0到120-M的数据线。电极材料204可在第一方向上形成。
在一或多个实施例中，选择装置207形成于电极材料204上方。选择装置207可为(例如)非欧姆的非线性选择装置，且选择装置207可为对称的或非对称的。选择装置207可在与电极材料204相同的方向(例如，存取线方向)上形成。
在一或多个实施例中，电极材料208可形成于选择装置207上方以形成堆叠结构。举例来说，电极材料208可为例如碳及/或钨的导电材料。电极材料208可为底电极，例如，导电线，例如，例如图1所展示的字线130-0到130-N的存取线，或例如图1所展示的位线120-0到120-M的数据线。电极材料208可在与电极材料204及选择装置207相同的方向(例如，存取线方向)上形成。
包括电极材料204、选择装置207及电极材料208的堆叠结构可包含金属-半导体-金属(MSM)、金属-绝缘体-金属(MIM)及/或导体-半导体-导体(CSC)配置等等。举例来说，电极材料204可为金属材料，选择装置207可为半导体材料，且电极材料208可为金属。在一些实施例中，选择装置207可包括多种半导体及或绝缘体材料的堆叠结构，使得整个堆叠具有金属-绝缘体-绝缘体-金属(MIIM)、金属-半导体-半导体-金属(MSSM)、金属-绝缘体-半导体-金属(MISM)、金属-半导体-绝缘体-金属(MSIM)、金属-绝缘体-半导体-绝缘体-金属(MISIM)、金属-半导体-绝缘体-半导体-金属(MSISM)、金属-绝缘体-绝缘体-绝缘体-金属(MIIIM)及金属-半导体-半导体-半导体-金属(MSSSM)中的一者的配置。在数个实施例中，此堆叠结构可为在第一方向(例如，存取线方向)上形成的选择装置堆叠结构。
在数个实施例中，堆叠结构可被遮蔽，且堆叠结构的数个部分可经蚀刻到衬底201以在存取线方向上隔离堆叠结构的部分。电介质材料202可在与电极材料204、选择装置207及电极材料208相同的方向(例如，存取线方向)上形成于堆叠结构的经隔离部分之间的开口中。电介质材料202可为电介质氧化物或氮化物，例如氮化硅(Si3N4)或氧化硅(SiOx)，以及其它电介质材料。
在数个实施例中，电介质材料202及电极材料208可经平面化而形成电介质材料202及电极材料208的平面表面。举例来说，电介质材料202可经由电介质材料202的填充及抛光而被隔离。
图2B说明在图2A所展示的阶段之后的阶段中展示的存储器单元阵列的部分。在一或多个实施例中，牺牲材料218(例如，牺牲线或牺牲材料线)可在第二方向上形成于电极材料208及/或电介质材料202上方。牺牲材料218可经形成以产生通孔(例如，沟渠)来容纳可编程材料(例如，单元材料)。
牺牲材料218可包括可针对所产生的通孔中的可编程材料进行选择性移除的牺牲材料。举例来说，牺牲材料218可包括碳，以及其它材料。
牺牲材料218可在实质上正交于其中形成电极材料204及208以及选择装置207的方向的方向上形成。实质上正交可包括(例如)略大于正交或略小于正交，但在阈值内。举例来说，实质上正交方向可包括比较接近正交而非平行的方向。举例来说，牺牲材料218可在非正交但比较接近正交而非平行的方向上形成。
尽管在图2B中被说明为在实质上正交于其中形成电极材料204及208以及选择装置207的方向的方向上形成，但在数个实施例中，牺牲材料218可在非正交方向上形成。举例来说，牺牲材料可以相对于其中形成电极材料及选择装置的方向成实质上60度(例如，略大于60度或略小于60度，但在阈值内)的角度而形成，从而引起(例如)具有六方紧密堆积(hexagonalclosedpacked)图案的交叉点阵列，其相比于立方体图案可具有增大的密度。
图2C说明在图2B所展示的阶段之后的阶段中展示的存储器单元阵列的部分。在一或多个实施例中，可编程材料216可形成于通孔(例如，通过如图2B所展示的牺牲材料218的形成而形成的通孔)内。可编程材料216可包括(例如)PCRAM、STTRAM、RRAM、MRAM、PCM、CBRAM，及基于氧空位的材料等等。举例来说，可编程材料216可包含一或多种电阻可变材料，例如过渡金属氧化物材料或包含两种或两种以上金属(例如，过渡金属、碱土金属及/或稀土金属)的钙钛矿。举例来说，可编程材料216可包含一或多种电阻可变材料，例如包括过渡金属氧化物材料或硫属化物材料的固态电解质。实施例并不限于特定电阻可变材料。在一或多个实施例中，可编程材料216可包括形成存储元件材料的材料。
电极材料214可在形成牺牲材料218期间形成的通孔内形成于可编程材料216上方。举例来说，电极材料214及可编程材料216可形成堆叠或堆叠的部分，例如可编程材料堆叠。电极材料214可为顶电极。在一或多个实施例中，电极材料214可包括铜材料，以及其它材料。可编程材料216及电极材料214可包括堆叠结构，且堆叠结构可利用(例如)化学机械平面化(CMP)而被抛光。
在一或多个实施例中，可编程材料216及电极材料214的堆叠结构可包括镶嵌结构。举例来说，可编程材料216及电极材料214可以基于非蚀刻的方式(例如，非蚀刻镶嵌沉积方式)而形成。
图2D说明在图2C所展示的阶段之后的阶段中展示的存储器单元阵列的部分。在一或多个实施例中，牺牲材料218可被移除，例如被挖出或烧毁。举例来说，可使用氧等离子材料来挖出牺牲材料218。在一或多个实施例中，可在不冲击及/或损害可编程材料216及电极材料214的堆叠结构以及电极材料204、选择装置207及电极材料208的堆叠结构的情况下挖出牺牲材料218。
在一或多个实施例中，包含电极材料204、电极材料208及选择装置207的选择装置堆叠可经蚀刻以隔离选择装置207。蚀刻可包括：蚀刻穿过电极材料208；蚀刻穿过电极材料208及选择装置207；或蚀刻穿过电极材料208、选择装置207及电极材料204。在一或多个实例中，电极材料208、选择装置207及电极材料208中的任一者的部分可被蚀刻。
举例来说，选择装置堆叠可利用各向同性蚀刻过程(例如，等离子干式蚀刻及/或湿式蚀刻过程)而被蚀刻。举例来说，蚀刻过程可为向下蚀刻到字线材料230或衬底材料201的选择性蚀刻过程。
根据图2A到2D所说明的实施例的存储器单元可提供用于利用不能被蚀刻的存储器单元材料来形成呈交叉点架构的存储器单元阵列。举例来说，某些材料可不与蚀刻过程(例如，等离子干式蚀刻过程)兼容，及/或可在蚀刻过程期间受到损害，例如，卤素材料。
在一或多个实施例中，图2A到2D所说明的存储器单元阵列可以三维(3D)交叉点存储器单元阵列而配置。在一或多个实施例中，形成存储器单元及/或存储器单元阵列的过程可被重复数次以产生数个层级。举例来说，以下过程可被重复数次以形成数个存储器单元及/或存储器单元层级：形成电极材料204、选择装置207及电极材料208的堆叠结构；形成电介质材料202；形成牺牲材料218；形成可编程材料216及电极材料214的堆叠结构；挖出牺牲材料218；及蚀刻电极材料204、选择装置207及电极材料208的堆叠结构的至少一部分。
在一或多个实施例中，以3D交叉点存储器单元阵列形成额外层级可包括以下项：在可编程材料216及电极材料214上方形成衬底材料；在衬底材料上方形成字线；在字线上方形成第一电极材料；在第一电极材料上方形成选择装置；在选择装置上方形成第二电极材料；(例如)在实质上正交于第二电极材料的方向上在第二电极材料上方形成牺牲材料；在由牺牲材料形成的通孔中形成可编程材料及第三电极材料；挖出牺牲材料；及蚀刻第一电极、选择装置及第二电极的至少一部分。
举例来说，在一或多个实施例中，以3D交叉点存储器单元阵列形成额外层级可不包括在可编程材料216及电极材料214上方形成衬底材料，及/或形成字线，例如，如图2A到2D所说明的字线230。
图3A到3B说明根据本发明的一或多个实施例的存储器单元阵列的部分的横截面。图3A到3B中的存储器单元阵列的部分可为例如图1所说明的阵列100的阵列的部分。
图3A说明根据本发明的一或多个实施例的存储器单元阵列的部分。在一或多个实施例中，保护性封装材料322(例如，非保形保护性封装材料)可形成于可编程材料316及/或电极材料(图3A中未说明)(例如，图2C及2D所展示的电极材料214)上方。在一些情况下，封装材料322可形成于电极材料308、选择装置307、电极材料304、字线材料330及/或衬底材料301上方。
举例来说，封装材料322可在堆叠上方充当硬掩模。封装材料322可为非保形的，使得封装材料322沉积在顶表面(例如，可编程材料316)上比沉积在底表面及/或侧表面(例如，电极304及308以及选择装置307)上更多。封装材料322可包括(例如)氮化硅、碳化硅及/或氧化硅等等。
封装材料322可(例如)在挖出牺牲材料(例如，图2B及2C所说明的牺牲材料218)之后形成。在选择装置隔离蚀刻期间，封装材料322可保护包括可编程材料316及电极材料(例如，电极材料214)的单元堆叠。举例来说，在一或多个实施例中，封装材料322可使用物理气相沉积(PVD)过程等等而被沉积。
图3B说明在图3A所展示的阶段之后的阶段中展示的存储器单元阵列的部分。封装材料322可形成于包含电极材料304、选择装置307及电极材料308的选择装置堆叠上方。在一或多个实施例中，与包括可编程材料316及电极材料的堆叠相比较，封装材料322可在包括电极材料304及308以及选择装置307的堆叠上较快地被蚀刻掉。
在一或多个实施例中，封装材料322可在蚀刻之后保留在可编程材料316及电极材料周围。在一些情况下，封装材料322可在蚀刻之后从可编程材料316及电极材料周围完全地移除。在一或多个实施例中，封装材料322可在蚀刻之后从可编程材料316及电极材料周围部分地移除。
结论
本发明包含存储器单元结构及其形成方法。在一或多个实施例中，形成存储器单元包含：在第一方向上形成包含形成于第一电极与第二电极之间的选择装置的选择装置堆叠；在第二方向上在选择装置堆叠上方形成多个牺牲材料线以形成通孔；在通孔内形成可编程材料堆叠；及移除多个牺牲材料线且蚀刻穿过选择装置堆叠的部分以隔离选择装置。
在一或多个实施例中，存储器单元包含：第一堆叠结构，其包括第一电极、在第一电极上方的选择装置，及第二电极；及第二堆叠结构，其包括在第二电极上方的可编程材料，及在可编程材料上方的第三电极，其中第二堆叠结构是镶嵌结构。
尽管已在本文中说明及描述特定实施例，但所属领域的一般技术人员将了解，意欲实现相同结果的布置可替换所展示的特定实施例。本发明意欲涵盖本发明的数个实施例的适配或变化。应理解，上文的描述已以说明性方式而非限制性方式而作出。在审阅上文的描述后，所属领域的一般技术人员就将明白上文的实施例的组合及本文中未特定地描述的其它实施例。本发明的数个实施例的范围包含其中使用上文的结构及方法的其它应用。因此，应参考所附权利要求书连同可取得此类权利要求书资格的等效物的全部范围而确定本发明的数个实施例的范围。
在前述的具体实施方式中，为了简化本揭示内容的目的，将一些特征共同地分组于单一实施例中。此发明方法不应被解释为反映本发明的所揭示实施例必须使用比在每一权利要求中明确地叙述的特征更多的特征的意图。更确切地，如所附权利要求书所反映，发明主题在于少于单一所揭示实施例的所有特征。因此，所附权利要求书借此并入到具体实施方式中，其中每一权利要求独自地作为单独实施例。
Claims (31)
1.一种形成存储器单元的方法，其包括：
在第一方向上形成包含形成于第一电极与第二电极之间的选择装置的选择装置堆叠；
在第二方向上在所述选择装置堆叠上方形成多个牺牲材料线以形成通孔；
在所述通孔内形成可编程材料堆叠；及
移除所述多个牺牲材料线且蚀刻穿过所述选择装置堆叠的部分以隔离所述选择装置。
2.根据权利要求1所述的方法，其中蚀刻穿过所述选择装置堆叠的部分包括蚀刻穿过所述第一电极以隔离所述选择装置。
3.根据权利要求1所述的方法，其中蚀刻穿过所述选择装置的部分包括蚀刻穿过所述第一电极、所述选择装置及所述第二电极以隔离所述选择装置。
4.根据权利要求1所述的方法，其中形成所述可编程材料堆叠包括形成镶嵌可编程材料单元堆叠。
5.根据权利要求1所述的方法，其包括在所述可编程材料堆叠上方形成第三电极。
6.根据权利要求1到5中任一权利要求所述的方法，其中移除所述多个牺牲材料线包括移除多个碳材料牺牲材料线。
7.根据权利要求1到5中任一权利要求所述的方法，其中移除所述多个牺牲材料线包括利用氧等离子材料来移除所述多个牺牲材料线。
8.一种形成存储器单元的方法，其包括：
形成包括在衬底材料上方的第一电极、在所述第一电极上方的非欧姆选择装置及在所述非欧姆选择装置上方的第二电极的选择装置堆叠；
在所述第二电极上方形成牺牲材料；
在通过所述牺牲材料形成而形成的通孔内形成可编程材料堆叠；及
挖出所述牺牲材料的部分；及
蚀刻穿过所述选择装置堆叠的部分以隔离所述选择装置。
9.根据权利要求8所述的方法，其中所述牺牲材料包括碳材料。
10.根据权利要求8到9中任一权利要求所述的方法，其中所述第一电极、所述第二电极及所述选择装置是在第一方向上形成。
11.根据权利要求10所述的方法，其中所述牺牲材料是在实质上正交于所述第一方向的第二方向上形成。
12.根据权利要求8到9中任一权利要求所述的方法，其中所述存储器单元包括镶嵌存储器单元。
13.根据权利要求8到9中任一权利要求所述的方法，其中形成所述选择装置堆叠包括形成金属-半导体-金属MSM堆叠、金属-绝缘体-金属MIM堆叠及导体-半导体-导体CSC堆叠中的至少一者。
14.一种存储器单元，其包括：
第一堆叠结构，其包括第一电极、在所述第一电极上方的选择装置，及第二电极；及
第二堆叠结构，其包括在所述第二电极上方的可编程材料，及在所述可编程材料上方的第三电极，
其中所述第二堆叠结构是镶嵌结构。
15.根据权利要求14所述的存储器单元，其中第一堆叠结构是在第一方向上形成。
16.根据权利要求15所述的存储器单元，其中所述第二堆叠结构是在实质上正交于所述第一方向的第二方向上形成。
17.根据权利要求14到16中任一权利要求所述的存储器单元，其中所述选择装置是非欧姆选择装置。
18.根据权利要求14到16中任一权利要求所述的存储器单元，其中所述存储器单元是电阻式随机存取存储器RRAM单元。
19.根据权利要求14到16中任一权利要求所述的存储器单元，其中所述第一电极及所述第二电极是底电极。
20.根据权利要求14到16中任一权利要求所述的存储器单元，其中所述第三电极包括铜材料。
21.一种存储器单元，其包括：
经隔离选择装置，其在第一电极与第二电极之间；
可编程材料，其在所述第二电极上方；及
第三电极，其在所述可编程材料上方。
22.根据权利要求21所述的存储器单元，其进一步包括封装所述可编程材料及所述第三电极的非保形封装材料。
23.根据权利要求22所述的存储器单元，其中所述非保形保护性材料经配置以在蚀刻过程期间保护所述可编程材料。
24.根据权利要求21到23中任一权利要求所述的存储器单元，其中可编程材料及所述第三电极包括镶嵌结构。
25.根据权利要求21到23中任一权利要求所述的存储器单元，其中所述经隔离选择装置、所述第一电极及所述第二电极是在第一方向上形成。
26.根据权利要求25所述的存储器单元，其中所述可编程材料及所述第三电极是在实质上正交于所述第一方向的第二方向上形成。
27.根据权利要求25所述的存储器单元，其中所述可编程材料及所述第三电极是在与所述第一方向成实质上成六十度角的第二方向上形成。
28.一种存储器单元阵列，其包括：
多个第一堆叠，其各自包括通过选择装置而与第二电极分离的第一电极；
电介质材料，其在所述多个第一堆叠中的每一者之间；及
多个第二堆叠，其各自包括形成于所述第二电极上的可编程材料，其中所述可编程材料包含用铜材料填充的通孔。
29.根据权利要求28所述的阵列，其中所述存储器单元阵列是以交叉点存储器单元阵列而配置。
30.根据权利要求28所述的阵列，其中所述存储器单元阵列是以三维单元阵列而配置。
31.根据权利要求28到30中任一权利要求所述的阵列，其中所述多个第一堆叠是在存取线方向上形成，且其中所述多个第二堆叠是在数字线方向上形成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/899,919 | 2013-05-22 | ||
| US13/899,919 US9691981B2 (en) | 2013-05-22 | 2013-05-22 | Memory cell structures |
| PCT/US2014/037299 WO2014189686A1 (en) | 2013-05-22 | 2014-05-08 | Memory cell structures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105051875A true CN105051875A (zh) | 2015-11-11 |
| CN105051875B CN105051875B (zh) | 2019-06-07 |
Family
ID=51933970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480017654.3A Active CN105051875B (zh) | 2013-05-22 | 2014-05-08 | 存储器单元结构 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US9691981B2 (zh) |
| EP (1) | EP3000124B1 (zh) |
| JP (1) | JP6092431B2 (zh) |
| KR (1) | KR101792379B1 (zh) |
| CN (1) | CN105051875B (zh) |
| TW (1) | TWI575580B (zh) |
| WO (1) | WO2014189686A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109155314A (zh) * | 2016-05-11 | 2019-01-04 | 美光科技公司 | 交叉点存储器单元的阵列和形成交叉点存储器单元的阵列的方法 |
| CN109427972A (zh) * | 2017-08-31 | 2019-03-05 | 美光科技公司 | 包含基本上用介电材料封装的存储材料的半导体装置，以及相关的系统和方法 |
| TWI696269B (zh) * | 2018-05-17 | 2020-06-11 | 旺宏電子股份有限公司 | 記憶體與積體電路的製造方法 |
| CN112151544A (zh) * | 2019-06-28 | 2020-12-29 | 美光科技公司 | 用于形成存储器结构的技术 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9691981B2 (en) * | 2013-05-22 | 2017-06-27 | Micron Technology, Inc. | Memory cell structures |
| US9806129B2 (en) | 2014-02-25 | 2017-10-31 | Micron Technology, Inc. | Cross-point memory and methods for fabrication of same |
| US9263577B2 (en) | 2014-04-24 | 2016-02-16 | Micron Technology, Inc. | Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors |
| US9159829B1 (en) | 2014-10-07 | 2015-10-13 | Micron Technology, Inc. | Recessed transistors containing ferroelectric material |
| US9634245B2 (en) | 2015-01-09 | 2017-04-25 | Micron Technology, Inc. | Structures incorporating and methods of forming metal lines including carbon |
| US9305929B1 (en) | 2015-02-17 | 2016-04-05 | Micron Technology, Inc. | Memory cells |
| US9397145B1 (en) * | 2015-05-14 | 2016-07-19 | Micron Technology, Inc. | Memory structures and related cross-point memory arrays, electronic systems, and methods of forming memory structures |
| US10134982B2 (en) | 2015-07-24 | 2018-11-20 | Micron Technology, Inc. | Array of cross point memory cells |
| US9853211B2 (en) * | 2015-07-24 | 2017-12-26 | Micron Technology, Inc. | Array of cross point memory cells individually comprising a select device and a programmable device |
| US10096612B2 (en) * | 2015-09-14 | 2018-10-09 | Intel Corporation | Three dimensional memory device having isolated periphery contacts through an active layer exhume process |
| CN105789218A (zh) * | 2016-03-10 | 2016-07-20 | 京东方科技集团股份有限公司 | 一种基板、其制作方法及显示装置 |
| US9735151B1 (en) * | 2016-03-24 | 2017-08-15 | Western Digital Technologies, Inc. | 3D cross-point memory device |
| US10396145B2 (en) | 2017-01-12 | 2019-08-27 | Micron Technology, Inc. | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances |
| US10950663B2 (en) | 2018-04-24 | 2021-03-16 | Micron Technology, Inc. | Cross-point memory array and related fabrication techniques |
| US10825867B2 (en) * | 2018-04-24 | 2020-11-03 | Micron Technology, Inc. | Cross-point memory array and related fabrication techniques |
| WO2020166073A1 (ja) * | 2019-02-15 | 2020-08-20 | キオクシア株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| US11170834B2 (en) | 2019-07-10 | 2021-11-09 | Micron Technology, Inc. | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances |
| FR3104813A1 (fr) * | 2019-12-16 | 2021-06-18 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Cellule elementaire comportant une memoire resistive et un dispositif destine a former un selecteur, matrice de cellules, procedes de fabrication et d’initialisation associes |
| US11626452B2 (en) | 2020-07-28 | 2023-04-11 | Micron Technology, Inc. | Efficient fabrication of memory structures |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1783455A (zh) * | 2004-11-10 | 2006-06-07 | 旺宏电子股份有限公司 | 存储器元件及阵列、接触结构的制法及制得的装置与元件 |
| JP2010027753A (ja) * | 2008-07-17 | 2010-02-04 | Panasonic Corp | 不揮発性記憶素子およびその製造方法 |
| US20100237320A1 (en) * | 2009-03-23 | 2010-09-23 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing the same |
| CN102318058A (zh) * | 2009-02-19 | 2012-01-11 | 美光科技公司 | 交叉点存储器结构及形成存储器阵列的方法 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5497017A (en) * | 1995-01-26 | 1996-03-05 | Micron Technology, Inc. | Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors |
| JP3304754B2 (ja) | 1996-04-11 | 2002-07-22 | 三菱電機株式会社 | 集積回路の多段埋め込み配線構造 |
| US6709874B2 (en) | 2001-01-24 | 2004-03-23 | Infineon Technologies Ag | Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation |
| US6887792B2 (en) | 2002-09-17 | 2005-05-03 | Hewlett-Packard Development Company, L.P. | Embossed mask lithography |
| US7365382B2 (en) | 2005-02-28 | 2008-04-29 | Infineon Technologies Ag | Semiconductor memory having charge trapping memory cells and fabrication method thereof |
| US7361586B2 (en) | 2005-07-01 | 2008-04-22 | Spansion Llc | Preamorphization to minimize void formation |
| US7449354B2 (en) | 2006-01-05 | 2008-11-11 | Fairchild Semiconductor Corporation | Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch |
| JP4989631B2 (ja) | 2006-03-30 | 2012-08-01 | パナソニック株式会社 | 不揮発性記憶素子 |
| US7435648B2 (en) | 2006-07-26 | 2008-10-14 | Macronix International Co., Ltd. | Methods of trench and contact formation in memory cells |
| US7575973B2 (en) * | 2007-03-27 | 2009-08-18 | Sandisk 3D Llc | Method of making three dimensional NAND memory |
| US7800094B2 (en) | 2007-06-11 | 2010-09-21 | Macronix International Co., Ltd. | Resistance memory with tungsten compound and manufacturing |
| US7550313B2 (en) * | 2007-07-21 | 2009-06-23 | International Business Machines Corporation | Method for delineation of phase change memory (PCM) cells separated by PCM and upper electrode regions modified to have high film resistivity |
| US7742323B2 (en) | 2007-07-26 | 2010-06-22 | Unity Semiconductor Corporation | Continuous plane of thin-film materials for a two-terminal cross-point memory |
| US7729161B2 (en) * | 2007-08-02 | 2010-06-01 | Macronix International Co., Ltd. | Phase change memory with dual word lines and source lines and method of operating same |
| WO2009075073A1 (ja) | 2007-12-10 | 2009-06-18 | Panasonic Corporation | 不揮発性記憶装置およびその製造方法 |
| JP5364280B2 (ja) * | 2008-03-07 | 2013-12-11 | 株式会社東芝 | 不揮発性記憶装置及びその製造方法 |
| US8034655B2 (en) | 2008-04-08 | 2011-10-11 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
| US8211743B2 (en) | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
| US8114468B2 (en) | 2008-06-18 | 2012-02-14 | Boise Technology, Inc. | Methods of forming a non-volatile resistive oxide memory array |
| US7932506B2 (en) * | 2008-07-22 | 2011-04-26 | Macronix International Co., Ltd. | Fully self-aligned pore-type memory cell having diode access device |
| US7969011B2 (en) * | 2008-09-29 | 2011-06-28 | Sandisk 3D Llc | MIIM diodes having stacked structure |
| US8193074B2 (en) | 2008-11-21 | 2012-06-05 | Sandisk 3D Llc | Integration of damascene type diodes and conductive wires for memory device |
| EP2202816B1 (en) | 2008-12-24 | 2012-06-20 | Imec | Method for manufacturing a resistive switching memory device |
| KR101583717B1 (ko) | 2009-01-13 | 2016-01-11 | 삼성전자주식회사 | 저항 메모리 장치의 제조방법 |
| US7927977B2 (en) | 2009-07-15 | 2011-04-19 | Sandisk 3D Llc | Method of making damascene diodes using sacrificial material |
| JP5521612B2 (ja) | 2010-02-15 | 2014-06-18 | ソニー株式会社 | 不揮発性半導体メモリデバイス |
| US8437174B2 (en) | 2010-02-15 | 2013-05-07 | Micron Technology, Inc. | Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming |
| US8416609B2 (en) | 2010-02-15 | 2013-04-09 | Micron Technology, Inc. | Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems |
| US20110210306A1 (en) * | 2010-02-26 | 2011-09-01 | Yubao Li | Memory cell that includes a carbon-based memory element and methods of forming the same |
| US8409915B2 (en) | 2010-09-20 | 2013-04-02 | Micron Technology, Inc. | Methods of forming memory cells |
| US8885381B2 (en) * | 2010-12-14 | 2014-11-11 | Sandisk 3D Llc | Three dimensional non-volatile storage with dual gated vertical select devices |
| JP5161404B2 (ja) | 2011-02-01 | 2013-03-13 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置の製造方法 |
| US8536561B2 (en) | 2011-10-17 | 2013-09-17 | Micron Technology, Inc. | Memory cells and memory cell arrays |
| US9691981B2 (en) * | 2013-05-22 | 2017-06-27 | Micron Technology, Inc. | Memory cell structures |
-
2013
- 2013-05-22 US US13/899,919 patent/US9691981B2/en active Active
-
2014
- 2014-05-08 EP EP14800773.5A patent/EP3000124B1/en active Active
- 2014-05-08 KR KR1020157035797A patent/KR101792379B1/ko active IP Right Grant
- 2014-05-08 CN CN201480017654.3A patent/CN105051875B/zh active Active
- 2014-05-08 WO PCT/US2014/037299 patent/WO2014189686A1/en active Application Filing
- 2014-05-08 JP JP2015559324A patent/JP6092431B2/ja active Active
- 2014-05-15 TW TW103117213A patent/TWI575580B/zh active
-
2017
- 2017-02-03 US US15/423,965 patent/US10734581B2/en active Active
-
2020
- 2020-07-13 US US16/926,837 patent/US11730069B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1783455A (zh) * | 2004-11-10 | 2006-06-07 | 旺宏电子股份有限公司 | 存储器元件及阵列、接触结构的制法及制得的装置与元件 |
| JP2010027753A (ja) * | 2008-07-17 | 2010-02-04 | Panasonic Corp | 不揮発性記憶素子およびその製造方法 |
| CN102318058A (zh) * | 2009-02-19 | 2012-01-11 | 美光科技公司 | 交叉点存储器结构及形成存储器阵列的方法 |
| US20100237320A1 (en) * | 2009-03-23 | 2010-09-23 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing the same |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109155314A (zh) * | 2016-05-11 | 2019-01-04 | 美光科技公司 | 交叉点存储器单元的阵列和形成交叉点存储器单元的阵列的方法 |
| CN109427972A (zh) * | 2017-08-31 | 2019-03-05 | 美光科技公司 | 包含基本上用介电材料封装的存储材料的半导体装置，以及相关的系统和方法 |
| TWI696269B (zh) * | 2018-05-17 | 2020-06-11 | 旺宏電子股份有限公司 | 記憶體與積體電路的製造方法 |
| US10818729B2 (en) | 2018-05-17 | 2020-10-27 | Macronix International Co., Ltd. | Bit cost scalable 3D phase change cross-point memory |
| CN112151544A (zh) * | 2019-06-28 | 2020-12-29 | 美光科技公司 | 用于形成存储器结构的技术 |
| CN112151544B (zh) * | 2019-06-28 | 2022-03-29 | 美光科技公司 | 用于形成存储器结构的技术 |
| US11575085B2 (en) | 2019-06-28 | 2023-02-07 | Micron Technology, Inc. | Techniques for forming memory structures |
Also Published As
| Publication number | Publication date |
|---|---|
| US11730069B2 (en) | 2023-08-15 |
| CN105051875B (zh) | 2019-06-07 |
| WO2014189686A1 (en) | 2014-11-27 |
| JP2016513373A (ja) | 2016-05-12 |
| US20200343449A1 (en) | 2020-10-29 |
| EP3000124A4 (en) | 2017-01-11 |
| KR101792379B1 (ko) | 2017-10-31 |
| TW201507009A (zh) | 2015-02-16 |
| EP3000124A1 (en) | 2016-03-30 |
| US10734581B2 (en) | 2020-08-04 |
| EP3000124B1 (en) | 2019-07-10 |
| KR20160009685A (ko) | 2016-01-26 |
| JP6092431B2 (ja) | 2017-03-08 |
| US20140346428A1 (en) | 2014-11-27 |
| US20170148987A1 (en) | 2017-05-25 |
| TWI575580B (zh) | 2017-03-21 |
| US9691981B2 (en) | 2017-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11730069B2 (en) | Memory cell structures | |
| US9773844B2 (en) | Memory cell array structures and methods of forming the same | |
| TWI508250B (zh) | 記憶體單元結構 | |
| JP5469239B2 (ja) | 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ | |
| TW201503287A (zh) | 用於記憶單元的低溫原位摻雜矽基導體材料 | |
| KR20150133658A (ko) | 저항성 메모리 아키텍처 및 디바이스들 | |
| TWI565045B (zh) | 多位元鐵電性記憶體裝置及其製造方法 | |
| CN110447115B (zh) | 三维存储器阵列 | |
| US11456333B2 (en) | Three-dimensional NAND memory device containing two terminal selector and methods of using and making thereof | |
| KR20100033303A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US8716059B2 (en) | Combined conductive plug/conductive line memory arrays and methods of forming the same | |
| CN110034110A (zh) | 包含电阻随机存取存储器和选择器的基本单元和包含该单元的级和级的基体及其制造方法 | |
| US9147839B2 (en) | Memory cells with recessed electrode contacts | |
| KR20230077149A (ko) | 전자 장치 및 그 제조방법 | |
| JP2023171210A (ja) | 半導体装置及びその製造方法 | |
| TW202011530A (zh) | 記憶裝置 | |
| KR20160110012A (ko) | 저항성 메모리 아키텍처 및 디바이스들 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |