JP5364280B2 - 不揮発性記憶装置及びその製造方法 - Google Patents

不揮発性記憶装置及びその製造方法 Download PDF

Info

Publication number
JP5364280B2
JP5364280B2 JP2008057470A JP2008057470A JP5364280B2 JP 5364280 B2 JP5364280 B2 JP 5364280B2 JP 2008057470 A JP2008057470 A JP 2008057470A JP 2008057470 A JP2008057470 A JP 2008057470A JP 5364280 B2 JP5364280 B2 JP 5364280B2
Authority
JP
Japan
Prior art keywords
electrode
storage unit
area
cross
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008057470A
Other languages
English (en)
Other versions
JP2009218259A (ja
Inventor
裕之 福水
直哉 速水
真紀子 田家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008057470A priority Critical patent/JP5364280B2/ja
Priority to KR1020107019807A priority patent/KR101169539B1/ko
Priority to CN200880127778.1A priority patent/CN101960594B/zh
Priority to PCT/JP2008/065588 priority patent/WO2009110120A1/ja
Publication of JP2009218259A publication Critical patent/JP2009218259A/ja
Priority to US12/876,870 priority patent/US8519371B2/en
Application granted granted Critical
Publication of JP5364280B2 publication Critical patent/JP5364280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides

Description

本発明は、不揮発性記憶装置及びその製造方法に関する。
不揮発性記憶装置として多用されているフラッシュメモリは、集積度の向上に対して限界があるとされている。フラッシュメモリより高集積度の、いわゆる４Ｆ２の素子面積が可能である不揮発性記憶装置として、例えば電気抵抗が可変の記憶部を２枚の電極に挟んだ構成の、クロスポイント型不揮発性記憶装置が注目されている（特許文献１）。
クロスポイント型不揮発性記憶装置において、記憶部を流れる電流を低減し、消費電力を抑制することが望まれる。
特許文献２には、不揮発性記憶装置において、トランジスタが連結された下部電極の上の絶縁層にコンタクトホールを設け、そのコンタクトホールを満たすように記憶部を設ける技術が提案されている。
特開２００７−１８４４１９号公報 特開２００６−２１０８８２号公報
本発明は、記憶部を流れる電流を低減し、消費電力を抑制する不揮発性記憶装置及びその製造方法を提供する。
本発明の一態様によれば、基板と、前記基板上に設けられた第１の電極と、前記第１の電極と交差するようにして、その上方に設けられた第２の電極と、前記第１の電極と前記第２の電極との間に設けられ印加する電圧または電流によって電気抵抗値が変化する抵抗変化素子または相変化素子の記憶部と、を備え、前記記憶部の前記第１の電極に対向する第１の記憶部面の面積、及び、前記記憶部の前記第２の電極に対向する第２の記憶部面の面積の、両方は、交差することで互いに対向する前記第１の電極と前記第２の電極のクロス面の面積よりも小さく、前記記憶部は、前記第１の電極から前記第２の電極に向かう積層方向に対して延びる柱状であり、前記記憶部の側面は、前記積層方向に対して傾斜するテーパ状であることを特徴とする不揮発性記憶装置が提供される。
また、本発明の他の一態様によれば、基板上に第１の電極を形成する工程と、前記基板及び第１の電極の上に絶縁膜を形成する工程と、前記第１の電極の上の前記絶縁膜に凹部を形成する工程と、前記凹部の内壁に印加する電圧または電流によって電気抵抗値が変化する抵抗変化素子または相変化素子の記憶部を形成する工程と、前記記憶部により囲まれた前記凹部の残余の空間に絶縁部を充填する工程と、前記記憶部及び前記絶縁部の上に第２の電極を形成する工程と、を備え、前記記憶部の前記第１の電極に対向する第１の記憶部面の面積、及び、前記記憶部の前記第２の電極に対向する第２の記憶部面の面積の、両方は、交差することで互いに対向する前記第１の電極と前記第２の電極のクロス面の面積よりも小さく、前記記憶部は、前記第１の電極から前記第２の電極に向かう積層方向に対して延びる柱状であり、前記記憶部の側面は、前記積層方向に対して傾斜するテーパ状であるたことを特徴とする不揮発性記憶装置の製造方法が提供される。
また、本発明の他の一態様によれば、基板上に、第１の電極とその上に設けられ印加する電圧または電流によって電気抵抗値が変化する抵抗変化素子または相変化素子の記憶部とを有する積層体を形成する工程と、前記積層体の側壁に露出した前記記憶部の側壁をエッチングして後退させ、前記記憶部の上に第２の電極を形成する工程と、を備え、前記記憶部の前記第１の電極に対向する第１の記憶部面の面積、及び、前記記憶部の前記第２の電極に対向する第２の記憶部面の面積の、両方は、交差することで互いに対向する前記第１の電極と前記第２の電極のクロス面の面積よりも小さく、前記記憶部は、前記第１の電極から前記第２の電極に向かう積層方向に対して延びる柱状であり、前記記憶部の側面は、前記積層方向に対して傾斜するテーパ状であることを特徴とする不揮発性記憶装置の製造方法が提供される。
また、本発明の他の一態様によれば、基板上に、第１の電極とその上に設けられ印加する電圧または電流によって電気抵抗値が変化する抵抗変化素子または相変化素子の記憶部とを有する積層体を形成する工程と、前記積層体の上に導電性材料を堆積する工程と、前記導電性材料と前記記憶部とを選択的にエッチングすることにより、第２の電極とその下に選択的に設けられた記憶部とを形成する工程と、前記第２の電極の下に選択的に設けられた前記記憶部の側壁をエッチングして後退させる工程と、を備え、前記記憶部の前記第１の電極に対向する第１の記憶部面の面積、及び、前記記憶部の前記第２の電極に対向する第２の記憶部面の面積の、両方は、交差することで互いに対向する前記第１の電極と前記第２の電極のクロス面の面積よりも小さく、前記記憶部は、前記第１の電極から前記第２の電極に向かう積層方向に対して延びる柱状であり、前記記憶部の側面は、前記積層方向に対して傾斜するテーパ状であることを特徴とする不揮発性記憶装置の製造方法が提供される。
本発明によれば、記憶部を流れる電流を低減し、消費電力を抑制する不揮発性記憶装置及びその製造方法が提供される。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図１に表したように、本発明の第１の実施形態の不揮発性記憶装置１０においては、基板１０５と、基板１０５の主面１０６の上に設けられた第１の電極１１０と、第１の電極１１０と対向して設けられた第２の電極１２０と、第１の電極１１０と第２の電極１２０との間に設けられた記憶部２００と、を備えている。
基板１０５には、例えばシリコン基板を用いることができ、不揮発性記憶装置を駆動する駆動回路を設けることもできる。
第１の電極１１０、第２の電極１２０には、例えば、タングステン、タングステンシリサイド、タングステンナイトライド等を用いることができる。
また、記憶部２００としては、例えば、印加する電圧または電流によって電気抵抗値が変化する、酸化ニッケル（ＮｉＯｘ）、酸化チタン（ＴｉＯｘ）、ＺｎＭｎ２Ｏ４、ＰｒｘＣａ１−ｘＭｎＯ３等の他、各種の遷移金属酸化物等を用いることができる。また、相転移型材料を用いることができる。
そして、記憶部２００の第１の電極１１０に対向する第１の記憶部面２１０の面積、または、記憶部２００の第２の電極１２０に対向する第２の記憶部面２２０の面積少なくともいずれかは、第１の電極１１０と第２の電極１２０とが対向するクロス面１３０の面積より小さく設定されている。
また、記憶部２００は、図１に表されているように、例えば、間隔を置いて設けられた複数の領域を有しており、その複数の領域に挟まれるように（記憶部２００の内側に）、絶縁部１６０を設けることができる。
また、第１の電極１１０と第２の電極１２０とが対向する部分以外の領域には、素子間分離絶縁部１５０が設けられている。
これら、絶縁部１６０と素子間分離絶縁部１５０には、例えば、電気抵抗の高い酸化珪素（ＳｉＯ２）等を用いることができる。ただし、これに限らず、絶縁部１６０と素子間分離絶縁部１５０には、記憶部２００の電気抵抗より高い各種の材料を用いることができる。例えば、記憶部２００として、印加電圧によって電気抵抗が変化する材料を用いた場合、その印加電圧領域において、記憶部２００の電気抵抗より高く、また電気抵抗が変化しない材料を用いれば良い。また、記憶部２００として相転移材料を用いた場合にも、複数の相における記憶部２００の電気抵抗より高い電気抵抗を有する材料を用いれば良い。
以下、詳しく説明する。
図２は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
なお、図２以降の各図については、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図２（ａ）は、第１の実施形態に係る不揮発性記憶装置の構成を例示する模式斜視図である。図２（ａ）、（ｂ）においては、素子間分離絶縁部１５０は省略されて描かれている。
図２（ａ）に表したように、本発明の第１の実施形態の不揮発性記憶装置１０においては、基板１０５の主面１０６の上に、Ｘ軸方向に延在する帯状の第１の電極１１０が設けられている。そして、基板１０５に平行な面内でＸ軸と直交するＹ軸方向に延在する帯状の第２の電極１２０が、第１の電極１１０に対向して設けられている。
なお、図２（ａ）、（ｂ）においては、第１の電極１１０と第２の電極１２０とは、それぞれ４本ずつ設けられている例が示されているが、これには限らず、第１の電極１１０と第２の電極１２０の数は任意である。そして、一例に、第１の電極１１０をビット配線（ＢＬ）、第２の電極１２０をワード線（ＷＬ）と、それぞれ言う。但し、この場合、第１の電極１１０をワード線（ＷＬ）、第２の電極１２０をビット線（ＢＬ）としても良い。
そして、第１の電極１１０と第２の電極１２０の間に記憶部２００が挟まれている。すなわち、不揮発性記憶装置１０では、ビット配線とワード配線が三次元的に交差して形成される両者の間の部分（クロスポイント）に記憶部２００が設けられている。そして、第１の電極１１０に与える電位と第２の電極に与える電位の組み合わせによって、各記憶部２００に印加される電圧が変化し、その時の記憶部２００の特性によって、情報を記憶することができる。この時、記憶部２００に印加される電圧の極性に方向性を持たせるために、例えば整流特性を有するスイッチング素子部１４０を設けることができる。スイッチング素子部１４０には、例えば、ＰＩＮダイオードやＭＩＭ（Metal-Insulator-Metal)素子などを用いることができる。図１や図２（ａ）では、スイッチング素子部１４０が、第１の電極１１０と記憶部２００の間に設けられている例を示しているが、スイッチング素子部１４０は、第２の電極１２０と記憶部２００の間に設けても良い。また、スイッチング素子部１４０は、第１の電極１１０と第２の電極１２０とが対向する領域以外の領域に設けても良い。
また、第１の電極１１０とスイッチング素子部１４０との間、スイッチング素子部１４０と記憶部２００との間、記憶部２００と第２の電極１２０との間のそれぞれに、図示しないバリアメタル層を設けることもできる。バリアメタル層としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等を用いることができる。なお、１つの第１の電極１１０と１つの第２の電極１２０とが三次元的に交差して形成される両者間の領域に設けられた１つの記憶部２００（及びスイッチング素子部１４０）が１つの要素であり、セルと言う。
図２（ｂ）は、第１の実施形態に係る不揮発性記憶装置の構成を例示する模式平面図である。すなわち、Ｘ軸及びＹ軸と直交するＺ軸方向からみた時の模式平面図である。図２（ｂ）に表したように、不揮発性記憶装置１０において、第１の電極１１０（例：ビット配線、以下略する。）と第２の電極１２０（例：ワード配線、以下略する。）とが対向し形成される各々の電極の領域を、クロス面１３０と言うことにする。ここでは、第１の電極１１０と第２の電極１２０とは、三次元的に交差することで、各々、互いに対向するクロス面１３０を有している。図２（ｂ）の平面図において、クロス面１３０は、Ｚ軸方向から見て、第１の電極１１０と第２の電極１２０とのクロス面１３０が略重なった状態であることを示すものである。
図３は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
図３（ａ）は、第１の実施形態に係る不揮発性記憶装置１０の構成を例示する模式斜視図である。図３（ａ）は、図１と図２に例示した不揮発性記憶装置１０の１つのセルを部分的に例示している。なお、図３においては、素子間分離絶縁部１５０及び絶縁部１６０は省略されて描かれている。
図３（ｂ）は、１つのセルにおける記憶部２００の構成を例示している。図３（ｂ）に表したように、本発明の第１の実施形態の不揮発性記憶装置１０においては、記憶部２００は、第１の電極１１０に対向する第１の記憶部面２１０では、クロス面１３０と同じ形状（同じ面積）を有している。一方、記憶部２００は、第２の電極１２０に対向する第２の記憶部面２２０では、図３（ａ）に表したクロス面１３０において、第１の電極１１０の配線幅方向（前述のＹ軸方向）での端部の位置（即ち、各々、第１の端部１１１と第２の端部１１２に寄った位置）に、それぞれ対応する、第１の側壁部２２１と第２の側壁部２２２を有している。第１の側壁部２２１と、第２の側壁部２２２とは、クロス面１３０に対して平行な方向に対向して設けられている。具体的には、記憶部２００において、第１の側壁部２２１と第２の側壁部２２２は、クロス面１３０と交差する方向に沿うように延在して設けられている。
図３（ｃ）は、１つのセルにおける、クロス面１３０と記憶部２００との関係を例示している。すなわち、記憶部２００の第１の電極１１０に対向する第１の記憶部面２１０、及び、記憶部２００の第２の電極１２０に対向する第２の記憶部面２２０を抜き出して描いたものである。図３（ｃ）に表したように、第１の実施形態に係る不揮発性記憶装置１０では、第２の電極１２０に対向する第２の記憶部面２２０では、記憶部２００は、第１の側壁部２２１の上面２２１ａと、第２の側壁部２２２の上面２２２ａとを有しており、これら第１の側壁部２２１の上面２２１ａと、第２の側壁部２２２の上面２２２ａと、の合計の面積は、各々クロス面１３０の面積より小さい。そして、第１の側壁部２２１と第２の側壁部２２２の間は、図１に表したように、絶縁部１６０で満たされている。
すなわち、記憶部２００の第２の電極１２０に面する第２の記憶部面２２０の面積が、第１の電極１１０と第２の電極１２０とが対向して形成する各々のクロス面１３０の面積より小さい。すなわち、基板１０５の主面１０６に平行な面における記憶部２００の断面積が、第１の電極１１０と第２の電極１２０とが対向して形成する各々のクロス面１３０の面積より小さい。
これにより、第１の実施形態の不揮発性記憶装置１０は、記憶部２００を流れる電流を低減し、低消費電力化が実現できる。
発明者の検討によると、クロスポイント型不揮発性記憶素子において、記憶部２００を流れる電流値は、記憶部２００の電流が流れる方向の断面積と強い相関があることが分かった。例えば、与える電圧によって抵抗値が変化する抵抗変化材料を記憶部２００として用いた場合、記憶部２００のオフ状態（高抵抗状態）の電流（リセット電流）は、記憶部２００の断面積に大きく依存する。従って、記憶部２００の断面積が小さくなれば、オフ状態を読み込む際のリード電流が小さくなるために、不揮発性記憶装置の消費電力を低減することが出来る。
また、オン状態（低抵抗状態）の電流も、記憶部２００の断面積に大きく依存する。すなわち、オン状態における電流経路になるといわれているフィラメントの数が記憶部２００の面積に依存し、記憶部２００の断面積が小さい方がフィラメントの数が減少し、オン状態の抵抗値が下がると考えられる。従って、記憶部２００の断面積が小さくなれば、オン状態の電流も小さくなりに、不揮発性記憶装置の消費電力を低減することが出来る。
また、記憶部２００への電流の流入経路となる、記憶部２００の第１の電極１１０に対向する第１の記憶部面２１０の面積や、記憶部２００の第２の電極１２０に面する第２の記憶部面２２０の面積を小さくすると、記憶部２００を流れる電流を小さくでき、不揮発性記憶装置の消費電力を低減することが出来る。
本発明の第１の実施形態の不揮発性記憶装置１０では、記憶部２００の第２の電極１２０に面する第２の記憶部面２２０の面積が、第１の電極１１０と第２の電極１２０とが対向して形成するクロス面１３０の面積より小さく設定されている。このため、記憶部２００の電流経路となる記憶部２００の断面積が第２の記憶部面２２０において小さくなる。これにより、不揮発性記憶装置１０は、記憶部２００を流れる電流を低減し、低消費電力化が実現できる。
（比較例）
以下、比較例の不揮発性記憶装置について説明する。
図４は、比較例の不揮発性記憶装置の構成を例示する模式図である。
図４（ａ）は、比較例の不揮発性記憶装置の構成を例示する模式断面である。図４（ａ）に表したように、比較例の不揮発性記憶装置９０においては、基板１０５と、基板１０５の上に設けられた第１の電極１１０と、第１の電極１１０と対向して設けられた第２の電極１２０と、第１の電極１１０と第２の電極１２０とに挟持された記憶部２００と、を備えている。
そして、記憶部２００の第１の電極１１０に対向する第１の記憶部面２１０の面積と、記憶部２００の第２の電極１２０に対向する第２の記憶部面２２０の面積は、第１の電極１１０と第２の電極１２０とが対向して形成するクロス面１３０の面積と実質的に同一とされている。すなわち、図１における絶縁部１６０が設けられていない。
図４（ｂ）は、比較例の不揮発性記憶装置９０の１つのセルにおける、記憶部２００の構成を例示している。図４（ｂ）に表したように、比較例の不揮発性記憶装置９０においては、記憶部２００は、第１の電極１１０と第２の電極１２０とが対向して形成するクロス面１３０を上面と下面とした直方体となっている。
図４（ｃ）は、１つのセルにおける、クロス面１３０と記憶部２００との関係を例示している。すなわち、記憶部２００の第１の電極１１０に対向する第１の記憶部面２１０、及び、記憶部２００の第２の電極１２０に対向する第２の記憶部面２２０を抜き出して描いたものである。図４（ｃ）に表したように、比較例の不揮発性記憶装置９０では、第１の記憶部面２１０の面積も、第２の記憶部面２２０の面積も、第１の電極１１０と第２の電極１２０とが対向して形成するクロス面１３０の面積と実質的に同一とされている。
すなわち、比較例の不揮発性記憶装置９０においては、記憶部２００の断面形状は、第１の電極１１０と第２の電極１２０とが対向して形成するクロス面１３０と実質的に同一である。このため、記憶部２００の電流経路となる断面積は、クロス面１３０と実質的に同じであり、電流値が大きい。また、このため、消費電力も大きくなる。
これに対し、図１〜図３に例示した本実施形態の不揮発性記憶装置１０では、記憶部２００の断面積が、クロス面１３０の面積より小さい。また、記憶部２００の第１の記憶部面２１０の面積と、第２の記憶部面２２０の面積の少なくともいずれかがクロス面１３０の面積より小さい。このため、比較例に比べて、電流値が小さく、結果として、消費電力を小さくできる。
図５は、本発明の第１の実施形態に係る不揮発性記憶装置の変形例の構成を例示する模式図である。
図５は、第１の実施形態に係る不揮発性記憶装置１０おける１つのセル部分の記憶部２００の各種の変形例を例示する模式斜視図であり、他の部分は省略して描かれている。
図５（ａ）に表したように、第１の実施形態に係る不揮発性記憶装置１０おける記憶部２００は、上下方向（層厚方向）の全領域に渡って、クロス面１３０の第１の電極１１０の第１の端部１１１と第２の端部１１２にそれぞれ対応する、第１の側壁部２２１と第２の側壁部２２２を有している。すなわち、第１の記憶部面２１０の面積も、第２の記憶部面２２０の面積も、クロス面１３０の面積より小さい。そして、第１の側壁部２２１と第２の側壁部２２２の間は、図示しない絶縁部１６０で満たされている。
これにより、第１の実施形態の不揮発性記憶装置１０は、記憶部２００を流れる電流を低減し、低消費電力化が実現できる。
また、記憶部２００の形状は、図３（ｂ）に例示した形状を各種変形したものでも良い。すなわち、図５（ｂ）に表したように、第１の記憶部面２１０側の実質的にクロス面１３０と同じ面積を有する部分の層厚ｔ１と、第２の記憶部面２２０側の第１の側壁部２２１と第２の側壁部２２２の層厚ｔ２の比率を種々変更したものでも良い。（但し、ｔ２＝０を除く。すなわち、記憶部２００の層厚ｔｍの全てに渡って、記憶部２００の断面がクロス面１３０と実質的に同一になる条件を除く）なお、図５（ａ）に例示した構成は、図５（ｂ）に例示した構成において、ｔ１＝０とした構成である。
この他、図５（ｃ）に表したように、第５（ａ）に例示した記憶部２００の第１の側壁部２２１と第２の側壁部２２２との設置方向をＺ軸を中心にして９０度回転した構成でも良い。この場合、図５（ａ）に例示した記憶部２００の第１の側壁部２２１と第２の側壁部２２２は、第１の電極１１０の配線幅方向（前述のＹ軸方向）に沿うようにして設けられることになる。また、図５（ｄ）に表したように、クロス面１３０を上面と下面とする直方体の４つの側壁部に記憶部２００を設け、その内部に図示しない絶縁部１６０を設けた構成でも良い（この時、記憶部２００は環状形状の１種となっている）。このように、記憶部２００として、クロス面１３０を上面と下面とする柱状体の側壁部に記憶部２００を設け、その内部（の一部）に絶縁部１６０を設けることにより、記憶部２００の断面積を各々のクロス面１３０の面積より小さくすることができ、これにより、第１の実施形態の不揮発性記憶装置１０は、記憶部２００を流れる電流を低減し、低消費電力化が実現できる。
さらに、クロス面１３０を上面と下面とする柱状体の内部領域に記憶部２００を設け、その柱状体の周辺（の一部）に絶縁部１６０（または素子間分離絶縁膜１５９）を設けることにより、記憶部２００の第１の記憶部面２１０と第２の記憶部面２２０の少なくともいずれかの面積を、各々のクロス面１３０の面積より小さくすることもできる。
図６は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
図６は、第１の実施形態に係る不揮発性記憶装置１０おける１つのセル部分の記憶部２００の各種の構成を例示する模式斜視図である。なお、絶縁部１６０、素子間分離絶縁部１５０等は省略されて描かれている。
図６（ａ）〜（ｍ）に例示したように、記憶部２００の第１の記憶面（例えば、図６において上面）と第２の記憶面（例えば、図６において下面）の少なくともいずれかは、各々のクロス面１３０に対して垂直な方向からみたときに、クロス面１３０の端部よりもクロス面１３０の内側に後退した端部を有するものとすることができる。
図６（ａ）に表したように、第１の実施形態に係る不揮発性記憶装置１０においては、記憶部２００は、クロス面１３０を上面と下面とする直方体（柱状体）のＹ方向の略中心部の位置にあって、Ｘ方向に沿った層状の形状を有して配置されても良い。つまり、この場合、記憶部２００の上面と下面は、Ｙ方向に沿ってクロス面１３０の端部よりもクロス面１３０の内側に後退した端部を有する。
一方、図６（ｂ）に表したように、図６（ａ）に例示した記憶部２００のＺ方向の中心部を細らせた形状としても良い。また、図６（ｃ）に表したように、記憶部２００のＺ方向の中心部を細らせ、さらに、第１の記憶部面２１０と第２の記憶部面２２０の近傍で細らせた形状としても良い。
また、図６（ｄ）〜（ｆ）に表したように、図６（ａ）〜（ｃ）に例示した記憶部２００の形状・配置を、それぞれ、Ｚ軸を中心に９０度回転した形状・配置としても良い。
この場合、図６（ａ）〜（ｃ）に例示した形状の記憶部２００は、第１の電極１１０の配線方向（前述のＹ軸方向）に沿うようにして設けられることになる。
さらに、図６（ｇ）に表したように、Ｘ方向とＹ方向の両方の中心部に配置した記憶部２００の形状としても良い。つまりこの場合、記憶部２００の上面と下面は、その全周にわたって、クロス面１３０の端部よりもクロス面１３０の内側に後退した端部を有する。また、図６（ｈ）に表したように、図６（ｇ）に例示した記憶部２００のＺ方向の中心部を細らせた形状としても良い。また、図６（ｉ）に表したように、記憶部２００のＺ方向の中心部を細らせ、さらに、第１の記憶部面２１０と第２の記憶部面２２０の近傍で細らせた形状としても良い。
さらに、図６（ｊ）〜（ｍ）に表したように、記憶部２００は、Ｚ方向に対してテーパを持った形状・配置としても良い。ここでは、記憶部２００は、第１の記憶部面２１０と第２の記憶部面２２０の一方が、それらのうちの他方の面積よりも小さく、かつＺ軸方向に平行な断面が、一方から他方にかけて徐々に細っていくような形状を有するものとする。
図６（ｊ）であれば、記憶部２００において、クロス面１３０に対して、第１の記憶部面２１０は、第１の電極１１０のクロス面１３０と同等の面積であり、それが、Ｚ軸方向に沿って断面が徐々に細り、第２の記憶部面２２０の面積は、第１の記憶部面２１０の面積よりも小さくなっている（即ち、第２の記憶部面２２０の面積は、第２の電極１２０のクロス面１３０よりも小さくなる。）。
また、図６（ｋ）であれば、記憶部２００において、第１の記憶部面２１０は第１の電極１１０のクロス面１３０よりも面積が小さく、それが、Ｚ軸方向において徐々に細り、第２の記憶部面２２０の面積は、第１の記憶部面２１０の面積よりも小さくなっている。また、図６（ｋ）は、図６（ｊ）に比べ、よりクロス面１３０の内側に後退していて、記憶部２００の大きさ（体積）が小さいものとなっている。
また、図６（ｌ）は図６（ｊ）と、また、図６（ｍ）は図６（ｋ）と比べ、記憶部２００の形状は略同等であってよいが、各々、Ｚ軸方向における位置関係が互いに逆となるように配置されているものである。即ち、第１の電極１１０及び第２の電極１２０の各クロス面１３０に対して、第１の記憶部面２１０及び第２の記憶部面２２０の位置関係が逆となっているものである。
図７は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
図７は、第１の実施形態に係る不揮発性記憶装置１０おける１つのセル部分の記憶部２００の各種の形状を例示している。なお、図７の一部の図面では、絶縁部１６０、素子間分離絶縁部１５０等は省略されて描かれている。
図７（ａ）は、記憶部２００の一例の模式斜視図である。図７（ａ）に表したように、第１の実施形態に係る不揮発性記憶装置１０においては、記憶部２００は、クロス面１３０を上面と下面とする（直方体）柱状体の内部に設けられた、Ｚ軸に実質的に平行な軸を有した環状柱の形状・配置としても良い。図７（ｂ）と（ｃ）は、図７（ａ）に例示した記憶部２００のＡ−Ａ方向断面図である。図７（ｂ）に例示したように、記憶部２００は、環状柱の外壁部をクロス面１３０の端部と実質的に同じとし、その内側に絶縁部１６０を設けた構成としても良い。また、図７（ｃ）に表したように、記憶部２００は、環状柱の外壁をクロス面１３０より小さくし（内側とし）、環状柱の内部に絶縁部１６０を設けた構成としても良い。なお、これらの場合において、クロス面１３０を上面と下面とした直方体の側面と環状柱の外壁との間の領域には、絶縁部１６０または素子間分離絶縁部１５０を設けることができる。さらに、図７（ｄ）、（ｅ）に表したように、図７（ｂ）、（ｃ）に例示した環状柱の記憶部２００を、層厚（Ｚ軸）の全ての領域に渡って環状とした構成でも良い。
また、図７（ｆ）、（ｇ）に表したように、記憶部２００は、Ｚ軸方向にテーパを持った環状柱としても良い。
ここでは、記憶部２００は、クロス面１３０に対して、第１の記憶部面２１０と第２の記憶部面２２０が環状を有し、それらの一方が他方の面積よりも小さく、かつＺ軸方向に平行な断面が一方から他方にかけて徐々に細っていくような形状を有するものとする。 図７（ｆ）であれば、記憶部２００は、環状であって、Ｚ軸方向に沿い、第２の記憶部面２２０から第１の記憶部面２１０にかけて、その環状柱が徐々に細るようにテーパをなしている。ここでは、第１の記憶部面２１０の面積は、第２の記憶部面２２０の面積よりも小さくなっている。
図７（ｇ）であれば、記憶部２００は、環状であって、Ｚ軸方向に沿い、第１の記憶部面２１０から第２の記憶部面２２０にかけて、その環状柱が徐々に細るようにテーパをなしている。ここでは、第２の記憶部面２２０の面積は、第１の記憶部面２１０の面積よりも小さくなっている。
また、図７（ｆ）と図７（ｇ）は、記憶部２００の形状は略同等であってよいが、各々、Ｚ軸方向における位置関係が互いに逆となるように配置されているものである。即ち、第１の電極１１０及び第２の電極１２０の各クロス面１３０に対して、第１の記憶部面２１０及び第２の記憶部面２２０の位置関係が逆となっているものである。
さらには、図７（ｈ）に表したように、第１の実施形態に係る不揮発性記憶装置１０においては、記憶部２００は、クロス面１３０を上面と下面とする直方体（柱状体）の内部に設けられた、Ｚ軸に実質的に平行な軸を持った円柱（楕円柱、多角柱）の形状・配置としても良い。そして、図７（ｉ）、（ｊ）に表したように、図７（ｈ）に例示した略円柱状（多角形柱状）の形状を、Ｚ軸方向にテーパを持たせた形状に変形したものでも良い。また、図７（ｋ）、（ｌ）に表したように、図７（ｈ）に例示した円柱（楕円柱、多角柱）において、Ｚ軸方向の中心部で径が大きくした形状、または、小さくした形状としてもよい。また、それらをさらに、Ｚ軸方向にテーパを持たせた形状としても良い（図示しない）。
なお、図７（ｈ）〜（ｌ）に例示した記憶部２００の構造は、例えば、素子間分離絶縁部１５０に独立した穴（スルーホール）を設けてその内部の全てを記憶部２００となる材料で充填する方法によっても得られる。この場合、Ｘ軸方向とＹ軸方向の二次元での位置合わせを行いながらスルーホールを形成し、その内部に記憶部２００となる材料を充填することになる。また、後述するように、記憶部２００の側壁をエッチングして後退させる方法によって、図７（ｈ）〜（ｌ）に例示した構造を得ることもができる。この方法によれば、上述のような二次元での位置合わせ等が特に必要でないので、より高精度、及び、より高集積度の、図７（ｈ）〜（ｌ）に例示した構造を得ることが出来る。
また、図７（ｍ）に表したように、第１の実施形態に係る不揮発性記憶装置１０においては、記憶部２００は、クロス面１３０を上面と下面とする（直方体）柱状体の内部に設けられた、Ｚ軸に方向に開口した多数の柱状の形状・配置としても良い。
なお、このような構造は、例えば、カーボンナノチューブをクロス面１３０に対して垂直方向に形成し、それ以外の領域を記憶部２００となる材料で埋め込み、その後、カーボンナノチューブを例えば酸素プラズマで除去することで形成することができる。なお、この後、カーボンナノチューブを除去した部分に、絶縁部１６０または素子間分離絶縁部１５０を設けることができるが、これを省略して、そのまま中空状態としておいても良い。
これらいずれの場合も、記憶部２００の第１の電極１１０に対向する第１の記憶部面２１０の面積、及び、記憶部２００の第２の電極１２０に対向する第２の記憶部面２２０の面積の、少なくともいずれかは、第１の電極１１０と第２の電極１２０とが対向して形成するクロス面１３０の面積より小さい。すなわち、記憶部２００の断面積は、クロス面１３０の面積より小さい。これにより、第１の実施形態の不揮発性記憶装置１０は、記憶部２００を流れる電流を低減し、消費電力を抑制することができる。
また、本実施形態に係る不揮発性記憶装置１０は、記憶部２００をＺ軸方向に複数積層した構成とすることができる。
図８は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式斜視図である。
図８（ａ）に表したように、第１の実施形態に係る不揮発性記憶装置１２においては、記憶部２００は、２層構造とされている。すなわち、基板１０５と、基板１０５の主面１０６の上に設けられた１層目の第１の電極１１０ａと、１層目の第１の電極１１０ａと対向して設けられた１層目の第２の電極１２０ａと、１層目の第１の電極１１０ａと１層目の第２の電極１２０ａとに挟持された１層目の記憶部２００ａと、を備えている。これらが、１層目の不揮発性記憶装置１０ａとなる。さらに、１層目の第２の電極１２０ａを２層目の第１の電極１１０ｂとし、その上に２層目の記憶部２００ｂが設けられ、その上に２層目の第２の電極１２０ｂが設けられている。これらが、２層目の不揮発性記憶装置１０ｂとなる。また、それぞれの層には、スイッチング素子部１４０ａ、１４０ｂが設けられている。
そして、１層目の記憶部２００ａと２層目の記憶部２００ｂの少なくともいずれかは、それぞれ、１層目の第１の電極１１０ａと１層目の第２の電極１２０ａとが対向して形成するクロス面１３０ａ、２層目の第１の電極１１０ｂ（この場合、１層目の第２の電極１２０ａと同一）と２層目の第２の電極１２０ｂとが対向して形成するクロス面１３０ｂの面積より小さく設定されている。これにより、記憶部２００の断面積をクロス面の面積より小さくでき、記憶部２００流れる電流を低減し、低消費電力の不揮発性記憶装置が実現できる。
また、図８（ｂ）に表したように、第１の実施形態に係る不揮発性記憶装置１３においては、記憶部２００は、３層構造とされている。この場合も、記憶部２００の断面積をクロス面１３０の面積より小さくでき、記憶部２００流れる電流を低減し、低消費電力の不揮発性記憶装置が実現できる。
なお、図８（ａ）、（ｂ）では、それぞれ記憶部２００が２層と３層に積層された場合を例示したが、４層以上でも良い。また、上記においては、隣接する層において、第１の電極と第２の電極とが兼用される場合を例示したが、それには制限されず、各層の間に絶縁層を設け、層毎に別の第１の電極と第２の電極とを独立して設けても良い。
また、本実施形態の不揮発性記憶装置において、その記憶部２００には、印加する電圧によって抵抗値が変化する抵抗変化素子の他、例えば、カルコゲナイド系材料を用いジュール熱で非晶相と結晶相とを切り替える相転移素子等、各種の構成の素子を用いることができる。
図４に例示した比較例の不揮発性記憶装置９０の場合、第１の電極１１０及び第２の電極１２０の幅を、加工可能な最小線幅とした場合、記憶部２００の幅（断面積）も加工可能な最小線幅の大きさとなっており、このため、記憶部２００の断面積は、クロス面１３０の面積と実質的に同じであった。これに対し、本発明の第１の実施形態に係る不揮発性記憶装置１０、１２、１３では、第１の電極１１０及び第２の電極１２０の幅が、加工可能な最小線幅とした場合においても、記憶部２００の幅（大きさ、断面積）が、その最小線幅より小さく設定することを可能としている。
（第２の実施の形態）
以下、本発明の第２の実施の形態の不揮発性記憶装置の製造方法について説明する。
図９は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
図９に表したように、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法では、まず、基板１０５の上に第１の電極１１０を形成する（ステップＳ１１０）。すなわち、基板１０５の上に第１の電極１１０となる第１の導電膜１１９を成膜し、所定の形状にパターニングする。この際、スイッチング素子部１４０の形成も同時に行っても良い。
ここで、第１の電極１１０の材料には、例えば、タングステン、タングステンシリサイド、タングステンナイトライド等を用いることができる。
そして、基板１０５と第１の電極１１０（及びスイッチング素子部１４０）の上部に絶縁層を形成し、その絶縁層に凹部を形成する（ステップＳ１２０）。この時、この絶縁層としては、素子間分離絶縁部１５０となる素子間分離絶縁膜１５９を用いることができる。そして、この素子間分離絶縁膜１５９の所定部分に凹部を形成する。この時、凹部は、第１の電極１１０の上部に設けられる。例えば、凹部は、第１の電極１１０の上に、第１の電極１１０が延在する方向（Ｘ軸方向）の帯状のトレンチとすることができる。また、凹部は、第１の電極１１０と、後に形成される第２の電極１２０とが三次元的に交差する領域に独立した穴（スルーホール）とすることができる。
そして、その凹部の内側に記憶部２００を形成する（ステップＳ１３０）。このとき、記憶部２００となる記憶部膜２０９で、凹部の全てを充填するのではなく、内側に空間が残るように記憶部２００を設ける。ここで、記憶部２００の材料としては、例えば、印加する電圧または電流によって電気抵抗値が変化する、酸化ニッケル（ＮｉＯｘ）、酸化チタン（ＴｉＯｘ）、ＺｎＭｎ２Ｏ４、ＰｒｘＣａ１−ｘＭｎＯ３等の他、各種の遷移金属酸化物等を用いることができる。また、相転移型材料を用いることができる。
そして、記憶部２００の内側に絶縁部１６０を形成する（ステップＳ１４０）。
そして、記憶部２００と絶縁部１６０の上に第２の電極１２０を形成する（ステップＳ１５０）。ここで、第２の電極１２０の材料には、例えば、タングステン、タングステンシリサイド、タングステンナイトライド等を用いることができる。
これにより、記憶部２００は、少なくとも第２の電極１２０に対向する第２の記憶部面２２０の面積が、第１の電極１１０と第２の電極１２０とが対向して形成するクロス面１３０の面積より小さくなるように形成できる。そして、さらに、第１の電極１１０に対向する第１の記憶部面２１０の面積が、クロス面１３０の面積より小さくなるようにも形成できる。
このように、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法によれば、第１の電極１１０及び第２の電極１２０の幅が、加工可能な最小線幅とした場合においても、記憶部２００の断面積を、加工可能な最小線幅より小さく設定することを可能であり、記憶部２００を流れる電流を低減し、低消費電力の不揮発性記憶装置の装置が実現できる。
なお、上記において、凹部の断面の大きさがクロス面１３０と同じ時に、凹部の内部の全ての領域に記憶部２００を充填すると、記憶部２００の第１の記憶部面２１０の面積、第２の記憶部面２２０の面積の両方とも、クロス面１３０と同じ面積となり、電流を低減する効果は得られない。
（第３の実施の形態）
以下、具体的に説明する。
図１０は、本発明の第３の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
また、図１１と図１２は、本発明の第３の実施形態に係る不揮発性記憶装置の製造方法を説明するための工程別の断面図である。図１１と図１２において、左側の図はＹ軸に平行な断面図（図２のＡ−Ａ方向断面図）、右側の図はＸ軸に平行な断面図（図２のＢ−Ｂ方向断面図）である。
図１１（ａ）に表したように、まず、シリコンからなる基板１０５の主面１０６の上に、第１の電極１１０用の膜（第１の導電膜１１９）及びスイッチング素子部１４０となる膜（スイッチング素子膜１４９）を成膜し、これらを、例えば、フォトリソグラフィーとドライエッチング法を用いてパターニングする（図１０に表したステップＳ２１０）。この時、第１の電極１１０が、Ｘ軸に平行な方向に延在するように、パターニングする。
ここでは、第１の電極１１０の材料としては、例えば、タングステン、タングステンシリサイド、タングステンナイトライド等を用いることができる。
そして、図１１（ｂ）に表したように、素子間分離絶縁部１５０となる膜（素子間分離絶縁膜１５９）をＣＶＤ(Chemical Vapor Deposition)または塗布法により成膜（形成）し、必要に応じてＣＭＰ(Chemical Mechanical Polishing)法により表面を平坦化する（図１０に表したステップＳ２２０）。
そして、図１１（ｃ）に表したように、例えば、フォトリソグラフィー法とドライエッチング法により、素子間分離絶縁膜１５９の一部をエッチング加工し、スイッチング素子部１４０に達するようにして、凹部としてのトレンチ１４２を形成する(図１０に表したステップＳ２３０)。トレンチ１４２は、Ｘ方向、すなわち、第１の電極１１０の長さ方向に延在する溝の形状とすることができる。
そして、図１１（ｄ）に表したように、トレンチ１４２の側壁に、ＣＶＤ法、ＡＬＤ(Atomic Layer Deposition)法、またはスパッタ法により、記憶部２００用の膜（記憶部膜２０９）を成膜（形成）する（図１０に表したステップＳ２４０）。ここでは記憶部２００の材料としては、例えば、印加する電圧または電流によって電気抵抗値が変化する、酸化ニッケル（ＮｉＯｘ）、酸化チタン（ＴｉＯｘ）、ＺｎＭｎ２Ｏ４、ＰｒｘＣａ１−ｘＭｎＯ３等の他、各種の遷移金属酸化物等を用いることができる。また、相転移型材料を用いることができる。
そして、図１１（ｅ）に表したように、ステップＳ２４０において、トレンチ１４２の底面や素子間分離絶縁部１５０の上面に堆積された記憶部膜２０９の不要な部分を、ＣＭＰ法やドライエッチングによるエッチバックで除去し、トレンチ１４２内の、記憶部２００を構成する上で必要となる部分を残す。（図１０に表されたステップＳ２５０）。
そして、図１２（ａ）に表したように、トレンチ１４２の内側に形成された記憶部２００により取り囲まれた凹部の残余の空間に、絶縁部１６０となる膜（絶縁部膜１６９）として、例えばＳｉＯ２等の絶縁材料をＣＶＤ法やＡＬＤ法により成膜して充填し、ＣＭＰ法を用いて表面を平坦化し、絶縁部１６０を形成する（図１０に表されたステップＳ２６０）。
そして、図１２（ｂ）に表したように、第２の電極１２０用の膜（第２の導電膜１２９）をスパッタまたはＣＶＤ法により成膜し、例えばフォトリソグラフィー法とドライエッチング法により、第２の導電膜１２９、記憶部膜２０９、スイッチング素子膜１４９、絶縁部膜１６９をパターニングする（図１０に表したステップＳ２７０）。ここでは、第２の電極１２０の材料には、例えば、タングステン、タングステンシリサイド、タングステンナイトライド等を用いることができる。また、この時、ステップＳ２１０のパターニング方向と略直交するように、すなわち、第２の電極１２０がＹ軸方向に延在するようにパターニングする。
そして、図１２（ｃ）に表したように、素子間分離絶縁部１５０となる膜（素子間分離絶縁膜１５９）として、例えばＳｉＯ２膜をＣＶＤ法や塗布法により、記憶部２００等の間を埋め込むようにして成膜し、必要に応じてＣＭＰ法により表面を平坦化する（図１０に表したステップＳ２８０）
これにより、図１及び図２に例示した不揮発性記憶装置１０が形成できる。この時、記憶部２００の形状は、図３（ｂ）や図５（ａ）、（ｂ）に例示した形状となる。
すなわち、記憶部２００をダマシン構造により形成し、記憶部膜２０９をトレンチ１４２の全ての部分に埋め込まず、トレンチ１４２の側壁部分（及び底辺部分）にのみ成膜することで、記憶部２００の少なくとも第２の記憶部面２２０の面積をクロス面１３０の面積より小さくすることができる。
このように、本発明の第３の実施形態に係る不揮発性記憶装置の製造方法によれば、第１の電極１１０及び第２の電極１２０の幅が、加工可能な最小線幅とした場合においても、記憶部２００の断面積を、加工可能な最小線幅より小さく設定することを可能であり、記憶部２００を流れる電流を低減し、低消費電力の不揮発性記憶装置の装置が実現できる。
（第４の実施の形態）
次に、本発明の第４の実施形態の不揮発性記憶装置について説明する。
図１３は、本発明の第４の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図１３に表したように、第４の実施形態の不揮発性記憶装置４０においては、記憶部２００の第１の電極１１０に対向する第１の記憶部面２１０の面積も、記憶部２００の第２の電極１２０に対向する第２の記憶部面２２０の面積も、第１の電極１１０と第２の電極１２０とが対向して形成するクロス面１３０の面積より小さく設定されている。すなわち、記憶部２００が、図５（ａ）に例示したように、記憶部２００の上下方向（層厚方向）の全領域に渡って、クロス面１３０の第１の電極１１０の第１の端部１１１と第２の端部１１２にそれぞれ対応する、第１の側壁部２２１と第２の側壁部２２２を有している。そして、第１の側壁部２２１と第２の側壁部２２２の間は、絶縁部１６０で満たされている。
ここでは、第１の電極１１０、第２の電極１２０には、例えば、タングステン、タングステンシリサイド、タングステンナイトライド等を用いることができる。
また、記憶部２００としては、例えば、印加する電圧または電流によって電気抵抗値が変化する、酸化ニッケル（ＮｉＯｘ）、酸化チタン（ＴｉＯｘ）、ＺｎＭｎ２Ｏ４、ＰｒｘＣａ１−ｘＭｎＯ３等の他、各種の遷移金属酸化物等を用いることができる。また、相転移型材料を用いることができる。
図１３に例示した第４の実施形態の不揮発性記憶装置４０は、以下のようにして形成することができる。
図１４は、本発明の第４の実施形態に係る不揮発性記憶装置の製造方法を例示する工程別の断面図である。
図１４において、左側の図はＹ軸に平行な断面図（図２のＡ−Ａ方向断面図）、右側の図はＸ軸に平行な断面図（図２のＢ−Ｂ方向断面図）である。この方法においては、記憶部膜２０９を形成するまでの工程は、図１０に表したステップＳ２４０（図１１（ｄ））までの工程と同様なので、省略して描かれている。
トレンチ１４２の側壁（及び底面、素子間分離絶縁部１５０の上面）に記憶部膜２０９を形成した後、図１４に表したように、トレンチ１４２の底面や素子間分離絶縁部１５０の上面に堆積された不要な膜を、例えば、ドライエッチングによるエッチバックにより除去する。この時、トレンチ１４２の底面に堆積した記憶部膜２０９を完全に除去する。これにより、記憶部２００はトレンチ１４２の側壁部のみに形成できる。
この後、図１２（ａ）〜（ｃ）と同様の方法によって、絶縁部１６０、第２の電極１２０、素子間分離絶縁部１５０を形成することによって、図１３に例示した本実施形態の不揮発性記憶装置４０が形成できる。この時、記憶部２００の形状は、図５（ａ）に例示した形状となる。
このように、本発明の第４の実施形態に係る不揮発性記憶装置の製造方法によれば、第１の電極１１０及び第２の電極１２０の幅が、加工可能な最小線幅とした場合においても、記憶部２００の断面積を、加工可能な最小線幅より小さく設定することを可能であり、記憶部２００を流れる電流を低減し、低消費電力の不揮発性記憶装置の装置が実現できる。
（第５の実施の形態）
次に、本発明の第５の実施の形態について説明する。第５の実施形態の不揮発性記憶装置とその製造方法では、図１０〜図１２に例示した第３の実施形態における溝状のトレンチ１４２をスルーホールに変更したものである。
図１５は、本発明の第５の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
また、図１６と図１７は、本発明の第５の実施形態に係る不揮発性記憶装置の製造方法を説明するための工程別の断面図である。図１６と図１７において、左側の図はＹ軸に平行な断面図（図２のＡ−Ａ方向断面図）、右側の図はＸ軸に平行な断面図（図２のＢ−Ｂ方向断面図）である。
基板１０５の主面１０６の上に、第１の電極１１０、スイッチング素子部１４０、素子間分離絶縁部１５０を形成するまでの工程は、図１１（ａ）、（ｂ）と同様なので省略し、それより後の工程について説明する。
図１６（ａ）に表したように、例えば、フォトリソグラフィー法とドライエッチング法により、素子間分離絶縁部１５０に、スルーホール１４３を形成する(図１５に表したステップＳ３３０)。このスルーホール１４３は、第１の電極１１０と、後に設けられる第２の電極１２０とが三次元的に交差する領域内に設けられる。
そして、図１６（ｂ）に表したように、スルーホール１４３の側壁に、ＣＶＤ法、ＡＬＤ法、またはスパッタ法により記憶部２００用の膜（記憶部膜２０９）を成膜する（図１５に表したステップＳ３４０）。
そして、図１６（ｃ）に表したように、ステップＳ３４０において、スルーホール１４３の底面や素子間分離絶縁部１５０の上面に堆積された不要な膜を、ＣＭＰ法やエッチバック法により除去する（図１５に表されたステップＳ３５０）。
そして、図１７（ａ）に表したように、スルーホール１４３の内側に形成された記憶部２００の内側に、絶縁部１６０となる膜（絶縁部膜１６９）として、例えばＳｉＯ２等の絶縁材料を成膜し、ＣＭＰ法を用いて表面を平坦化し、絶縁部１６０を形成する（図１５に表したステップＳ３６０）。
そして、図１７（ｂ）に表したように、第２の電極１２０用の膜（第２の導電膜１２９）を成膜した後、第２の導電膜１２９とスイッチング素子膜１４９をパターニングする（図１５に表したステップＳ３７０）。
そして、図１７（ｃ）に表したように、素子間分離絶縁部１５０となる膜（素子間分離絶縁膜１５９）をＣＶＤ法や塗布法により成膜し、必要に応じてＣＭＰ法により表面を平坦化する（図１５に表したステップＳ３８０）
これにより、本発明の実施形態に係る不揮発性記憶装置が形成できる。この時、記憶部２００の形状は、図５（ｄ）や図７（ａ）〜（ｇ）に例示した形状となる。すなわち、環状柱の形状の記憶部２００が形成できる。
すなわち、記憶部２００をダマシン構造により形成し、記憶部膜２０９をスルーホール１４３部分のすべての部分に埋め込まず、スルーホールの側壁部分（及び底辺部分）にのみ成膜することで、記憶部２００の少なくとも第２の記憶部面２２０の面積をクロス面１３０の面積より小さくすることができる。
ここでは、第１の電極１１０、第２の電極１２０には、例えば、タングステン、タングステンシリサイド、タングステンナイトライド等を用いることができる。
また、記憶部２００としては、例えば、印加する電圧または電流によって電気抵抗値が変化する、酸化ニッケル（ＮｉＯｘ）、酸化チタン（ＴｉＯｘ）、ＺｎＭｎ２Ｏ４、ＰｒｘＣａ１−ｘＭｎＯ３等の他、各種の遷移金属酸化物等を用いることができる。また、相転移型材料を用いることができる。
このように、本発明の第５の実施形態に係る不揮発性記憶装置の製造方法によれば、第１の電極１１０及び第２の電極１２０の幅が、加工可能な最小線幅とした場合においても、記憶部２００の断面積を、加工可能な最小線幅より小さく設定することを可能であり、記憶部２００を流れる電流を低減し、低消費電力の不揮発性記憶装置の装置が実現できる。
（第６の実施の形態）
次に、本発明の第６の実施形態の不揮発性記憶装置について説明する。
図１８は、本発明の第６の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図１８に表したように、第６の実施形態の不揮発性記憶装置６０においては、第１の電極１１０と第２の電極１２０とが対向して形成するクロス面１３０を、上面と下面とする柱状体の内部領域に、記憶部２００が設けられている例である。すなわち、記憶部２００は、すでに説明した図６（ａ）〜（ｍ）に例示した形状・配置とされている。
そして、記憶部２００と第２の電極１２０の間には、キャップ層１７０が設けられている。そして、クロス面１３０を上面と下面とする直方体の、記憶部２００が設けられていない領域は、素子間分離絶縁部１５０で満たされている。
図１８に例示した第６の実施形態の不揮発性記憶装置６０は以下のようにして形成することができる。
図１９は、本発明の第６の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
また、図２０は、本発明の第６の実施形態に係る不揮発性記憶装置の製造方法を説明するための工程別の断面図である。図２０において、左側の図はＹ軸に平行な断面図（図２のＡ−Ａ方向断面図）、右側の図はＸ軸に平行な断面図（図２のＢ−Ｂ方向断面図）である。
図２０（ａ）に表したように、まず、シリコンからなる基板１０５の主面１０６の上に、第１の電極１１０用の膜（第１の導電膜１１９）及びスイッチング素子部１４０となる膜（スイッチング素子膜１４９）、記憶部２００用の膜（記憶部膜２０９）、キャップ層１７０となる膜（キャップ膜１７９）を成膜し、例えば、フォトリソグラフィーとドライエッチング法を用いてパターニングする（図１９に表したステップＳ４１０）。この時、第１の電極１１０が、Ｘ軸に平行な方向に延在するようにパターニングする。
ここでは、第１の電極１１０、第２の電極１２０には、例えば、タングステン、タングステンシリサイド、タングステンナイトライド等を用いることができる。
また、記憶部２００としては、例えば、印加する電圧または電流によって電気抵抗値が変化する、酸化ニッケル（ＮｉＯｘ）、酸化チタン（ＴｉＯｘ）、ＺｎＭｎ２Ｏ４、ＰｒｘＣａ１−ｘＭｎＯ３等の他、各種の遷移金属酸化物等を用いることができる。また、相転移型材料を用いることができる。
そして、図２０（ｂ）に表したように、記憶部２００の側壁をエッチングして後退させる（図１９に表したステップＳ４２０）。これには、例えば、ウェットエッチング法を用いても良いし、例えば、プラズマのラジカルなどを利用したドライエッチング法を用いても良い。
例えば、記憶部２００としてＺｎＭｎ２Ｏ４を用いた場合は、弗酸、塩酸、硝酸、硫酸等の酸性溶液や各種のアルカリ溶液、フッ化アンモニウムまたはバッファードフッ酸などの塩の水溶液の他、蒸気弗酸等によって、選択的に記憶部２００を溶解でき、記憶部２００の断面積を減少させることができる。
また、記憶部２００としてＮｉＯを用いた場合は、弗酸、塩酸、硝酸、硫酸等の酸性溶液や水酸化アンモニウム（ＮＨ４ＯＨ）、フッ化アンモニウムまたはバッファードフッ酸などの塩の水溶液等によって、選択的に記憶部２００を溶解でき、記憶部２００の断面積を減少させることができる。
また、記憶部２００としてＮｂＯを用いた場合は、弗酸、塩酸、硝酸、硫酸等の酸性溶液や各種のアルカリ溶液によって、選択的に記憶部２００を溶解でき、記憶部２００の断面積を減少させることができる。
また、記憶部２００としてＡｌ２Ｏ３を用いた場合は、弗酸、塩酸、硝酸、硫酸等の酸性溶液や各種のアルカリ溶液、冷水、熱水、フッ化アンモニウムまたはバッファードフッ酸などの塩の水溶液によって、選択的に記憶部２００を溶解でき、記憶部２００の断面積を減少させることができる。
そして、図２０（ｃ）に表したように、例えば、ＳｉＯ２膜をＣＶＤ法や塗布法により、記憶部２００等の間を素子間分離絶縁部１５０となる膜（素子間分離絶縁膜１５９）として埋め込み、ＣＭＰにより平坦化する。(図１９に表したステップＳ４３０）。
そして、図２０（ｄ）に表したように、第２の電極１２０となる膜（第２導電膜１２９）を成膜し、例えば、フォトリソグラフィー法とドライエッチング法により、第２の電極１２０、記憶部２００、スイッチング素子部１４０をパターニングする（図２０に表したステップＳ４４０）。
そして、図２０（ｅ）に表したように、例えば、ＳｉＯ２膜をＣＶＤ法や塗布法により、記憶部２００等の間を素子間分離絶縁部１５０となる膜（素子間分離絶縁膜１５９）として埋め込み、必要に応じてＣＭＰ法により表面を平坦化する（図２０に表したステップＳ４５０）。
これにより、図１８に例示した不揮発性記憶装置６０が形成できる。この時、記憶部２００の形状は、図６（ａ）〜（ｃ）に例示した形状となる。
このように、第１の導電膜１１９、スイッチング素子膜１４９、記憶部膜２０９、キャップ膜１７９（及び図示しないバリアメタル層等）の材料に応じて適切な薬液やガスを選択することで、記憶部膜２０９のみを選択的にエッチングすることができ、これにより、記憶部２００の断面積を減少することが出来る。すなわち、第１の記憶部面２１０の面積と第２の記憶部面２２０の面積の、少なくともいずれかを、クロス面１３０の面積より小さくすることができる。
このように、本発明の第６の実施形態に係る不揮発性記憶装置の製造方法によれば、第１の電極１１０及び第２の電極１２０の幅が、加工可能な最小線幅とした場合においても、記憶部２００の断面積を、加工可能な最小線幅より小さく設定することを可能であり、記憶部２００を流れる電流を低減し、低消費電力の不揮発性記憶装置の装置が実現できる。
なお、上記において、キャップ層１７０は必要に応じて設ければ良く、省略することもできる。
（第７の実施の形態）
次に、本発明の第７実施形態の不揮発性記憶装置及びその製造方法について説明する。 第７の実施形態の不揮発性記憶装置及びその製造方法では、図１９に表したステップＳ４４０（図２０（ｄ））の後に、記憶部２００の側壁をエッチングする２回目の加工を行う。
図２１は、本発明の第７の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
図２２は、本発明の第７の実施形態に係る不揮発性記憶装置の製造方法を説明するための一部の工程の工程別の断面図である。
図２１に例示したフローチャートにおいて、ステップＳ５１０〜ステップＳ５４０までは、図１９に例示したフローチャートのステップＳ４１０〜ステップＳ４４０と同じなので説明を省略する。また、図２２の工程別の断面図では、図１９に表したステップＳ４４０（図２０（ｄ））までの工程は同様なので省略し、それより後の工程を示している。なお、図２２において、左側の図はＹ軸に平行な断面図（図２のＡ−Ａ方向断面図）、右側の図はＸ軸に平行な断面図（図２のＢ−Ｂ方向断面図）である。
図２２（ａ）に表したように、第２の電極１２０となる膜（第２導電膜１２９）、記憶部２００、スイッチング素子部１４０をパターニングした後、記憶部２００の側壁を選択的にエッチングする２回目の側壁エッチング加工を行う（図２１に表したステップＳ５５０）。この２回目の側壁エッチング加工においても、各種のウェットエッチング法やプラズマのラジカルを利用したドライエッチング法を用いることができる。これにより、第２の電極１２０の延在方向（Ｙ方向に平行な方向）の記憶部２００の側壁をエッチングすることができる。これにより、図６（ｇ）〜（ｉ）に例示した記憶部２００の形状が実現できる。
そして、図２２（ｂ）に表したように、素子間分離絶縁部１５０となる膜（素子間分離絶縁膜１５９）をＣＶＤ法や塗布法により成膜し、必要に応じてＣＭＰ法により表面を平坦化する（図２１に表したステップＳ５６０）。
これにより、記憶部２００の断面積を減少することが出来る。すなわち、第１の記憶部面２１０の面積と第２の記憶部面２２０の面積の、少なくともいずれかを、クロス面１３０の面積より小さくすることができる。
このようにして、例えば、図６（ｇ）〜（ｍ）、及び、図７（ｈ）〜（ｌ）に例示した各種の記憶部２００の形状を得ることができる。
このように、本発明の第７の実施形態に係る不揮発性記憶装置の製造方法によれば、第１の電極１１０及び第２の電極１２０の幅が、加工可能な最小線幅とした場合においても、記憶部２００の断面積を、加工可能な最小線幅より小さく設定することが可能であり、記憶部２００を流れる電流を低減し、低消費電力の不揮発性記憶装置の装置が実現できる。
また、図２１のフローチャートにおいて、ステップＳ５２０を省略することもできる。この場合、記憶部２００は、ステップＳ５５０における第２の電極１２０の延在方向側の側壁のみがエッチングされる。これにより、記憶部２００は、既に説明した図６（ｄ）〜（ｆ）の形状となる。
これにより、記憶部２００の断面積を減少することが出来る。すなわち、第１の記憶部面２１０の面積と第２の記憶部面２２０の面積の、少なくともいずれかを、クロス面１３０の面積より小さくすることができる。
この場合も、第１の電極１１０及び第２の電極１２０の幅が、加工可能な最小線幅とした場合においても、記憶部２００の断面積を、加工可能な最小線幅より小さく設定することが可能であり、記憶部２００を流れる電流を低減し、低消費電力の不揮発性記憶装置の装置が実現できる。
また、図９〜図１７で説明した、絶縁層に凹部を設けその内側に記憶部２００を設ける方法と、図１８〜図２２で説明した、記憶部の側壁を選択的にエッチングする方法と、を組み合わせることもできる。
上記において、第１の電極１１０及び第２の電極１２０として例えばタングステンを、記憶部２００として例えばＭｎ２Ｏ３を、絶縁部１６０及び素子間分離絶縁部１５０としてＳｉＯ２を、そして、スイッチング素子部１４０として例えばポリシリコンからなるＰＩＮダイオードを用いることができる。ただし、本発明はこれに限らず、第１の電極１１０及び第２の電極１２０として各種の導電性材料を、記憶部２００として抵抗変化を示す各種の材料や相変化に伴う抵抗変化を示す各種の材料等を、絶縁部１６０及び素子間分離絶縁部１５０として各種の絶縁性材料を、スイッチング素子部１４０として非線形の電気特性を示す各種の材料及び構造を用いることができる。
上述のように、第１の電極１１０、第２の電極１２０には、例えば、タングステン、タングステンシリサイド、タングステンナイトライド等を、また、記憶部２００としては、例えば、印加する電圧または電流によって電気抵抗値が変化する、酸化ニッケル（ＮｉＯｘ）、酸化チタン（ＴｉＯｘ）、ＺｎＭｎ２Ｏ４、ＰｒｘＣａ１−ｘＭｎＯ３等の他、各種の遷移金属酸化物等を用いることができる。また、相転移型材料を用いることができる。
また、本実施形態の不揮発性記憶装置とその製造方法において、スイッチング素子部１４０には、ダイオードやＭＩＭ素子の他、トランジスタを用いても良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置及びその製造方法を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性記憶装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。 本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。 本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。 比較例の不揮発性記憶装置の構成を例示する模式図である。 本発明の第１の実施形態に係る不揮発性記憶装置の変形例の構成を例示する模式図である。 本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。 本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。 本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式斜視図である。 本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。 本発明の第３の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。 本発明の第３の実施形態に係る不揮発性記憶装置の製造方法を説明するための工程別の断面図である。 図１１（ｅ）に続く工程別の断面図である。 本発明の第４の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。 本発明の第４の実施形態に係る不揮発性記憶装置の製造方法を例示する工程別の断面図である。 本発明の第５の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。 本発明の第５の実施形態に係る不揮発性記憶装置の製造方法を説明するための工程別の断面図である。 図１６（ｃ）に続く工程別の断面図である。 本発明の第６の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。 本発明の第６の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。 本発明の第６の実施形態に係る不揮発性記憶装置の製造方法を説明するための工程別の断面図である。 本発明の第７の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。 本発明の第７の実施形態に係る不揮発性記憶装置の製造方法を説明するための一部の工程の工程別の断面図である。
符号の説明
１０、１０ａ、１０ｂ、１０ｃ、１２、１３、４０、６０、９０ 不揮発性記憶装置
１０５ 基板
１０６ 主面
１１０、１１０ａ、１１０ｂ、１１０ｃ 第１の電極
１１１ 第１の端部
１１２ 第２の端部
１１９ 第１の導電膜
１２０、１２０ａ、１２０ｂ、１２０ｃ 第２の電極
１２９ 第２の導電膜
１３０、１３０ａ、１３０ｂ クロス面
１４０、１４０ａ、１４０ｂ、１４０ｃ スイッチング素子部
１４２ トレンチ
１４３ スルーホール
１４９ スイッチング素子膜
１５０ 素子間分離絶縁部
１５９ 素子間分離絶縁膜
１６０ 絶縁部
１６９ 絶縁部膜
１７０ キャップ層
１７９ キャップ膜
２００、２００ａ、２００ｂ 記憶部
２１０ 第１の記憶部面
２２０ 第２の記憶部面
２２１ 第１の側壁部
２２１ａ、２２２ａ 上面
２２２ 第２の側壁部

Claims (7)

  1. 基板と、
    前記基板上に設けられた第１の電極と、
    前記第１の電極と交差するようにして、その上方に設けられた第２の電極と、
    前記第１の電極と前記第２の電極との間に設けられ印加する電圧または電流によって電気抵抗値が変化する抵抗変化素子または相変化素子の記憶部と、
    を備え、
    前記記憶部の前記第１の電極に対向する第１の記憶部面の面積、及び、前記記憶部の前記第２の電極に対向する第２の記憶部面の面積の、両方は、交差することで互いに対向する前記第１の電極と前記第２の電極のクロス面の面積よりも小さく、
    前記記憶部は、前記第１の電極から前記第２の電極に向かう積層方向に対して延びる柱状であり、前記記憶部の側面は、前記積層方向に対して傾斜するテーパ状であることを特徴とする不揮発性記憶装置。
  2. 前記記憶部は、印加電圧によって電気抵抗が変化する材料を含むことを特徴とする請求項１記載の不揮発性記憶装置。
  3. 前記第１の電極と前記記憶部との間または前記第２の電極と前記記憶部との間に設けられたスイッチング素子部をさらに備えたことを特徴とする請求項１または２に記載の不揮発性記憶装置。
  4. 基板上に第１の電極を形成する工程と、
    前記基板及び第１の電極の上に絶縁膜を形成する工程と、
    前記第１の電極の上の前記絶縁膜に凹部を形成する工程と、
    前記凹部の内壁に印加する電圧または電流によって電気抵抗値が変化する抵抗変化素子または相変化素子の記憶部を形成する工程と、
    前記記憶部により囲まれた前記凹部の残余の空間に絶縁部を充填する工程と、
    前記記憶部及び前記絶縁部の上に第２の電極を形成する工程と、
    を備え、
    前記記憶部の前記第１の電極に対向する第１の記憶部面の面積、及び、前記記憶部の前記第２の電極に対向する第２の記憶部面の面積の、両方は、交差することで互いに対向する前記第１の電極と前記第２の電極のクロス面の面積よりも小さく、
    前記記憶部は、前記第１の電極から前記第２の電極に向かう積層方向に対して延びる柱状であり、前記記憶部の側面は、前記積層方向に対して傾斜するテーパ状であることを特徴とする不揮発性記憶装置の製造方法。
  5. 前記凹部は、前記第１の電極上の領域に設けられたスルーホールを含むことを特徴とする請求項４記載の不揮発性記憶装置の製造方法。
  6. 基板上に、第１の電極とその上に設けられ印加する電圧または電流によって電気抵抗値が変化する抵抗変化素子または相変化素子の記憶部とを有する積層体を形成する工程と、
    前記積層体の側壁に露出した前記記憶部の側壁をエッチングして後退させ、
    前記記憶部の上に第２の電極を形成する工程と、
    を備え、
    前記記憶部の前記第１の電極に対向する第１の記憶部面の面積、及び、前記記憶部の前記第２の電極に対向する第２の記憶部面の面積の、両方は、交差することで互いに対向する前記第１の電極と前記第２の電極のクロス面の面積よりも小さく、
    前記記憶部は、前記第１の電極から前記第２の電極に向かう積層方向に対して延びる柱状であり、前記記憶部の側面は、前記積層方向に対して傾斜するテーパ状であることを特徴とする不揮発性記憶装置の製造方法。
  7. 基板上に、第１の電極とその上に設けられ印加する電圧または電流によって電気抵抗値が変化する抵抗変化素子または相変化素子の記憶部とを有する積層体を形成する工程と、
    前記積層体の上に導電性材料を堆積する工程と、
    前記導電性材料と前記記憶部とを選択的にエッチングすることにより、第２の電極とその下に選択的に設けられた記憶部とを形成する工程と、
    前記第２の電極の下に選択的に設けられた前記記憶部の側壁をエッチングして後退させる工程と、
    を備え、
    前記記憶部の前記第１の電極に対向する第１の記憶部面の面積、及び、前記記憶部の前記第２の電極に対向する第２の記憶部面の面積の、両方は、交差することで互いに対向する前記第１の電極と前記第２の電極のクロス面の面積よりも小さく、
    前記記憶部は、前記第１の電極から前記第２の電極に向かう積層方向に対して延びる柱状であり、前記記憶部の側面は、前記積層方向に対して傾斜するテーパ状であることを特徴とする不揮発性記憶装置の製造方法。
JP2008057470A 2008-03-07 2008-03-07 不揮発性記憶装置及びその製造方法 Active JP5364280B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008057470A JP5364280B2 (ja) 2008-03-07 2008-03-07 不揮発性記憶装置及びその製造方法
KR1020107019807A KR101169539B1 (ko) 2008-03-07 2008-08-29 불휘발성 기억 장치 및 그 제조 방법
CN200880127778.1A CN101960594B (zh) 2008-03-07 2008-08-29 非易失性存储装置及其制造方法
PCT/JP2008/065588 WO2009110120A1 (ja) 2008-03-07 2008-08-29 不揮発性記憶装置及びその製造方法
US12/876,870 US8519371B2 (en) 2008-03-07 2010-09-07 Nonvolatile memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008057470A JP5364280B2 (ja) 2008-03-07 2008-03-07 不揮発性記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009218259A JP2009218259A (ja) 2009-09-24
JP5364280B2 true JP5364280B2 (ja) 2013-12-11

Family

ID=41055694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008057470A Active JP5364280B2 (ja) 2008-03-07 2008-03-07 不揮発性記憶装置及びその製造方法

Country Status (5)

Country Link
US (1) US8519371B2 (ja)
JP (1) JP5364280B2 (ja)
KR (1) KR101169539B1 (ja)
CN (1) CN101960594B (ja)
WO (1) WO2009110120A1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812335B2 (en) * 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
US8008162B2 (en) 2008-11-19 2011-08-30 Micron Technology, Inc. Select devices including an open volume, memory devices and systems including same, and methods for forming same
US8193074B2 (en) * 2008-11-21 2012-06-05 Sandisk 3D Llc Integration of damascene type diodes and conductive wires for memory device
US7955981B2 (en) * 2009-06-30 2011-06-07 Sandisk 3D Llc Method of making a two-terminal non-volatile memory pillar device with rounded corner
JP2011071167A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体記憶装置
US8551855B2 (en) 2009-10-23 2013-10-08 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8481396B2 (en) 2009-10-23 2013-07-09 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8551850B2 (en) 2009-12-07 2013-10-08 Sandisk 3D Llc Methods of forming a reversible resistance-switching metal-insulator-metal structure
US8847186B2 (en) 2009-12-31 2014-09-30 Micron Technology, Inc. Self-selecting PCM device not requiring a dedicated selector transistor
WO2011083632A1 (ja) * 2010-01-06 2011-07-14 Jsr株式会社 メモリセル及びメモリセルの製造方法
US8389375B2 (en) 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same
US8237146B2 (en) 2010-02-24 2012-08-07 Sandisk 3D Llc Memory cell with silicon-containing carbon switching layer and methods for forming the same
US20110210306A1 (en) * 2010-02-26 2011-09-01 Yubao Li Memory cell that includes a carbon-based memory element and methods of forming the same
US8471360B2 (en) 2010-04-14 2013-06-25 Sandisk 3D Llc Memory cell with carbon switching material having a reduced cross-sectional area and methods for forming the same
KR20120051279A (ko) 2010-11-12 2012-05-22 현대자동차주식회사 차량의 센터 에어백모듈
JP5161404B2 (ja) * 2011-02-01 2013-03-13 パナソニック株式会社 抵抗変化型不揮発性記憶装置の製造方法
JP5295465B2 (ja) * 2011-02-23 2013-09-18 パナソニック株式会社 不揮発性記憶素子及びその製造方法
EP2498291B1 (en) * 2011-03-09 2014-12-24 Imec Resistive memory element and related control method
US8570786B2 (en) * 2011-07-07 2013-10-29 Kabushiki Kaisha Toshiba Memory device and fabricating method thereof
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
JP5707003B1 (ja) * 2013-11-07 2015-04-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 記憶装置、半導体装置、及び記憶装置、半導体装置の製造方法
KR102155783B1 (ko) * 2014-01-17 2020-09-15 에스케이하이닉스 주식회사 전자장치 및 그 제조 방법
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US11223014B2 (en) 2014-02-25 2022-01-11 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
KR101536511B1 (ko) * 2014-03-06 2015-07-14 한양대학교 산학협력단 3차원 적층 저항 메모리 소자 및 그 제조 방법
US10249819B2 (en) 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
KR102225782B1 (ko) 2014-07-28 2021-03-10 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US20160043140A1 (en) 2014-08-08 2016-02-11 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
GB201520008D0 (en) * 2015-11-12 2015-12-30 Telensa Ltd Methods and apparatus for transmitting data in a network
KR20180066325A (ko) 2016-12-07 2018-06-19 삼성전자주식회사 가변 저항 메모리 소자
US10050194B1 (en) * 2017-04-04 2018-08-14 Sandisk Technologies Llc Resistive memory device including a lateral air gap around a memory element and method of making thereof
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10217746B1 (en) * 2017-11-30 2019-02-26 Sandisk Technologies Llc Three-dimensional memory device having L-shaped word lines and a support structure and methods of making the same
US10199434B1 (en) * 2018-02-05 2019-02-05 Sandisk Technologies Llc Three-dimensional cross rail phase change memory device and method of manufacturing the same
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US11081523B1 (en) * 2020-05-14 2021-08-03 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming memory devices
KR20210152840A (ko) 2020-06-09 2021-12-16 삼성전자주식회사 3차원 반도체 메모리 장치
JP2022111856A (ja) * 2021-01-20 2022-08-01 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子およびメモリ装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6670628B2 (en) * 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
WO2003085675A2 (en) 2002-04-04 2003-10-16 Kabushiki Kaisha Toshiba Phase-change memory device
US6605821B1 (en) * 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
KR100481866B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
JP2006032728A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリ
JP2006032729A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリとその製造方法
KR100682926B1 (ko) 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
JP4061328B2 (ja) * 2005-12-02 2008-03-19 シャープ株式会社 可変抵抗素子及びその製造方法
JP2007184419A (ja) 2006-01-06 2007-07-19 Sharp Corp 不揮発性メモリ装置
JP2008118108A (ja) 2006-08-25 2008-05-22 Qimonda Ag 情報記憶素子およびその製造方法

Also Published As

Publication number Publication date
JP2009218259A (ja) 2009-09-24
WO2009110120A1 (ja) 2009-09-11
US8519371B2 (en) 2013-08-27
CN101960594B (zh) 2014-04-16
KR101169539B1 (ko) 2012-07-27
US20110037045A1 (en) 2011-02-17
KR20100112641A (ko) 2010-10-19
CN101960594A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
JP5364280B2 (ja) 不揮発性記憶装置及びその製造方法
US9159919B2 (en) Variable resistance memory device and method for fabricating the same
TWI595484B (zh) 非揮發性記憶體裝置
JP6009971B2 (ja) 半導体記憶装置及びその製造方法
JP2009135489A (ja) 不揮発性メモリ素子及びその製造方法、並びにその動作方法
US8649217B2 (en) Non-volatile memory device and manufacturing method of the same
US20170077184A1 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
US9647035B2 (en) Non-volatile resistive random access memory crossbar devices with maximized memory element density and methods of forming the same
KR20160076078A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
US20130168628A1 (en) Variable resistance memory device and method for fabricating the same
US8945949B2 (en) Method for fabricating variable resistance memory device
US20150076441A1 (en) Variable resistance memory device and method of manufacturing the same
US9093642B2 (en) Non-volatile memory device and method of manufacturing the same
CN110858622A (zh) 可变电阻存储器件
KR101133392B1 (ko) 3차원 입체 구조를 가지는 비휘발성 메모리
WO2009122601A1 (ja) 不揮発性記憶装置及びその製造方法
JP2014036203A (ja) 不揮発性記憶装置の製造方法、および不揮発性記憶装置
CN111584495B (zh) 电阻式随机存取存储器及其制造方法
TWI463641B (zh) Ultra - high density resistive memory structure and its manufacturing method
JP2010232226A (ja) 不揮発性記憶装置及びその製造方法
KR20140065942A (ko) 가변 저항 메모리 장치 및 그 제조 방법
JP6487090B1 (ja) 不揮発性記憶装置及びその製造方法
KR20100136061A (ko) 메모리 소자 및 그 제조방법
US20170148986A1 (en) Semiconductor apparatus and method for fabricating the same
JP2014044988A (ja) 抵抗変化型メモリ及びその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R151 Written notification of patent or utility model registration

Ref document number: 5364280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151