CN111584495B - 电阻式随机存取存储器及其制造方法 - Google Patents

电阻式随机存取存储器及其制造方法 Download PDF

Info

Publication number
CN111584495B
CN111584495B CN201910149502.3A CN201910149502A CN111584495B CN 111584495 B CN111584495 B CN 111584495B CN 201910149502 A CN201910149502 A CN 201910149502A CN 111584495 B CN111584495 B CN 111584495B
Authority
CN
China
Prior art keywords
layer
random access
access memory
dielectric layers
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910149502.3A
Other languages
English (en)
Other versions
CN111584495A (zh
Inventor
王子嵩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN111584495A publication Critical patent/CN111584495A/zh
Application granted granted Critical
Publication of CN111584495B publication Critical patent/CN111584495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开一种电阻式随机存取存储器及其制造方法，其中该电阻式随机存取存储器包括堆叠结构、至少一垂直电极、选择元件以及多个可变电阻结构。堆叠结构是由交替堆叠的多个水平电极与多个第一介电层所组成，其中堆叠结构具有至少一孔道贯穿水平电极与第一介电层。垂直电极形成于至少一孔道内。选择元件形成于垂直电极与堆叠结构之间的孔道内。可变电阻结构设置于每个水平电极的表面并与孔道内的选择元件接触。

Description

电阻式随机存取存储器及其制造方法
技术领域
本发明涉及一种随机存取存储器及其制造方法，且特别是涉及一种电阻式随机存取存储器及其制造方法。
背景技术
由于电阻式随机存取存储器(resistive random access memory，RRAM)具备优越的可扩缩性(scalability)、易操作性、低耗能以及较简单的制作工艺，所以已成为目前最具前景的非挥发性存储器技术之一。
如图1所示，现今电阻式随机存取存储器100的构成多具有垂直电极102、可变电阻层104、水平电极106、位线108以及由MOS构成的字符线110等。可变电阻层104形成于垂直电极102与水平电极106之间，且每个垂直电极102连接位线108，以进行电荷的判读，并通过字符线110控制电阻式随机存取存储器100的开或关。
由于电阻式随机存取存储器需要设置如MOS的选择元件，来控制电流的流路，以避免电阻式随机存取存储器由于潜泄电流(sneak current)所造成的读取错误，因此其体积由于元件设计的关系无法进一步缩减，而对于电阻式随机存取存储器的集成度造成限制。
发明内容
本发明提供一种电阻式随机存取存储器，其可有效提升电阻式随机存取存储器的集成度，进而提升元件的性能。
本发明另提供一种电阻式随机存取存储器的制造方法，能整合于现有制作工艺并制作出高集成度的电阻式随机存取存储器。
本发明的电阻式随机存取存储器包括堆叠结构、至少一垂直电极、选择元件以及多个可变电阻结构。堆叠结构是由交替堆叠的多个水平电极与多个第一介电层所组成，其中堆叠结构具有至少一孔道贯穿水平电极与第一介电层。垂直电极形成于至少一孔道内。选择元件(selector element)形成于垂直电极与堆叠结构之间的孔道内。可变电阻结构设置于每个水平电极的表面并与孔道内的选择元件接触。
在本发明的一实施例中，上述可变电阻结构包括存储层、介于存储层与选择元件之间的氧化层以及介于存储层与水平电极的表面之间的阻障层。
在本发明的一实施例中，上述选择元件包括：过渡金属氧化物(Transition MetalOxide，TMO)选择元件、双向阈值开关(Ovonic Threshold Switching，OTS)选择元件、金属/硅/金属(metal/silicon/metal，MSM)选择元件或混合离子与电子导体(Mixed IonicElectronic Conduction，MIEC)二极管。
在本发明的一实施例中，上述选择元件包括与垂直电极接触的栅极层、与氧化层接触的通道层以及介于通道层与栅极层之间的栅极绝缘层。
在本发明的一实施例中，上述选择元件还可包括第一导电态掺杂区以及第一导电态外延层。第一导电态掺杂区形成于孔道的第一端的通道层内，其中通道层为第二导电态。第一导电态外延层形成于孔道的第二端，第一导电态外延层与通道层接触并与栅极层通过栅极绝缘层隔绝，其中栅极层为第二导电态。
在本发明的一实施例中，上述第一导电态为N型，第二导电态为P型。
在本发明的一实施例中，上述第一导电态为P型，第二导电态为N型。
本发明的电阻式随机存取存储器的制造方法，包括以下步骤。形成堆叠结构，其由交替堆叠的多个第一介电层与多个第二介电层所组成，其中第一介电层与第二介电层具有不同的蚀刻速率。在堆叠结构中形成至少一孔道，孔道贯穿多个第一介电层与多个第二介电层。在孔道的内面共形地形成选择元件。在孔道内形成垂直电极。移除堆叠结构内的所有第二介电层，并露出部分选择元件。在堆叠结构内的多个第一介电层的表面和选择元件的暴露表面共形地形成多个可变电阻结构，其与孔道内的选择元件接触。在多个第一介电层之间形成多个水平电极。
在本发明的另一实施例中，形成上述可变电阻结构的步骤包括在第一介电层的表面和选择元件的暴露表面依序形成氧化层、存储层以及阻障层。
在本发明的另一实施例中，上述选择元件包括：过渡金属氧化物(TMO)选择元件、双向阈值开关(OTS)选择元件、金属/硅/金属(MSM)选择元件或混合离子与电子导体(MIEC)二极管。
在本发明的另一实施例中，形成上述选择元件的步骤包括：在至少一孔道的内面依序形成通道层、栅极绝缘层以及栅极层。
在本发明的另一实施例中，上述形成选择元件的步骤还可包括在形成通道层之前，在孔道的第一端形成第一导电态外延层，并在形成通道层之后，对孔道的第二端的通道层进行掺杂，以形成第一导电态掺杂区，其中通道层为第二导电态。
在本发明的另一实施例中，上述第一导电态为N型，第二导电态为P型。
在本发明的另一实施例中，上述第一导电态为P型，第二导电态为N型。
在本发明的另一实施例中，上述孔道若为多个孔道，则在形成垂直电极之后，更包括移除两两孔道之间的堆叠结构，并保留孔道周围预定形成多个水平电极的部位的堆叠结构。
基于上述，本发明在电阻式随机存取存储器的垂直电极与堆叠结构之间的孔道内形成选择元件，并使可变电阻结构形成于每个水平电极的表面。如此一来，相较于已知的电阻式随机存取存储器，通过本发明的设计与制作工艺可有效降低电阻式随机存取存储器所需的体积，进而提升存储器元件的集成度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1是现有的一种电阻式随机存取存储器的示意图；
图2是本发明的第一实施例的一种电阻式随机存取存储器的剖面示意图；
图3是图2的P部分的放大示意图；
图4是本发明的第二实施例的一种电阻式随机存取存储器的剖面示意图；
图5A、图5B与图5C分别是图4的P1部分、P2部分与P3部分的放大示意图；
图6A至图6F是本发明的第二实施例的一种电阻式随机存取存储器的制造流程剖面示意图；
图7是本发明的第二实施例的一种电阻式随机存取存储器的立体示意图。
符号说明
100、200、400、700：电阻式随机存取存储器
102、204、626：垂直电极
104、208、628：可变电阻结构
106、210、636：水平电极
108：位线
110：字符线
202、602：堆叠结构
204a、210a、600a、604a、612a、614a、624a：表面
206、406、624：选择元件
212、604：第一介电层
214、608：孔道
300、630：氧化层
302、632：存储层
304、634：阻障层
401、600：基底
410、622：栅极层
412、620：栅极绝缘层
414、614：通道层
416、618：第一导电态掺杂区
418、612：第一导电态外延层
420、610：第一端
422、616：第二端
606：第二介电层
608a：内面
702：绝缘材料
P、P1、P2、P3：部分
具体实施方式
下文列举一些实施例并配合所附的附图来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为了方便理解，下述说明中相同的元件将以相同的符号标示来说明。另外，关于文中所使用「包含」、「包括」、「具有」等等用语，均为开放性的用语；也就是指包含但不限于。而且，文中所提到的方向性用语，例如：「上」、「下」等，仅是用以参考附图的方向。因此，使用的方向性用语是用来说明，而并非用来限制本发明。
图2是依照本发明的第一实施例的一种电阻式随机存取存储器的剖面示意图。图3是图2的P部分的放大示意图。
请参照图2，第一实施例的电阻式随机存取存储器200包括堆叠结构202、至少一垂直电极204、选择元件206以及多个可变电阻结构208。需说明的是，虽图2仅绘示出一个垂直电极204，然而可依据制作工艺设计需求调整垂直电极204的数量，本发明不以此为限。
在本实施例中，堆叠结构202是由交替堆叠的多个水平电极210与多个第一介电层212所组成。需注意的是，图2所绘示的水平电极210与第一介电层212的数量分别为7层与8层，且水平电极210与第一介电层212沿着垂直于垂直电极204的表面204a的方向相互堆叠，然而在其他实施例中，水平电极210与第一介电层212可依据制作工艺设计需求而变更其所需的层数及堆叠方式，而不限于图2所示。
在本实施例中，堆叠结构202具有贯穿多个水平电极210与多个第一介电层212的孔道214，且垂直电极204形成于孔道214内。垂直电极204的材料例如W、TiN、Poly-Si、Pt等但本发明不以此为限。水平电极210的材料例如W、TiN、Poly-Si等但本发明不以此为限。另外，选择元件206形成于垂直电极204与堆叠结构202之间的孔道214内，且多个可变电阻结构208设置于每个水平电极210的表面210a并与孔道214内的选择元件206接触。由此，可以在有限的空间(孔道214内)内形成选择元件206，并于孔道214外另形成可变电阻结构208，以有效降低电阻式随机存取存储器所需的空间，而可有效提升存储器元件的集成度。
在本实施例中，选择元件206例如过渡金属氧化物(TMO)选择元件、双向阈值开关(OTS)选择元件、金属/硅/金属(MSM)选择元件或混合离子与电子导体(MIEC)二极管。前述选择元件可能为单层结构、双层结构、三层结构等。过渡金属氧化物(TMO)如TaOx、TiOx、HfOx或HfOx/TaOx的搭配，但本发明不以此为限。只要所述选择元件206可形成于垂直电极204与堆叠结构202之间的孔道214内，用以控制流经电阻式随机存取存储器200的电流流路，以避免潜泄电流的产生，则本发明不以此为限。
请参照图3，可变电阻结构208的详细构造例如氧化层300、存储层302以及阻障层304。氧化层300介于存储层302与选择元件206之间。阻障层304介于存储层302与水平电极210的表面210a之间。举例来说，氧化层300例如氧化硅层，存储层302例如氮氧化钛层，阻障层304例如氮化钛层，但本发明不以此为限。在其他实施例中，可依据制作工艺设计需求调整可变电阻结构208堆叠的材料层层数及其材料。
图4是依照本发明的第二实施例的一种电阻式随机存取存储器的剖面示意图。图5A、图5B与图5C分别是图4的P1部分、P2部分与P3部分的放大示意图。
请参照图4，电阻式随机存取存储器400与电阻式随机存取存储器200的差别在于：选择元件406的结构与选择元件206的结构不同。举例来说，选择元件406例如是包括栅极层410、栅极绝缘层412以及通道层414的MOS元件。栅极层410与垂直电极204接触，通道层414与氧化层300(如图5B)接触，且栅极绝缘层412介于通道层414与栅极层410之间。由于第二实施例的MOS元件是存在于孔道214内，所以与图1将MOS另外制作在其他位置相比，能大幅降低电阻式随机存取存储器所需的体积，进而提升存储器元件的集成度。
请参照图5A～图5C，在本实施例中，选择元件406还可包括第一导电态掺杂区416以及第一导电态外延层418。第一导电态掺杂区416形成于孔道214的远离基底401侧的第一端420(如图4)的通道层414内，其中通道层414为第二导电态。第一导电态外延层418形成于孔道214的靠近基底401侧的第二端422(如图4)，第一导电态外延层418与通道层414接触并与栅极层410通过栅极绝缘层412隔绝，其中栅极层410为第二导电态。
在一实施例中，第一导电态例如为N型，第二导电态例如为P型。在另一实施例中，第一导电态例如为P型，第二导电态例如为N型，可依据制作工艺设计需求而调整第一导电态与第二导电态，然而本发明不以此为限。
本发明的电阻式随机存取存储器包括将选择元件形成于垂直电极与堆叠结构之间的孔道内，并将多个可变电阻结构设置于每个水平电极的表面，以与孔道内的选择元件接触。据此，除了可避免由于潜泄电流所造成的读取错误，也可有效降低存储器元件之间所需的距离及空间，而可有效提升存储器元件的集成度。
图6A至图6F是依照本发明的第二实施例的一种电阻式随机存取存储器的制造流程剖面示意图。
请先参照图6A，先在基底600上形成堆叠结构602，其由交替堆叠的多个第一介电层604与多个第二介电层606所组成，其中第一介电层604与第二介电层606具有不同的蚀刻速率。举例来说，第一介电层604的材料例如为氧化硅，第二介电层606的材料例如为W、TiN等。需注意的是，虽然图6A所绘示的第一介电层604与第二介电层606的数量均为7层，且第一介电层604与第二介电层606彼此交替堆叠。但是在其他实施例中，第一介电层604与第二介电层606可依据制作工艺设计需求而变更其所需的层数及堆叠方式，不以此为限。
接着，在堆叠结构602中形成至少一孔道608，其方法例如干式蚀刻，使孔道608贯穿多个第一介电层604与多个第二介电层606。在本实施例中，形成的孔道608会暴露出基底600的表面600a。
然后，请参照图6B，为了于孔道608的内面608a共形地形成选择元件，可先在于孔道608的第一端610形成第一导电态外延层612，其形成方式例如是在基底600的表面600a利用外延制作工艺形成具有掺质的外延结构；或者，在基底600与堆叠结构602之间先形成有多晶硅层(未绘示)，然后在形成孔道608时使孔道608贯穿所述多晶硅层直到表面600a，再进行外延制作工艺。接着，在孔道608的内面608a形成通道层614。然后，对孔道608的第二端616的通道层614进行掺杂，以形成第一导电态掺杂区618，其中通道层614为第二导电态。在一实施例中，第一导电态例如为N型，第二导电态例如为P型。在另一实施例中，第一导电态例如为P型，第二导电态例如为N型，可依据制作工艺设计需求而调整第一导电态与第二导电态，然而本发明不以此为限。
接着，请参照图6C，在孔道608内依序形成栅极绝缘层620以及栅极层622。举例来说，栅极绝缘层620是共形地形成于通道层614的表面614a与第一导电态外延层612的表面612a，栅极层622形成于孔道608的内面608a。
在经过图6A至图6C所示的制作工艺之后，可于孔道608的内面608a形成如同MOS的选择元件624，其中第一端610的第一导电态外延层612和第二端616的第一导电态掺杂区618是作为源极与漏极，但本发明并不限于此。
在其他实施例中，也可在图6A的孔道608形成后，在孔道608的内面608a共形地沉积其它选择元件(未绘示)，例如过渡金属氧化物(TMO)选择元件、双向阈值开关(OTS)选择元件、金属/硅/金属(MSM)选择元件或混合离子与电子导体(MIEC)二极管，这些选择元件可能为单层结构、双层结构、三层结构等，而不需要图6C中作为源极与漏极的构件。只要所形成的选择元件可以控制流经电阻式随机存取存储器的电流流路，以避免潜泄电流的产生，则本发明不以此为限。
随后，请参照图6D，在孔道608内形成垂直电极626。举例来说，垂直电极626填满孔道608，且与选择元件624接触。
然后，请参照图6E，移除堆叠结构602内的多个第二介电层606，并露出部分选择元件624。移除第二介电层606的方式例如湿式蚀刻或其它能通过第一与第二介电层604与606的蚀刻选择比来执行选择性移除第二介电层606的方法。随后，在堆叠结构602内的第一介电层604的表面604a和选择元件624的暴露表面624a共形地形成多个可变电阻结构628，其与孔道608内的选择元件624接触。在本实施例中，形成可变电阻结构628的方法例如在第一介电层604的表面604a和选择元件624的暴露表面624a依序形成氧化层630、存储层632以及阻障层634，但本发明不以此为限。至于前述各层的材料可依据制作工艺设计需求调整；举例来说，氧化层630例如氧化硅层，存储层632例如氮氧化钛层，阻障层634例如氮化钛层，但本发明不以此为限。在其他实施例中，尚可依据制作工艺设计需求调整可变电阻结构628堆叠的材料层层数及其材料。
接着，请参照图6F，在多个第一介电层604之间形成多个水平电极636，其形成方式例如原子层沉积(Atomic Layer Deposition，ALD)填入钨(Tungsten)，并以回蚀刻(etchback)去除多余的钨，使其与可变电阻结构628及第一介电层604的边缘齐平。至此，已大致上完成电阻式随机存取存储器的制作。
图7是依照本发明的第二实施例的一种电阻式随机存取存储器的立体示意图，其中使用与图6A至图6F相同的元件符号来代表相同或相似的构件，且所省略的部分技术说明，如各层或区域的尺寸、材料、功能等均可参照图6A至图6F的相关内容，因此于下文不再赘述。
请参照图7，若是孔道608为多个孔道，则在形成垂直电极626之后(如图6D)，可先移除两两孔道608之间的堆叠结构602，并保留多个孔道608周围预定形成水平电极636的部位的堆叠结构602，而后进行图6E～图6F的制作工艺，以形成图中的电阻式随机存取存储器700，其中同一排的存储器有电性上的连结，不同排的存储器则是电性隔绝。举例来说，堆叠结构602被移除的部分可另填入绝缘材料702，作为隔离结构。
综上所述，本发明在电阻式随机存取存储器的垂直电极与堆叠结构之间的孔道内形成选择元件，并使多个可变电阻结构设置于每个水平电极的表面。如此一来，通过本发明可有效降低电阻式随机存取存储器所需的体积，进而提升存储器元件的集成度。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (13)

1.一种电阻式随机存取存储器，其特征在于，包括：
堆叠结构，由交替堆叠的多个水平电极与多个第一介电层所组成，其中所述堆叠结构具有至少一孔道贯穿所述多个水平电极与所述多个第一介电层；
至少一垂直电极，形成于所述至少一孔道内；
选择元件，形成于所述垂直电极与所述堆叠结构之间的所述孔道内；以及
多个可变电阻结构，设置于每个所述水平电极的表面并与所述孔道内的所述选择元件接触，其中所述可变电阻结构包括：
存储层；
氧化层，介于所述存储层与所述选择元件之间；以及
阻障层，介于所述存储层与所述水平电极的所述表面之间，
其中所述选择元件包括：
栅极层，与所述至少一垂直电极接触；
通道层，与所述氧化层接触；以及
栅极绝缘层，介于所述通道层与所述栅极层之间。
2.如权利要求1所述的电阻式随机存取存储器，其中所述选择元件包括：过渡金属氧化物选择元件、双向阈值开关选择元件、金属/硅/金属选择元件或混合离子与电子导体二极管。
3.如权利要求1所述的电阻式随机存取存储器，其中所述选择元件还包括：
第一导电态掺杂区，形成于所述孔道的第一端的所述通道层内，其中所述通道层为第二导电态；以及
第一导电态外延层，形成于所述孔道的第二端，所述第一导电态外延层与所述通道层接触并与所述栅极层通过所述栅极绝缘层隔绝，其中所述栅极层为第二导电态。
4.如权利要求3所述的电阻式随机存取存储器，其中所述第一导电态为N型，所述第二导电态为P型。
5.如权利要求3所述的电阻式随机存取存储器，其中所述第一导电态为P型，所述第二导电态为N型。
6.一种电阻式随机存取存储器的制造方法，包括：
形成堆叠结构，其由交替堆叠的多个第一介电层与多个第二介电层所组成，其中所述第一介电层与所述第二介电层具有不同的蚀刻速率；
在所述堆叠结构中形成至少一孔道，所述孔道贯穿所述多个第一介电层与所述多个第二介电层；
在所述至少一孔道的内面共形地形成选择元件；
在所述至少一孔道内形成垂直电极；
移除所述堆叠结构内的所述多个第二介电层，并露出部分所述选择元件；
在所述堆叠结构内的所述多个第一介电层的表面和所述选择元件的暴露表面共形地形成多个可变电阻结构，其与所述孔道内的所述选择元件接触；以及
在所述多个第一介电层之间形成多个水平电极。
7.如权利要求6所述的电阻式随机存取存储器的制造方法，其中形成所述可变电阻结构的步骤包括：在所述多个第一介电层的所述表面和所述选择元件的所述暴露表面依序形成氧化层、存储层以及阻障层。
8.如权利要求6所述的电阻式随机存取存储器的制造方法，其中所述选择元件包括：过渡金属氧化物选择元件、双向阈值开关选择元件、金属/硅/金属选择元件或混合离子与电子导体二极管。
9.如权利要求6所述的电阻式随机存取存储器的制造方法，其中形成所述选择元件的步骤包括：在所述至少一孔道的所述内面依序形成通道层、栅极绝缘层以及栅极层。
10.如权利要求9所述的电阻式随机存取存储器的制造方法，其中形成所述选择元件的步骤还包括：
在形成所述通道层之前，在所述孔道的第一端形成第一导电态外延层；以及
在形成所述通道层之后，对所述孔道的第二端的所述通道层进行掺杂，以形成第一导电态掺杂区，其中所述通道层为第二导电态。
11.如权利要求10所述的电阻式随机存取存储器的制造方法，其中所述第一导电态为N型，所述第二导电态为P型。
12.如权利要求10所述的电阻式随机存取存储器的制造方法，其中所述第一导电态为P型，所述第二导电态为N型。
13.如权利要求6所述的电阻式随机存取存储器的制造方法，其中所述至少一孔道为多个孔道，则在形成所述垂直电极之后，还包括移除两两所述孔道之间的所述堆叠结构，并保留所述多个孔道周围预定形成所述多个水平电极的部位的所述堆叠结构。
CN201910149502.3A 2019-02-15 2019-02-28 电阻式随机存取存储器及其制造方法 Active CN111584495B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108105177A TWI679757B (zh) 2019-02-15 2019-02-15 電阻式隨機存取記憶體及其製造方法
TW108105177 2019-02-15

Publications (2)

Publication Number Publication Date
CN111584495A CN111584495A (zh) 2020-08-25
CN111584495B true CN111584495B (zh) 2023-05-30

Family

ID=69582725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910149502.3A Active CN111584495B (zh) 2019-02-15 2019-02-28 电阻式随机存取存储器及其制造方法

Country Status (3)

Country Link
US (1) US10861901B2 (zh)
CN (1) CN111584495B (zh)
TW (1) TWI679757B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200132367A (ko) * 2019-05-17 2020-11-25 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US11289157B1 (en) * 2020-09-04 2022-03-29 Winbond Electronics Corp. Memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903845A (zh) * 2012-09-10 2013-01-30 北京大学 一种阻变存储器及其制备方法
CN103681727A (zh) * 2012-09-17 2014-03-26 复旦大学 双层结构电阻型存储器及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016400A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法
US9227456B2 (en) * 2010-12-14 2016-01-05 Sandisk 3D Llc Memories with cylindrical read/write stacks
KR20160114948A (ko) * 2015-03-25 2016-10-06 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20170046360A (ko) * 2015-10-21 2017-05-02 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9741769B1 (en) * 2016-04-19 2017-08-22 Western Digital Technologies, Inc. Vertical memory structure with array interconnects and method for producing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903845A (zh) * 2012-09-10 2013-01-30 北京大学 一种阻变存储器及其制备方法
CN103681727A (zh) * 2012-09-17 2014-03-26 复旦大学 双层结构电阻型存储器及其制备方法

Also Published As

Publication number Publication date
TW202032783A (zh) 2020-09-01
CN111584495A (zh) 2020-08-25
US10861901B2 (en) 2020-12-08
TWI679757B (zh) 2019-12-11
US20200266238A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
US11856797B2 (en) Resistive switching random access memory with asymmetric source and drain
US9583615B2 (en) Vertical transistor and local interconnect structure
TWI450390B (zh) 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統
JP5659480B2 (ja) 記憶装置の製造方法
JP6180700B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US10096654B2 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
KR101671860B1 (ko) 터널링 절연막이 삽입된 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
US20200194668A1 (en) Interfacial resistive memory gate stack transistor cell and methods of manufacturing the same
US10741760B2 (en) Resistive random access memory device for 3D stack and memory array using the same and fabrication method thereof
KR20160091804A (ko) 개선된 저항성 랜덤 액세스 메모리(rram) 구조
SG194300A1 (en) Non-volatile memory device and method of forming the same
US9704920B2 (en) Resistive random access memory containing a steering element and a tunneling dielectric element
KR20090120412A (ko) 비휘발성 기억 장치 및 그 제조 방법
US8501574B2 (en) Resistive memory device and manufacturing method thereof and operating method thereof
US9812641B2 (en) Non-volatile memory device and methods for fabricating the same
TW201411814A (zh) 電阻式記憶胞、電阻式記憶陣列及其形成方法
CN111584495B (zh) 电阻式随机存取存储器及其制造方法
KR101556929B1 (ko) 다이오드 구조체 및 이를 포함하는 저항성 메모리 소자
TW201407762A (zh) 側壁二極體驅動裝置及使用此種裝置的記憶體
KR20080048757A (ko) 저항성 메모리 소자 및 그 제조방법
US12101943B2 (en) Semiconductor structure and fabrication method thereof
TWI572074B (zh) 電阻式隨機存取記憶體及其製造方法
US20220399490A1 (en) Memory device and method of manufacturing the same
KR20240156335A (ko) 반도체 장치
CN116682844A (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230428

Address after: Hsinchu Science Industrial Park, Taiwan, China

Applicant after: Powerchip Technology Corp.

Address before: Hsinchu Science Industrial Park, Taiwan, China

Applicant before: Powerchip Technology Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant