CN103681727A - 双层结构电阻型存储器及其制备方法 - Google Patents
双层结构电阻型存储器及其制备方法 Download PDFInfo
- Publication number
- CN103681727A CN103681727A CN201210347469.3A CN201210347469A CN103681727A CN 103681727 A CN103681727 A CN 103681727A CN 201210347469 A CN201210347469 A CN 201210347469A CN 103681727 A CN103681727 A CN 103681727A
- Authority
- CN
- China
- Prior art keywords
- layer
- memory function
- function layer
- resistor
- decker
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明属于存储器技术领域,涉及集成于集成电路的后端结构的双层结构电阻型存储器及其制备方法。该双层结构电阻型存储器集成在后端结构中,对用于形成垂直电极的通孔,通孔周围的介质层被部分地水平横向刻蚀以形成一个或多个水平沟槽,水平沟槽被用来定义形成存储功能层,所述存储功能层包含双层阻变材料层,并且在所述水平沟槽中依次形成用于形成双向二极管的金属内电极、半导体层、金属水平电极。该电阻型存储器实现了三维的堆叠排列、密度高、可靠性高、制备效率高、成本低、功耗低,并且可以适用于双极性电阻型存储器。
Description
技术领域
本发明属于存储器技术领域,涉及3D结构的双层结构电阻型存储器(Resistive Memory),具体涉及一种可以集成于集成电路的后端结构的3D结构的双层结构电阻型存储器及其制备方法。
背景技术
由电子消费类产品驱动的存储器市场需要更高密度、高速度、低功耗、具有不挥发性且价格便宜的存储器产品。到目前为止,Flash是最成功的高密度不挥发性存储器。但是随着器件尺寸不断按比例缩小,Flash的发展受到限制,而作为新型不挥发存储器之一的电阻型存储器(Resistive Random Access Memory,RRAM),因为其存储单元结构简单、工作速度快、功耗低、信息保持稳定、具有不挥发性而备受瞩目。
尤其地,为进一步提高集成密度,三维(3D)集成技术被提上了日程,目前已有基于阻变存储器的三维交叉堆叠结构被报道,然而此结构存在漏电流大的明显缺陷,于是提出引入二极管来减小漏电流。
图1所示为现有技术的一种3D结构的不挥发存储器的结构示意图。该不挥发存储器可以为电阻型存储器,其在美国专利公开号为US2009/0261314A1、受让人为三星(Samsung)电子公司的专利中公开。如图1所示,该3D结构的存储器包括第一电极110、与第一电极交叉的第二电极140、在第一电极110与第二电极140的交叉点处的存储功能层130、以及用于与第一电极110之间形成二极管结的半导体层120,该二极管结形成的二极管D可以用作每个存储单元的选通管。
但是图1所示的存储器结构的二极管D仅具有单向导通特性,该结构仅适用于单极性阻变存储功能层,即在正向选中存储单元时,通过施加同向的不同电压使得阻变存储功能层被编程为高低两种阻态(分别对应状态“0”和“1”)。但是其对于双极性(bipolar)阻变存储功能层,则不能对选中存储单元进行高阻态和低阻态之间转换的编程操作,因此,其不适用于双极性的电阻型存储器中应用。并且,图1所示的存储器中使用的二极管D结面积通常较大、不利于进一步提高集成密度;更未给出其高密度地集成于后端结构中的任何启示。
另外,为降低电阻型存储器的成本,并使其适用于嵌入式应用的需要,中国专利申请号为CN200710045407.6、CN200710043460.2等专利中提出了以将电阻型存储集成于集成电路的后端结构的方案。但是,在这些专利所公开的电阻型存储器中,其存储功能层均形成在沟槽或通孔的上表面,从而难以进步提高存储器的集成密度(例如,在一个通孔上,仅能对应形成一个存储单元),并且后端结构的每层介质层上集成的存储单元需要一次相应存储功能层的制备工艺流程形成,多层介质层上集成的存储单元则需要对应多次存储功能层的制备工艺流程来形成,制备过程相对复杂。
发明内容
本发明的目的之一在于,提高3D结构的电阻型存储器的集成密度。
本发明的再一目的在于,使3D结构的电阻型存储器既适用于单极性的电阻型存储器也适用于双极性的电阻型存储器。
本发明的还一目的在于,降低3D结构的电阻型存储器的制备成本。
本发明的还一目的在于,提高电阻型存储器的可靠性。
为实现以上目的或者其他目的,本发明提供以下技术方案。
按照本发明的一方面,提供一种双层结构电阻型存储器,其存储介质层主要由用作氧供应层的第一存储功能层和用作氧交换层的第二存储功能层组成,所述双层结构电阻型存储器集成于集成电路的后端结构中,并且,该双层结构电阻型存储器具体包括:
形成于所述后端结构的通孔中的垂直电极;
位于所述垂直电极和用于形成所述通孔的介质层之间的第一存储功能层,所述介质层被部分地水平横向刻蚀以形成部分地暴露所述第一存储功能层的水平沟槽;
通过对暴露的所述第一存储功能层氧化形成的第二存储功能层;以及
在所述水平沟槽中依次形成的金属内电极、半导体层、金属水平电极;
其中,所述金属内电极、半导体层和金属水平电极用于形成基于金属-半导体-金属结构的双向二极管。
按照本发明一实施例的双层结构电阻型存储器,其中,所述第二存储功能层的氧浓度或氧的迁移率分别比所述第一存储功能层的氧浓度或氧的迁移率高。
进一步,所述第一存储功能层可以是钽氧化物、钛氧化物、锆氧化物、铪氧化物、锰氧化物、镁氧化物、镍氧化物、铜氧化物、钴氧化物、锌氧化物或者钨氧化物,或者是以上氧化物材料组合形成的复合层。
进一步,所述第二存储功能层可以是钽氧化物、钛氧化物、锆氧化物、铪氧化物、锰氧化物或者镁氧化物,或者是以上氧化物材料组合形成的复合层。
优选地,所述第二存储功能层的氧浓度可以在厚度方向上呈现渐变变化或者梯度变化。
优选地,所述第一存储功能层可以是TaOx,第二存储功能层可以是TaOy,其中0<x<2.5,x<y<2.5。
优选地,所述第二存储功能层的厚度为所述第一存储功能层的厚度的二十分之一到五分之一的范围内。
优选地,所述第二存储功能层的厚度大于或等于2纳米且小于或等于10纳米。
优选地,设置所述半导体层的厚度以使所述半导体层在用于形成双向二极管时被全耗尽。
优选地,所述半导体层的厚度大于或等于1纳米且小于或等于10纳米。
优选地,所述半导体层被掺杂,并通过控制所述半导体层的掺杂浓度以使所述双向半导体二极管的开启电压小于所述存储器的复位电压和置位电压。
优选地,所述半导体层为N型掺杂的硅薄膜层。
按照本发明又一实施例的双层结构电阻型存储器,其中,所述金属内电极与所述金属水平电极的材料相同。
按照本发明还一实施例的双层结构电阻型存储器,其中,所述介质层包括多层第一介质层和多层第二介质层,所述第一介质层和第二介质层依次交替堆叠,所述第二介质层被水平横向刻蚀,以形成介于第一介质层之间的水平沟槽。
优选地,所述后端结构为铜互连后端结构。
按照本发明又一方面,提供一种集成于集成电路的后端结构中的双层结构电阻型存储器的制备方法,其包括以下步骤:
提供已经在介质层中形成通孔的后端结构;
在所述通孔中形成第一存储功能层;
填充所述通孔形成垂直电极;
在所述介质层中构图形成基本平行于所述通孔的至少一个辅助垂直沟槽;
在所述辅助垂直沟槽的侧壁上水平横向构图刻蚀形成部分地暴露所述第一存储功能层的至少一个水平沟槽;
对暴露的所述第一存储功能层氧化以形成第二存储功能层;
在所述水平沟槽内依次沉积形成金属内电极、半导体层、金属水平电极;以及
构图垂直地部分刻蚀所述金属内电极、半导体层和金属水平电极形成隔离沟槽,以使不同水平沟槽内对应形成的存储单元之间电隔离;
其中,第一存储功能层用作氧供应层,第二存储功能层用作氧交换层,所述双层结构电阻型存储的存储介质层主要由第一存储功能层和第二存储功能层组成。
按照本发明一实施例的制备方法,其中,所述介质层具有多层第一介质层和多层第二介质层,所述第一介质层和第二介质层依次交替堆叠;
在刻蚀形成所述水平沟槽的步骤中,所述第二介质层被水平横向刻蚀,以形成介于第一介质层之间的水平沟槽。
优选地,在刻蚀形成所述水平沟槽的步骤中,使用湿法工艺刻蚀。
优选地,沉积形成第一存储功能层的步骤中,可以采用化学气相淀积、物理气相淀积或者原子层淀积方法沉积形成所述第一存储功能层。
优选地,所述氧化可以为炉管氧化、快速热退火、热氧化或者等离子氧化等方法。
优选地,沉积形成金属内电极的步骤中,采用化学气相淀积、等离子体增强化学气相淀积或者原子层淀积方法沉积形成所述金属内电极。
优选地,沉积形成半导体层的步骤中,采用化学气相淀积或者等离子体增强化学气相淀积方法沉积形成所述半导体层。
优选地,沉积形成金属水平电极的步骤中,采用化学气相淀积、等离子体增强化学气相淀积、原子层淀积或者电镀方法沉积形成所述金属水平电极。
按照本发明还一方面,提供一种双层结构电阻型存储器,其存储介质层主要由用作氧供应层的第一存储功能层和用作氧交换层的第二存储功能层组成,所述双层结构电阻型存储器集成于集成电路的后端结构中,该双层结构电阻型存储器具体包括:
形成于所述后端结构的通孔中的垂直电极;
位于所述垂直电极和用于形成所述通孔的介质层之间的存储介质层,所述存储介质层的第二存储功能层位于所述存储介质层的第一存储功能层与所述垂直电极之间并且通过对所述第一存储功能层氧化形成,所述介质层被部分地水平横向刻蚀以形成部分地暴露第一存储功能层的水平沟槽;以及
在所述水平沟槽中依次形成的金属内电极、半导体层、金属水平电极;
其中,所述金属内电极、半导体层和金属水平电极用于形成基于金属-半导体-金属结构的双向二极管。
按照本发明一实施例的双层结构电阻型存储器,其中,所述第二存储功能层的氧浓度或氧的迁移率分别比所述第一存储功能层的氧浓度或氧的迁移率高。
进一步地,所述第一存储功能层可以是钽氧化物、钛氧化物、锆氧化物、铪氧化物、锰氧化物、镁氧化物、镍氧化物、铜氧化物、钴氧化物、锌氧化物或者钨氧化物,或者是以上氧化物材料组合形成的复合层。
进一步地,所述第二存储功能层可以是钽氧化物、钛氧化物、锆氧化物、铪氧化物、锰氧化物或者镁氧化物,或者是以上氧化物材料组合形成的复合层。
优选地,第二存储功能层的氧浓度在厚度方向上呈现梯度变化或者渐变变化。。
优选地,所述第一存储功能层可以是TaOx,第二存储功能层可以是TaOy,其中,0<x<2.5,x<y<2.5。
优选地,所述第二存储功能层的厚度为所述第一存储功能层的厚度的二十分之一到五分之一的范围内。
优选地,所述第二存储功能层的厚度大于或等于2纳米且小于或等于10纳米。
优选地,设置所述半导体层的厚度以使所述半导体层在用于形成双向二极管时被全耗尽。
优选地,所述半导体层的厚度大于或等于1纳米且小于或等于10纳米。
优选地,所述半导体层被掺杂,并通过控制所述半导体层的掺杂浓度以使所述双向半导体二极管的开启电压小于所述存储器的复位电压和置位电压。
优选地,所述半导体层为N型掺杂的硅薄膜层。
按照本发明又一实施例的双层结构电阻型存储器,其中,所述金属内电极与所述金属水平电极的材料相同。
按照本发明还一实施例的双层结构电阻型存储器,其中,所述介质层包括多层第一介质层和多层第二介质层,所述第一介质层和第二介质层依次交替堆叠,所述第二介质层被水平横向刻蚀,以形成介于第一介质层之间的水平沟槽。
优选地,所述后端结构为铜互连后端结构。
按照本发明的再一方面,提供一种集成于集成电路的后端结构中的双层结构电阻型存储器的制备方法,其包括以下步骤:
提供已经在介质层中形成通孔的后端结构;
在所述通孔中形成第一存储功能层;
对暴露的所述第一存储功能层氧化以形成第二存储功能层;
填充所述通孔形成垂直电极;
在所述介质层中构图形成基本平行于所述通孔的至少一个辅助垂直沟槽;
在所述辅助垂直沟槽的侧壁上水平横向构图刻蚀形成部分地暴露所述第一存储功能层的至少一个水平沟槽;
在所述水平沟槽内依次沉积形成金属内电极、半导体层、金属水平电极;以及
构图垂直地部分刻蚀所述金属内电极、半导体层和金属水平电极形成隔离沟槽,以使不同水平沟槽内对应形成的存储单元之间电隔离;
其中,第一存储功能层用作氧供应层,第二存储功能层用作氧交换层,所述双层结构电阻型存储的存储介质层主要由第一存储功能层和第二存储功能层组成。
按照本发明一实施例的制备方法,其中,所述介质层具有多层第一介质层和多层第二介质层,所述第一介质层和第二介质层依次交替堆叠;
在刻蚀形成所述水平沟槽的步骤中,所述第二介质层被水平横向刻蚀,以形成介于第一介质层之间的水平沟槽。
优选地,在刻蚀形成所述水平沟槽的步骤中,使用湿法工艺刻蚀。
优选地,沉积形成第一存储功能层的步骤中,采用化学气相淀积、物理气相淀积或者原子层淀积方法沉积形成所述第一存储功能层。
优选地,所述氧化可以为炉管氧化、快速热退火、热氧化或者等离子氧化等方法。
优选地,沉积形成金属内电极的步骤中,采用化学气相淀积、等离子体增强化学气相淀积或者原子层淀积方法沉积形成所述金属内电极。
优选地,沉积形成半导体层的步骤中,采用化学气相淀积或者等离子体增强化学气相淀积方法沉积形成所述半导体层。
优选地,沉积形成金属水平电极的步骤中,采用化学气相淀积、等离子体增强化学气相淀积、原子层淀积或者电镀方法沉积形成所述金属水平电极。
按照本发明的还又一方面,提供一种双层结构电阻型存储器,其存储介质层主要由用作氧供应层的第一存储功能层和用作氧交换层的第二存储功能层组成,所述双层结构电阻型存储器集成于集成电路的后端结构中,该双层结构电阻型存储器具体包括:
形成于所述后端结构的通孔中的金属垂直电极;
位于所述垂直电极和用于形成所述通孔的介质层之间的半导体层,所述介质层被部分地水平横向刻蚀以形成部分地暴露所述半导体层的水平沟槽;以及
在所述水平沟槽中依次形成的金属内电极、所述存储介质层、水平电极;
其中,所述存储介质层的第二存储功能层通过对所述存储介质层的第一存储功能层氧化而形成,所述金属内电极、半导体层和金属垂直电极用于形成基于金属-半导体-金属结构的双向二极管。
按照本发明的再又一方面,提供一种集成于集成电路的后端结构中的双层结构电阻型存储器的制备方法,其包括以下步骤:
提供已经在介质层中形成通孔的后端结构;
在所述通孔中沉积形成半导体层;
填充所述通孔形成金属垂直电极;
在所述介质层中构图形成基本平行于所述通孔的至少一个辅助垂直沟槽;
在所述辅助垂直沟槽的侧壁上水平横向构图刻蚀形成部分地暴露所述半导体层的至少一个水平沟槽;
在所述水平沟槽内依次沉积形成金属内电极、第一存储功能层;
对暴露的所述第一存储功能层氧化以形成第二存储功能层;
在所述水平沟槽内沉积形成水平电极;以及
构图垂直地部分刻蚀所述金属内电极、第一存储功能层、第二存储功能层和水平电极形成隔离沟槽,以使不同水平沟槽内对应形成的存储单元之间电隔离;
第一存储功能层用作氧供应层,第二存储功能层用作氧交换层,所述双层结构电阻型存储的存储介质层主要由第一存储功能层和第二存储功能层组成。
本发明的技术效果是,(一)将双层结构电阻型存储器集成于后端结构中,真正实现了三维的堆叠排列,大大提高了电阻型存储器的集成密度;(二)三维的堆叠排列的存储单元阵列可以通过以上描述的一次工艺流程完成,制备过程简单,制备成本低;(三)每个存储单元中嵌入地形成了具有选通功能的双向二极管,并且用作选通管时具有较大电流驱动能力,因此,可以有效提高存储密度;(四)双层结构的存储功能层有效地提高了器件的可靠性;(五)双向二极管能够使该3D结构的电阻型存储器适用于双极性的电阻型存储器;(六)嵌入的双向二极管可以有效降低电阻型存储器的漏电流,降低电阻型存储器的功耗。
附图说明
从结合附图的以下详细说明中,将会使本发明的上述和其它目的及优点更加完全清楚,其中,相同或相似的要素采用相同的标号表示。
图1是现有技术的一种3D结构的不挥发存储器的结构示意图;
图2至图9示意制备图10所示实施例的双层结构电阻型存储器过程中的结构变化示意图;
图10是按照本发明一实施例提供的集成于集成电路的后端结构中的双层结构电阻型存储器结构示意图;
图11至图19示意制备图20所示实施例的双层结构电阻型存储器过程中的结构变化示意图;
图20是按照本发明又一实施例提供的集成于集成电路的后端结构中的双层结构电阻型存储器结构示意图;
图21是按照本发明还一实施例提供的集成于集成电路的后端结构中的双层结构电阻型存储器结构示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些,旨在提供对本发明的基本了解。并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。
在附图中,为了清楚放大了层和区域的厚度,但作为示意图不应该被认为严格反映了几何尺寸的比例关系。并且,附图中的结构图是本发明的相对理想化实施例的示意图,薄膜沉积、干法刻蚀得到的曲线通常具有弯曲或圆润的特点,但在本发明实施例图示中均以矩形表示。因此,图中的区域形状表示是示意性的,但这不应该被认为限制本发明的范围,应当理解到,本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状。
在本文中,“金属”电极并不限于单一金属层或者单一金属材料形成的电极,其“金属”主要是指其金属特性,其并不限定其结构或者金属材料的种类,例如,其可以为单层金属层或复合金属层形成的电极,也可以是多种金属材料组合形成的复合电极,还可以是对包含各种元素掺杂的金属形成的电极。“双层结构”是指存储介质层的结构特征,在本文中,存储介质层主要由第一存储功能层和第二存储功能层两层材料组成。
在附图中,垂直于半导体衬底表面的方向定义为y轴方向,也即与后端结构中通孔或沟槽的深度方向平行的方向,平行于半导体衬底表面的方向定义为x轴方向,但是,这不是限定性的,只是用于相对的描述和澄清。
图10所示为按照本发明一实施例提供的集成于集成电路的后端结构中的双层结构电阻型存储器结构示意图。图2-图9示意制备图10所示实施例的双层结构电阻型存储器过程中的结构变化示意图。在图2至图10所示实施例中,以双层结构电阻型存储器集成于铜互连后端结构为例仅说明,但是,这不是限制性的,其同样地可以集成于其他类型的后端结构中(例如铝互连后端结构中)以形成本发明其他实施例的双层结构电阻型存储器。以下结合图2-图10详细说明本发明的双层结构电阻型存储器的制备方法过程,并进一步说明图10所示双层结构电阻型存储器结构。
首先,形成用于形成通孔的介质层。如图2所示实施例,在集成电路的前端工艺以及引出MOS管100的钨栓塞完成以后,在其上面依次沉积介质层201a、202a、201b、202b和201c,其中,介质层201a、201b、201c与介质层202a、202b为两种不同类型的介质材料,其在一定的刻蚀条件下,对这两种介质材料具有不同的刻蚀选择比,这样方便在其后的步骤中刻蚀其中一种介质材料。具体地,介质层201a、201b、201c可以为SiO2,介质层202b、202a为Si3N4,两种介质材料形成的介质层交替堆叠,其具体层数根据欲形成的双层结构电阻型存储器的密度来设定,层数越多,其中一个通孔或沟槽对应形成的堆叠的双层结构电阻型存储器单元越多。因此,介质层的材料、复合层的层数等不受不本发明实施例限制。
进一步,在该介质层中刻蚀形成一个或多个通孔,并且在通孔中沉积形成第一存储功能层,填充所述通孔形成垂直电极。该步骤可以使用铜互连后端结构中常用的形成通孔结构或沟槽结构的工艺来完成。如图3所示,第一存储功能层230形成于通孔中,垂直电极220也形成在通孔中,从而形成该双层结构电阻型存储器的垂直电极。第一存储功能层230又叫氧供应层,是一层处于缺氧状态的金属氧化物,可以是钽氧化物、钛氧化物、锆氧化物、铪氧化物、锰氧化物、镁氧化物、镍氧化物、铜氧化物、钴氧化物、锌氧化物、钨氧化物,或者是以上氧化物材料组合形成的复合层;第一存储功能层230可以通过物理气相淀积(PVD)、化学气相淀积(CVD)或者原子层淀积(ALD)等方法形成;第一存储功能层230的厚度范围可以为30nm至60nm(例如,40nm)。垂直电极220可以为金属导电材料,可以是W、Ni、Al、Ti、Ta、TiN、TiW、TaN、Ir、Ru或者Pd等金属材料,或者是以上金属材料组合形成的复合层;其一般可以通过物理气相淀积(PVD)、化学气相淀积(CVD)或者电镀等方法制备形成。
在一实例中,第一存储功能层230和垂直电极220之间还可以设置扩散阻挡层,其至少可以防止垂直电极220的金属向介质层中扩散。
进一步,如图4所示,对介质层201c、202b、201b、202a、201a构图刻蚀,在其中形成一个或多个辅助刻蚀沟槽241。辅助刻蚀沟槽241基本平行于通孔,其一般地位于相应的垂直沟槽或者通孔旁边。具体地,可以采用干法刻蚀形成,常用干法刻蚀气体可以为CF4或者CHF3等。辅助刻蚀沟槽241的侧壁暴露被介质层201覆盖的至少一层或多层介质层202,在图示实例中,辅助刻蚀沟槽241的侧壁暴露了部分介质层202b、202a。辅助刻蚀沟槽241的宽度方向为x方向,其长度方向为垂直于如图所示x方向和y方向的方向,其长度方向也基本地定义了其后形成的水平电极的长度方向。
进一步,如图5所示,在辅助垂直沟槽241的侧壁上水平横向构图刻蚀形成部分地暴露第一存储功能层230的至少一个水平沟槽242。在该实施例中,优选地采用湿法工艺完成,例如,使用热磷酸溶液刻蚀暴露的介质层202b、202a,直至第一存储功能层230被暴露。在该步骤中,可以同时形成多个水平沟槽242,并且,水平沟槽242的个数可以根据介质层的层数设计而变化,在如图5所示实施例中,一个通孔旁边可以对应形成4个水平沟槽242。
进一步,如图6所示,对暴露部分的第一存储功能层230氧化以形成第二存储功能层240。具体地,氧化工艺可以为炉管氧化、快速热退火、热氧化、等离子氧化等工艺方法,由第一存储功能层230和第二存储功能层240共同组成的存储功能层具有阻变转换特性,其可以在电信号偏置作用下进行Set和Reset操作过程,对应机理为第一存储功能层230在阻变转换过程中为第二存储功能层240提供氧空位或者氧离子;第二存储功能层240又叫氧交换层,可以和第一存储功能层230材料相同,其可以是钽氧化物、钛氧化物、锆氧化物、铪氧化物、锰氧化物或镁氧化物,或者是以上氧化物材料组合形成的复合层;第二存储功能层240的氧浓度或者氧的迁移率比第一存储功能层230的高,例如,第一存储功能层230可以是TaOx,第二金存储功能层240可以是TaOy,其中0<x<2.5,x<y<2.5;第二存储功能层240的氧浓度可以在厚度方向上呈现渐变或者梯度变化;第二存储功能层240的厚度范围可以为2nm至10nm(例如,4nm),优选地,第二存储功能层240的厚度大概为第一存储功能层230的厚度的二十分之一到五分之一范围内,例如十分之一。
进一步,如图7所示,在水平沟槽242内沉积形成金属内电极250,具体地,金属内电极250可以采用化学气相淀积(CVD)、原子层淀积或电镀等方法淀积形成,金属内电极250部分填充水平沟槽242并与第二存储功能层240直接接触,此时金属内电极250可以与第二存储功能层240形成良好接触;金属内电极250的材料可以是Ir、Ru或者Pd等金属,其厚度范围在10纳米到50纳米之间(例如,30nm)。
进一步,如图8所示,在水平沟槽242内沉积半导体层260,半导体层260覆盖金属内电极250上,二者之间接触可以形成肖特基结。具体地,半导体层260通过化学气相淀积(CVD)或者等离子体增强化学气相淀积(PECVD)等方法在金属内电极250表面淀积形成;在该实例中,半导体层260为n型半导体,其不但能与金属内电极250之间形成肖特基结,其还可以与其后形成的与其直接接触的金属水平电极270接触形成肖特基结,从而金属内电极250、半导体层260、金属水平电极270形成双向二极管。优选地,半导体层260可通过掺杂N、P、As或者Sb的硅实现,为确保该半导体层260能够全耗尽,将其厚度范围控制在1纳米到10纳米之间(例如6nm)。并且,通过控制半导体层260中掺杂浓度,可以调控其所形成的双向二极管的开启电压,以保证其开启电压小于存储器的Set(复位)电压和Reset(置位)电压(在二极管选通的情况下,可以成功实现Set/Reset操作)。
进一步,如图9所示,沉积金属水平电极270,金属水平电极270可以通过化学气相淀积(CVD)、原子层淀积或电镀等方法淀积形成,其可以填充水平沟槽242,并且有时候还可以填充辅助垂直沟槽241。金属水平电极270覆盖地接触半导体层260,二者之间可以形成肖特基。金属水平电极270的材料具体地可以为Ta、TaN、Ti、TiN、Ru、W或者Ir等金属材料。
进一步,如图10所示,构图垂直地部分刻蚀金属内电极250、半导体层260和金属水平电极270形成隔离沟槽243,这样,通过垂直的隔离沟槽243,可以实现在x方向和y方向上相邻的水平沟槽所对应的存储单元之间的电隔离,也即实现了不同水平沟槽内的金属水平电极270之间电隔离、不同水平沟槽内的半导体层260之间电隔离、不同水平沟槽内的金属内电极250之间电隔离。通过设置隔离沟槽243宽度和深度,使在刻蚀介质层的同时,部分刻蚀金属内电极250、半导体层260和金属水平电极270,从而不同隔离沟槽内的相应薄膜层被切断,实现了电隔离。
至此,包含多个存储单元的集成在后端结构中的双层结构电阻型存储器基本制备完成。
继续参阅图10,其提供了其中一个存储单元的放大结构图,并提供了该存储单元的等效电路图。在该存储单元中,金属内电极250、半导体层260和金属水平电极270之间形成金属-半导体-金属结构,其能够形成一个双向二极管,其垂直电极220、第一存储功能层230、第二存储功能层240、金属内电极250、半导体层260和金属水平电极270之间构成一个存储单元,双向二极管可用于实现选通功能,第一存储功能层230和第二存储功能层240用于实现信息存储。需要理解的是,通过以上制备方法过程,可以在一个通孔上同时对应形成多个存储单元,并且可以同时在多个按行和列排列的通孔阵列中同时对每个通孔对应形成多个存储单元,因此,真正实现了三维的堆叠排列,大大提高了电阻型存储器的集成密度,也即提高了其存储密度。另外,以上三维的堆叠排列的存储单元阵列可以通过以上描述的一次工艺流程完成(不需要按层重复实施制备工艺流程来实现三维堆叠),制备成本低。
并且,由于双向二极管的双向电压开启特性可避免未选中单元的误写操作,减小漏电流,并适用于双极性的电阻型存储器。
继续参阅图10,金属内电极250与金属水平电极270可以采用相同的金属材料,这样,其所形成的双向二极管在两个方向的开启电压基本相同,也即具有对称的开启电压。隔离沟槽243中继续地也可以填充介质层,以准备进行铜互连后端结构的其他制备工艺过程。
图20所示为按照本发明又一实施例提供的集成于集成电路的后端结构中的双层结构电阻型存储器结构示意图。图11-图19示意制备图20所示实施例的双层结构电阻型存储器过程中的结构变化示意图。在图11至图20所示实施例中,第二存储功能层位于垂直电极和第一存储功能层之间、而不是位于金属内电极和第一存储功能层之间(如图10所示实施例)。以下结合11至图20详细说明本发明的双层结构电阻型存储器的制备方法过程,并进一步说明图20所示双层结构电阻型存储器结构。
首先,形成用于形成通孔的介质层。如图11所示实施例,在集成电路的前端工艺以及引出MOS管100的钨栓塞完成以后,在其上面依次沉积介质层201a、202a、201b、202b和201c,其中,介质层201a、201b、201c与介质层202a、202b为两种不同类型的介质材料,其在一定的刻蚀条件下,对这两种介质材料具有不同的刻蚀选择比,这样方便在其后的步骤中(形成水平沟槽的步骤)刻蚀其中一种介质材料。具体地,介质层201a、201b、201c可以为SiO2,介质层202b、202a为Si3N4,两种介质材料形成的介质层交替堆叠,其具体层数根据欲形成的双层结构电阻型存储器的密度来设定,层数越多,其中一个通孔或沟槽对应形成的堆叠的双层结构电阻型存储器单元越多。因此,介质层的材料、复合层的层数等不受不本发明实施例限制。
进一步,如图12所示,在该介质层中刻蚀形成一个或多个通孔,并且在通孔中沉积形成第一存储功能层330。第一存储功能层330又叫氧供应层,是一层处于缺氧状态的金属氧化物,可以是钽氧化物、钛氧化物、锆氧化物、铪氧化物、锰氧化物、镁氧化物、镍氧化物、铜氧化物、钴氧化物、锌氧化物、钨氧化物或者是以上氧化物材料组合形成的复合层;具体地,第一存储功能层330可以通过物理气相淀积(PVD)、化学气相淀积(CVD)或者原子层淀积等薄膜沉积工艺形成;第一存储功能层330的厚度范围可以为30nm至60nm(例如,40nm)。存储功能层330的具体材料选择、制备工艺、厚度等等不受本发明实施例限制。
进一步,如图13所示,对暴露的所述第一存储功能层330氧化以形成第二存储功能层340。具体地,氧化工艺可以为氧化为炉管氧化、快速热退火、热氧化、等离子氧化等工艺方法,由第一存储功能层330和第二存储功能层340共同组成的存储功能层具有阻变转换特性,其可以在电信号偏置作用下进行Set和Reset操作过程,对应机理为第一存储功能层330在阻变转换过程中为第二存储功能层340提供氧空位或者氧离子;第二存储功能层340又叫氧交换层,可以和第一存储功能层330材料相同,至少可以为钽氧化物、钛氧化物、锆氧化物、铪氧化物、锰氧化物或者镁氧化物,或者是以上氧化物材料组合形成的复合层;第二存储功能层340的氧浓度或者氧的迁移率比第一存储功能层330的高,例如,第一存储功能层330可以是TaOx,第二金存储功能层340可以是TaOy,其中0<x<2.5,x<y<2.5;第二存储功能层340的氧浓度可以在沉积方向上呈现渐变或者梯度变化;第二存储功能层340的厚度范围可以为2nm至10nm(例如,4nm),优选地,第二存储功能层340的厚度大概为第一存储功能层330的厚度的二十分之一到五分之一范围内,例如十分之一。
进一步,如图14所示,填充所述通孔形成垂直电极220。第二存储功能层340位于垂直电极220和第一存储功能层330之间。垂直电极220可以为金属导电材料,可以是Ir、Ru或者Pd等金属材料,或者是以上金属材料组合形成的复合层;其一般可以通过物理气相淀积(PVD)、化学气相淀积(CVD)或者电镀等方法制备形成。
进一步,如图15所示,对介质层201c、202b、201b、202a、201a构图刻蚀,在其中形成一个或多个辅助刻蚀沟槽241。辅助刻蚀沟槽241基本平行于通孔,其一般地位于相应的垂直沟槽或者通孔旁边。具体地,可以采用干法刻蚀形成,常用干法刻蚀气体可以为CF4或者CHF3等。辅助刻蚀沟槽241的侧壁暴露被介质层201覆盖的至少一层或多层介质层202,在图示实例中,辅助刻蚀沟槽241的侧壁暴露了部分介质层202b、202a。辅助刻蚀沟槽241的宽度方向为x方向,其长度方向为垂直于如图所示x方向和y方向的方向,其长度方向也基本地定义了其后形成的水平电极的长度方向。
进一步,如图16所示,在辅助垂直沟槽241的侧壁上水平横向构图刻蚀形成部分地第一存储功能层330的至少一个水平沟槽242。在该实施例中,优选地采用湿法工艺完成,例如,使用热磷酸溶液刻蚀暴露的介质层202b、202a,直至第一存储功能层330被暴露。在该步骤中,可以同时形成多个水平沟槽242,并且,水平沟槽242的个数可以根据介质层的层数设计而变化,在如图16所示实施例中,一个通孔旁边可以对应形成4个水平沟槽242。
进一步,如图17所示,在水平沟槽242内沉积形成金属内电极250,具体地,金属内电极250可以采用化学气相淀积(CVD)、原子层淀积或电镀等方法淀积形成,金属内电极250部分填充水平沟槽242并与第一存储功能层330直接接触,此时金属内电极250可以与第一存储功能层330形成良好接触;金属内电极250的材料可以是W、Ni、Al、Ti、Ta、TiN、TiW、TaN、Ir、Ru或者Pd等金属,其厚度范围在10纳米到50纳米之间(例如,30nm)。
进一步,如图18所示,在水平沟槽242内沉积半导体层260,半导体层260覆盖金属内电极250上,二者之间接触可以形成肖特基结。具体地,半导体层260通过化学气相淀积(CVD)或者等离子体增强化学气相淀积(PECVD)等方法在金属内电极250表面淀积形成;在该实例中,半导体层260为n型半导体,其不但能与金属内电极250之间形成肖特基结,其还可以与其后形成的与其直接接触的金属水平电极270接触形成肖特基结,从而金属内电极250、半导体层260、金属水平电极270形成双向二极管。优选地,半导体层260可通过掺杂N、P、As或者Sb的硅实现,为确保该半导体层260能够全耗尽,将其厚度范围控制在1纳米到10纳米之间(例如6nm)。并且,通过控制半导体层260中掺杂元素的含量,可以调控其所形成的双向二极管的开启电压。
进一步,如图19所示,沉积金属水平电极270,金属水平电极270可以通过化学气相淀积(CVD)、原子层淀积或电镀等方法淀积形成,其可以填充水平沟槽242,并且有时候还可以填充辅助垂直沟槽241。金属水平电极270覆盖地接触半导体层260,二者之间可以形成肖特基。金属水平电极270的材料具体地可以为Ta、TaN、Ti、TiN、Ru、W或者Ir等金属材料。
进一步,如图20所示,构图垂直地部分刻蚀金属内电极250、半导体层260和金属水平电极270形成隔离沟槽243,这样,通过垂直的隔离沟槽243,可以实现在x方向和y方向上相邻的水平沟槽所对应的存储单元之间的电隔离,也即实现了不同水平沟槽内的金属水平电极270之间电隔离、不同水平沟槽内的半导体层260之间电隔离、不同水平沟槽内的金属内电极250之间电隔离。通过设置隔离沟槽243宽度和深度,使在刻蚀介质层的同时,部分刻蚀金属内电极250、半导体层260和金属水平电极270,从而不同隔离沟槽内的相应薄膜层被切断,实现了电隔离。
至此,包含多个存储单元的集成在后端结构中的双层结构电阻型存储器基本制备完成。
继续参阅图20,该实施例的双层结构电阻型存储器与图10所示实施例的双层电阻型存储的基本结构类似,主要差异在于第二存储功能层的位置,因此,图20所示实施例的双层结构电阻型存储器具有与如上所述图10所示实施例的双层结构电阻型存储器基本相同的优点。
图21所示为按照本还一实施例提供的集成于集成电路的后端结构中的双层结构电阻型存储器结构示意图。相比于图20所示实施例,其主要差别在于调换了存储功能层与半导体层的位置。因此,在图21所示实施例中,垂直电极220选择为金属垂直电极,垂直电极220与半导体层460、金属内电极250形成类似原理和功能的基于金属-半导体-金属结构的双向二极管,其存储功能层形成于金属内电极250和金属水平电极270之间,其中第二存储功能层440通过对第一存储功能层430氧化形成。
对于图21所示实施例的制备方法过程,相对于图20所示实施例的制备方法过程,其主要差异在于,调换“沉积半导体层”和“沉积形成存储功能层”的顺序;因此,在图21所示实施例的制备方法过程中,包括以下步骤:
提供已经在介质层中形成通孔的后端结构;
在通孔中沉积形成半导体层460;
填充通孔形成金属垂直电极220;
在所述介质层中构图形成基本平行于通孔的至少一个辅助垂直沟槽241;
在辅助垂直沟槽241的侧壁上水平横向构图刻蚀形成部分地暴露半导体层460的至少一个水平沟槽242;
在水平沟槽242内依次沉积形成金属内电极250、第一存储功能层430;
对暴露的第一存储功能层430氧化以形成第二存储功能层440;
在水平沟槽242内沉积形成水平电极270;以及
构图垂直地部分刻蚀所述金属内电极250、第一存储功能层430、第二存储功能层440和水平电极270形成隔离沟槽,以使不同水平沟槽内对应形成的存储单元之间电隔离。
以上例子主要说明了本发明各种双层结构电阻型存储器及其制备方法。尽管只对其中一些本发明的实施方式进行了描述,但是本领域普通技术人员应当了解,本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此,所展示的例子与实施方式被视为示意性的而非限制性的,在不脱离如所附各权利要求所定义的本发明精神及范围的情况下,本发明可能涵盖各种的修改与替换。
Claims (46)
1.一种双层结构电阻型存储器,其存储介质层由用作氧供应层的第一存储功能层和用作氧交换层的第二存储功能层组成,其特征在于,所述双层结构电阻型存储器集成于集成电路的后端结构中,其包括:
形成于所述后端结构的通孔中的垂直电极;
位于所述垂直电极和用于形成所述通孔的介质层之间的第一存储功能层,所述介质层被部分地水平横向刻蚀以形成部分地暴露所述第一存储功能层的水平沟槽;
通过对暴露的所述第一存储功能层氧化形成的第二存储功能层;以及
在所述水平沟槽中依次形成的金属内电极、半导体层、金属水平电极;
其中,所述金属内电极、半导体层和金属水平电极用于形成基于金属-半导体-金属结构的双向二极管。
2.如权利要求1所述的双层结构电阻型存储器,其特征在于,所述第二存储功能层的氧浓度或氧的迁移率分别比所述第一存储功能层的氧浓度或氧的迁移率高。
3.如权利要求1或2所述的双层结构电阻型存储器,其特征在于,所述第一存储功能层是钽氧化物、钛氧化物、锆氧化物、铪氧化物、锰氧化物、镁氧化物、镍氧化物、铜氧化物、钴氧化物、锌氧化物或钨氧化物,或者是以上氧化物材料组合形成的复合层。
4.如权利要求1或2所述的双层结构电阻型存储器,其特征在于,所述第二存储功能层是钽氧化物、钛氧化物、锆氧化物、铪氧化物、锰氧化物或者镁氧化物,或者是以上氧化物材料组合形成的复合层。
5.如权利要求1或2所述的双层结构电阻型存储器,其特征在于,所述第二存储功能层的氧浓度在厚度方向上呈现梯度变化或者渐变变化。
6.如权利要求1或2所述的双层结构电阻型存储器,其特征在于,所述第一存储功能层是TaOx,第二存储功能层是TaOy,其中,0<x<2.5,x<y<2.5。
7.如权利要求1或2所述的双层结构电阻型存储器,其特征在于,所述第二存储功能层的厚度为所述第一存储功能层的厚度的二十分之一到五分之一的范围内。
8.如权利要求1所述的双层结构电阻型存储器,其特征在于,设置所述半导体层的厚度以使所述半导体层在用于形成双向二极管时被全耗尽。
9.如权利要求8所述的双层结构电阻型存储器,其特征在于,所述半导体层的厚度大于或等于1纳米且小于或等于10纳米。
10.如权利要求1或8所述的双层结构电阻型存储器,其特征在于,所述半导体层被掺杂,并通过控制所述半导体层的掺杂浓度以使所述双向半导体二极管的开启电压小于所述存储器的复位电压和置位电压。
11.如权利要求10所述的双层结构电阻型存储器,其特征在于,所述半导体层为N型掺杂的硅薄膜层。
12.如权利要求1或8所述的双层结构电阻型存储器,其特征在于,所述金属内电极与所述金属水平电极的材料相同。
13.如权利要求1所述的双层结构电阻型存储器,其特征在于,所述介质层包括多层第一介质层和多层第二介质层,所述第一介质层和第二介质层依次交替堆叠,所述第二介质层被水平横向刻蚀,以形成介于第一介质层之间的水平沟槽。
14.如权利要求1所述的双层结构电阻型存储器,其特征在于,所述后端结构为铜互连后端结构。
15.一种集成于集成电路的后端结构中的双层结构电阻型存储器的制备方法,其特征在于,包括以下步骤:
提供已经在介质层中形成通孔的后端结构;
在所述通孔中形成第一存储功能层;
填充所述通孔形成垂直电极;
在所述介质层中构图形成基本平行于所述通孔的至少一个辅助垂直沟槽;
在所述辅助垂直沟槽的侧壁上水平横向构图刻蚀形成部分地暴露所述第一存储功能层的至少一个水平沟槽;
对暴露的所述第一存储功能层氧化以形成第二存储功能层;
在所述水平沟槽内依次沉积形成金属内电极、半导体层、金属水平电极;以及
构图垂直地部分刻蚀所述金属内电极、半导体层和金属水平电极形成隔离沟槽,以使不同水平沟槽内对应形成的存储单元之间电隔离;
其中,第一存储功能层用作氧供应层,第二存储功能层用作氧交换层,所述双层结构电阻型存储的存储介质层主要由第一存储功能层和第二存储功能层组成。
16.如权利要求15所示的制备方法,其特征在于,所述介质层具有多层第一介质层和多层第二介质层,所述第一介质层和第二介质层依次交替堆叠;
在刻蚀形成所述水平沟槽的步骤中,所述第二介质层被水平横向刻蚀,以形成介于第一介质层之间的水平沟槽。
17.如权利要求16所示的制备方法,其特征在于,在刻蚀形成所述水平沟槽的步骤中,使用湿法工艺刻蚀。
18.如权利要求15所示的制备方法,其特征在于,沉积形成第一存储功能层的步骤中,采用化学气相淀积、物理气相淀积或者原子层淀积方法沉积形成所述第一存储功能层。
19.如权利要求15所示的制备方法,其特征在于,所述氧化为炉管氧化、快速热退火、热氧化或者等离子氧化。
20.如权利要求15所示的制备方法,其特征在于,沉积形成金属内电极的步骤中,采用化学气相淀积、等离子体增强化学气相淀积或者原子层淀积方法沉积形成所述金属内电极。
21.如权利要求15所示的制备方法,其特征在于,沉积形成半导体层的步骤中,采用化学气相淀积或者等离子体增强化学气相淀积方法沉积形成所述半导体层。
22.如权利要求15所示的制备方法,其特征在于,沉积形成金属水平电极的步骤中,采用化学气相淀积、等离子体增强化学气相淀积、原子层淀积或者电镀方法沉积形成所述金属水平电极。
23.一种双层结构电阻型存储器,其存储介质层主要由用作氧供应层的第一存储功能层和用作氧交换层的第二存储功能层组成,其特征在于,所述双层结构电阻型存储器集成于集成电路的后端结构中,其包括:
形成于所述后端结构的通孔中的垂直电极;
位于所述垂直电极和用于形成所述通孔的介质层之间的存储介质层,所述存储介质层的第二存储功能层位于所述存储介质层的第一存储功能层与所述垂直电极之间并且通过对所述第一存储功能层氧化形成,所述介质层被部分地水平横向刻蚀以形成部分地暴露第一存储功能层的水平沟槽;以及
在所述水平沟槽中依次形成的金属内电极、半导体层、金属水平电极;
其中,所述金属内电极、半导体层和金属水平电极用于形成基于金属-半导体-金属结构的双向二极管。
24.如权利要求23所述的双层结构电阻型存储器,其特征在于,所述第二存储功能层的氧浓度或氧的迁移率分别比所述第一存储功能层的氧浓度或氧的迁移率高。
25.如权利要求23或24所述的双层结构电阻型存储器,其特征在于,所述所述第一存储功能层是钽氧化物、钛氧化物、锆氧化物、铪氧化物、锰氧化物、镁氧化物、镍氧化物、铜氧化物、钴氧化物、锌氧化物或者钨氧化物,或者是以上氧化物材料组合形成的复合层。
26.如权利要求23或24所述的双层结构电阻型存储器,其特征在于,所述第二存储功能层是钽氧化物、钛氧化物、锆氧化物、铪氧化物、锰氧化物或者镁氧化物,或者是以上氧化物材料组合形成的复合层。
27.如权利要求23或24所述的双层结构电阻型存储器,其特征在于,所述第二存储功能层的氧浓度在厚度方向上呈现梯度变化或者渐变变化。
28.如权利要求23或24所述的双层结构电阻型存储器,其特征在于,所述第一存储功能层是TaOx,第二存储功能层可以是TaOy,其中,0<x<2.5,x<y<2.5。
29.如权利要求23或24所述的双层结构电阻型存储器,其特征在于,所述第二存储功能层的厚度为所述第一存储功能层的厚度的二十分之一到五分之一的范围内。
30.如权利要求23所述的双层结构电阻型存储器,其特征在于,设置所述半导体层的厚度以使所述半导体层在用于形成双向二极管时被全耗尽。
31.如权利要求30所述的双层结构电阻型存储器,其特征在于,所述半导体层的厚度大于或等于1纳米且小于或等于10纳米。
32.如权利要求23或30所述的双层结构电阻型存储器,其特征在于,所述半导体层被掺杂,并通过控制所述半导体层的掺杂浓度以使所述双向半导体二极管的开启电压小于所述存储器的复位电压和置位电压。
33.如权利要求32所述的双层结构电阻型存储器,其特征在于,所述半导体层为N型掺杂的硅薄膜层。
34.如权利要求23或30所述的双层结构电阻型存储器,其特征在于,所述金属内电极与所述金属水平电极的材料相同。
35.如权利要求23所述的双层结构电阻型存储器,其特征在于,所述介质层包括多层第一介质层和多层第二介质层,所述第一介质层和第二介质层依次交替堆叠,所述第二介质层被水平横向刻蚀,以形成介于第一介质层之间的水平沟槽。
36.如权利要求23所述的双层结构电阻型存储器,其特征在于,所述后端结构为铜互连后端结构。
37.一种集成于集成电路的后端结构中的双层结构电阻型存储器的制备方法,其特征在于,包括以下步骤:
提供已经在介质层中形成通孔的后端结构;
在所述通孔中形成第一存储功能层;
对暴露的所述第一存储功能层氧化以形成第二存储功能层;
填充所述通孔形成垂直电极;
在所述介质层中构图形成基本平行于所述通孔的至少一个辅助垂直沟槽;
在所述辅助垂直沟槽的侧壁上水平横向构图刻蚀形成部分地暴露所述第一存储功能层的至少一个水平沟槽;
在所述水平沟槽内依次沉积形成金属内电极、半导体层、金属水平电极;以及
构图垂直地部分刻蚀所述金属内电极、半导体层和金属水平电极形成隔离沟槽,以使不同水平沟槽内对应形成的存储单元之间电隔离;
其中,第一存储功能层用作氧供应层,第二存储功能层用作氧交换层,所述双层结构电阻型存储的存储介质层主要由第一存储功能层和第二存储功能层组成。
38.如权利要求37所示的制备方法,其特征在于,所述介质层具有多层第一介质层和多层第二介质层,所述第一介质层和第二介质层依次交替堆叠;
在刻蚀形成所述水平沟槽的步骤中,所述第二介质层被水平横向刻蚀,以形成介于第一介质层之间的水平沟槽。
39.如权利要求38所示的制备方法,其特征在于,在刻蚀形成所述水平沟槽的步骤中,使用湿法工艺刻蚀。
40.如权利要求37所示的制备方法,其特征在于,沉积形成第一存储功能层的步骤中,采用化学气相淀积、物理气相淀积或者原子层淀积方法沉积形成所述第一存储功能层。
41.如权利要求37所示的制备方法,其特征在于,所述氧化为炉管氧化、快速热退火、热氧化或者等离子氧化。
42.如权利要求37所示的制备方法,其特征在于,沉积形成金属内电极的步骤中,采用化学气相淀积、等离子体增强化学气相淀积或者原子层淀积方法沉积形成所述金属内电极。
43.如权利要求37所示的制备方法,其特征在于,沉积形成半导体层的步骤中,采用化学气相淀积或者等离子体增强化学气相淀积方法沉积形成所述半导体层。
44.如权利要求37所示的制备方法,其特征在于,沉积形成金属水平电极的步骤中,采用化学气相淀积、等离子体增强化学气相淀积、原子层淀积或者电镀方法沉积形成所述金属水平电极。
45.一种双层结构电阻型存储器,其存储介质层主要由用作氧供应层的第一存储功能层和用作氧交换层的第二存储功能层组成,其特征在于,所述双层结构电阻型存储器集成于集成电路的后端结构中,其包括:
形成于所述后端结构的通孔中的金属垂直电极;
位于所述垂直电极和用于形成所述通孔的介质层之间的半导体层,所述介质层被部分地水平横向刻蚀以形成部分地暴露所述半导体层的水平沟槽;以及
在所述水平沟槽中依次形成的金属内电极、所述存储介质层、水平电极;
其中,所述存储介质层的第二存储功能层通过对所述存储介质层的第一存储功能层氧化而形成,所述金属内电极、半导体层和金属垂直电极用于形成基于金属-半导体-金属结构的双向二极管。
46.一种集成于集成电路的后端结构中的双层结构电阻型存储器的制备方法,其特征在于,包括以下步骤:
提供已经在介质层中形成通孔的后端结构;
在所述通孔中沉积形成半导体层;
填充所述通孔形成金属垂直电极;
在所述介质层中构图形成基本平行于所述通孔的至少一个辅助垂直沟槽;
在所述辅助垂直沟槽的侧壁上水平横向构图刻蚀形成部分地暴露所述半导体层的至少一个水平沟槽;
在所述水平沟槽内依次沉积形成金属内电极、第一存储功能层;
对暴露的所述第一存储功能层氧化以形成第二存储功能层;
在所述水平沟槽内沉积形成水平电极;以及
构图垂直地部分刻蚀所述金属内电极、第一存储功能层、第二存储功能层和水平电极形成隔离沟槽,以使不同水平沟槽内对应形成的存储单元之间电隔离;
第一存储功能层用作氧供应层,第二存储功能层用作氧交换层,所述双层结构电阻型存储的存储介质层主要由第一存储功能层和第二存储功能层组成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210347469.3A CN103681727B (zh) | 2012-09-17 | 2012-09-17 | 双层结构电阻型存储器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210347469.3A CN103681727B (zh) | 2012-09-17 | 2012-09-17 | 双层结构电阻型存储器及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103681727A true CN103681727A (zh) | 2014-03-26 |
CN103681727B CN103681727B (zh) | 2016-05-25 |
Family
ID=50318730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210347469.3A Expired - Fee Related CN103681727B (zh) | 2012-09-17 | 2012-09-17 | 双层结构电阻型存储器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103681727B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106024826A (zh) * | 2015-03-31 | 2016-10-12 | 株式会社东芝 | 存储装置 |
CN106205681A (zh) * | 2015-04-29 | 2016-12-07 | 复旦大学 | 用于三维竖直堆叠阻变存储器抑制IR drop电压降和读写干扰的架构和操作算法 |
CN108878644A (zh) * | 2017-05-11 | 2018-11-23 | 上海格易电子有限公司 | 一种nor型阻变存储器及制备方法 |
CN109698273A (zh) * | 2018-12-19 | 2019-04-30 | 北京大学 | 一种基于cmos制备工艺的氧化物非易失性存储器及其制备方法 |
CN111584495A (zh) * | 2019-02-15 | 2020-08-25 | 力晶科技股份有限公司 | 电阻式随机存取存储器及其制造方法 |
CN111725398A (zh) * | 2020-05-27 | 2020-09-29 | 北京航空航天大学 | 基于人工神经突触功能的双层多孔氧化物结构的制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101118922A (zh) * | 2007-08-30 | 2008-02-06 | 复旦大学 | 以上电极作为保护层的CuxO电阻存储器及其制造方法 |
CN101872778A (zh) * | 2009-04-27 | 2010-10-27 | 旺宏电子股份有限公司 | 集成电路3d相变存储器阵列及制造方法 |
US20110297912A1 (en) * | 2010-06-08 | 2011-12-08 | George Samachisa | Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof |
WO2012001993A1 (ja) * | 2010-07-02 | 2012-01-05 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法 |
-
2012
- 2012-09-17 CN CN201210347469.3A patent/CN103681727B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101118922A (zh) * | 2007-08-30 | 2008-02-06 | 复旦大学 | 以上电极作为保护层的CuxO电阻存储器及其制造方法 |
CN101872778A (zh) * | 2009-04-27 | 2010-10-27 | 旺宏电子股份有限公司 | 集成电路3d相变存储器阵列及制造方法 |
US20110297912A1 (en) * | 2010-06-08 | 2011-12-08 | George Samachisa | Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof |
WO2012001993A1 (ja) * | 2010-07-02 | 2012-01-05 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106024826A (zh) * | 2015-03-31 | 2016-10-12 | 株式会社东芝 | 存储装置 |
CN106205681A (zh) * | 2015-04-29 | 2016-12-07 | 复旦大学 | 用于三维竖直堆叠阻变存储器抑制IR drop电压降和读写干扰的架构和操作算法 |
CN108878644A (zh) * | 2017-05-11 | 2018-11-23 | 上海格易电子有限公司 | 一种nor型阻变存储器及制备方法 |
CN109698273A (zh) * | 2018-12-19 | 2019-04-30 | 北京大学 | 一种基于cmos制备工艺的氧化物非易失性存储器及其制备方法 |
CN111584495A (zh) * | 2019-02-15 | 2020-08-25 | 力晶科技股份有限公司 | 电阻式随机存取存储器及其制造方法 |
CN111584495B (zh) * | 2019-02-15 | 2023-05-30 | 力晶积成电子制造股份有限公司 | 电阻式随机存取存储器及其制造方法 |
CN111725398A (zh) * | 2020-05-27 | 2020-09-29 | 北京航空航天大学 | 基于人工神经突触功能的双层多孔氧化物结构的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103681727B (zh) | 2016-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5422231B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US10062841B2 (en) | Memory device and method of manufacturing the same | |
CN102544049B (zh) | 三维半导体存储器件及其制备方法 | |
US8206995B2 (en) | Method for manufacturing a resistive switching memory device and devices obtained thereof | |
CN102543877B (zh) | 制备三维半导体存储器件的方法 | |
CN102104055B (zh) | 可变电阻存储器 | |
US8471233B2 (en) | Semiconductor memory and method of manufacturing the same | |
CN103681727A (zh) | 双层结构电阻型存储器及其制备方法 | |
TW201032315A (en) | Three-dimensional semiconductor structure and method of fabricating the same | |
CN103515386B (zh) | 垂直存储器件及其制造方法 | |
CN105826468A (zh) | 一种自选通阻变存储器件及其制备方法 | |
TW201005936A (en) | Fully self-aligned pore-type memory cell having diode access device | |
US8871561B2 (en) | Variable resistance nonvolatile storage device and method for manufacturing the same | |
CN105428526B (zh) | 一种三维存储器及其制备方法 | |
CN102683584A (zh) | 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法 | |
US8143150B2 (en) | Method of fabricating semiconductor device and electronic system | |
CN101159309A (zh) | 一种低功耗电阻存储器的实现方法 | |
US8835897B2 (en) | Nonvolatile memory device having variable resistance memory cells | |
US20130214235A1 (en) | Resistive memory having rectifying characteristics or an ohmic contact layer | |
JP2010251479A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
US10608177B2 (en) | Self-gated RRAM cell and method for manufacturing the same | |
CN102683585B (zh) | 集成标准cmos工艺的电阻存储器及其制备方法 | |
CN102810632A (zh) | 一种并联电阻型存储器及其制备方法 | |
JP2012256642A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
CN108493336A (zh) | 自整流阻变存储器及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160525 Termination date: 20180917 |
|
CF01 | Termination of patent right due to non-payment of annual fee |