CN102810632A - 一种并联电阻型存储器及其制备方法 - Google Patents

Abstract

本发明属于半导体存储器技术领域，涉及一种并联电阻型存储器及其制备方法。所述的并联电阻型存储器，包括若干存储块，每个存储块由一个晶体管与若干并联存储单元串联构成，其中，并联存储单元由具有整流特性的器件与具有阻变特性的器件构成。本发明解决了1T1R结构无法达到NAND Flash存储密度的情况，及交叉点存储阵列漏电流大的问题；所述的制备方法能有效的提高存储密度，解决漏电流大的问题。本发明中的二极管由多晶硅制成，其与于氧化物二极管相比，具有较好的整流特性，同时所述的多晶硅二极管采用脉冲激光退火的方式，避免了高温处理对存储器产生的影响。

Description

一种并联电阻型存储器及其制备方法

技术领域

本发明属半导体存储器技术领域，涉及并联电阻型存储器及其制备方法，具体涉及一种由晶体管与若干并联存储单元串联的存储器及其制备方法。

背景技术

已知存储器在半导体市场中占有重要的地位。由于便携式电子设备的不断普及，有关不挥发存储器在整个存储器市场中的份额也越来越大，据有关调研显示，其中90％以上的份额被FLASH(闪存)占据。但由于存储电荷的要求，所述FLASH的浮栅不能随技术代发展无限制减薄；有报道预测，FLASH技术的极限在32nm左右，因此迫使人们寻找性能更为优越的下一代不挥发存储器。目前，电阻型转换存储器件(Resistive SwitchingMemory)因其高密度、低成本、可突破技术代发展限制等特点引起本领域研究者的高度关注，该电阻型转换存储器件其所使用的材料有相变材料、掺杂的SrZrO3、铁电材料PbZrTiO3、铁磁材料Pr1-xCaxMnO3、二元金属氧化物材料、有机材料等。通常所述的电阻型存储器通过电信号的作用，使存储介质在高电阻状态(High Resistance State，HRS)和低电阻(Low Resistance State，LRS)状态之间可逆转换，从而实现存储功能。但对于海量数据存储，由晶体管选通的存储器不能满足高密度和低功耗的要求，因为即使在最好的情况下，存储单元的面积也只可以和NOR Flash相比拟，约为10F2，和NAND Flash2比特/单元相比还有很大差距；若要成为海量存储的主流技术，所述有效存储单元面积必须达到4-2F2，按照上述要求，交叉点存储阵列成为满足此要求的可能选择之一。

然而，针对所述的交叉点阵列存储，其存储单元的读取和编程方式是主要的问题所在；因为每个被访问的存储单元周围都存在寄生通道，通过寄生通道可访问该存储单元周围的临近单元，从而产生串扰问题。所述的寄生通道会影响读写的过程，产生很大的漏电流；对于读过程，即使漏电流与选中单元的操作电流相比可忽略，但所有漏电流之和会严重影响阵列的最大面积；对于写过程，即使寄生电压或电流很小，也会产生多次操作后的“软编程”问题。

为解决上述问题，有研究指出，可采用一种简单并且兼容的方式，即将二极管与阻变存储单元相串联，如图3所示；然而，上述方式仍存在很多潜在的问题，即难以在低温下的工艺条件下做出整流特性好的二极管，且整流特性好的二极管也会带来漏电流大的问题。

因此，当前迫切需要一种新型的高密度电阻型存储器，该存储器将可解决1T1R结构无法达到NAND Flash存储密度的情况，及解决交叉点存储阵列漏电流大的问题。

发明内容

本发明的目的是克服现有技术的缺陷和不足，涉及并联电阻型存储器及其制备方法，具体涉及一种由晶体管与若干并联存储单元串联的存储器及其制备方法。

本发明的并联电阻型存储器，每个晶体管控制若干个并联存储单元，可有效的提高存储密度，和解决漏电流大的问题。

具体而言，本发明所述的并联电阻型存储器，包括若干存储块，每个存储块由一个晶体管与若干并联存储单元串联构成，所述的并联存储单元由具有整流特性的器件与具有阻变特性的器件构成。

本发明的制备并联电阻型存储器的方法，其包括步骤：

(1)完成标准CMOS前端工艺后，构图形成并联存储单元间互连下电极；

(2)在(1)的存储单元互连下电极上构图形成掺杂的P型或N型多晶硅；

(3)在(2)的掺杂的P型或N型多晶硅上构图形成掺杂的N型或P型多晶硅；

(4)在(3)的N型或P型多晶硅上构图形成整流器件的金属上电极；

(5)在(4)的整流器件金属上电极上构图形成阻变存储材料层；

(6)在(5)的阻变存储材料层上构图形成存储单元上电极；

(7)对所构成的薄膜叠层沿沟道宽度方向进行刻蚀到二极管下电极形成沟槽；

(8)在(7)的形成的沟槽中填充互连介质层；

(9)对填充互连介质层后的薄膜叠层沿沟道长度方向进行刻蚀到二极管下电极形成沟槽；

(10)在(9)的形成的沟槽中填充互连介质层；

(11)构图形成金属层；

(12)对(11)的金属层进行刻蚀形成位线。

本发明中，并联电阻型存储器的PN结采用多晶硅制成，与现有的氧化物PN结，如NiO/TiO[1]相比，具有更大的正向导通电流，和有效提高二极管的整流特性；所述的PN结的制备方式避免高温处理，采用脉冲激光退火的方式，避免对电路其他部分造成影响；

本发明中，所述具有整流特性的器件采用多晶硅材料制备；其中，多晶硅材料为掺杂的P型多晶硅或掺杂的N型多晶硅，采用PVD(物理气相淀积)或CVD(化学气相淀积)非晶硅的方式制备，然后通过脉冲激光束退火，对所制备的非晶硅进行晶化处理后，通过离子注入或扩散的方式对晶化处理后形成的单晶硅进行P型或N型掺杂，再采用脉冲激光退火的方式对掺杂后的单晶硅进行杂质再分布和激活工艺处理制成。

本发明解决了1T1R结构无法达到NAND Flash存储密度的情况，及交叉点存储阵列漏电流大的问题；本发明方法采用一种折中的方式，即每个晶体管控制若干个并联存储单元，可有效的提高存储密度，也解决了漏电流大的问题。本发明中所述的二极管由多晶硅制成，其与于氧化物二极管相比，具有较好的整流特性，同时该多晶硅二极管采用脉冲激光退火的方式，避免了高温处理对存储器产生的影响。

为了便于理解，下面通过附图和具体实施例对本发明的并联电阻型存储器及其制备方法进行详细的描述。需要特别指出的是，具体实施例和附图仅是为了说明，显然本领域的技术人员可以根据本文说明，对本发明进行各种修正或改变，这些修正和改变也将纳入本发明范围之内。

附图说明

图1为本发明中1T KR并联变阻型存储器的剖面图。

图2为本发明1TKR并联电阻型存储器的俯视图。

图3为传统的电阻型存储器1T1R结构。

图4显示了本发明中进行完前端工艺后并沉积了Si3N4介质层的情形。

图5显示了本发明中刻蚀Si3N4介质层形成沟槽的情形。

图6显示了本发明中构图填充Si3N4中沟槽形成源线(源线)的情形。

图7显示了本发明中形成源线后垂直于沟道方向的情形。

图8显示了本发明中构图形成一层P型或N型掺杂的单晶硅的情形。

图9显示了本发明中在所述P型或N型掺杂的单晶硅层上构图形成一层N型或P型掺杂的单晶硅的情形。

图10显示了本发明中在所述N型或P型掺杂的单晶硅层上构图形成一层金属层的情形。

图11显示了本发明中在所述金属层上构图形成一层阻变材料的情形。

图12显示了本发明中在所述阻变材料上构图形成一层金属材料的情形。

图13显示了本发明中刻蚀所述叠层材料形成沟槽的情形。

图14显示了本发明中填充所述形成的沟槽介质层后的情形。

图15显示了本发明中垂直于沟道宽度方向的情形。

图16显示了本发明中垂直于沟道宽度方向刻蚀形成沟槽的情形。

图17显示了本发明中所述刻蚀形成的沟槽中填充介质层的情形。

图18显示了本发明中所述填充介质层后的叠层材料上构图形成金属层的情形。

图19显示了本发明中刻蚀所述金属层形成位线的情形。

图20为本发明并联电阻型存储器的剖面图。

具体实施方式

实施例1制备并联电阻型存储器

通过下述方法制备并联电阻型存储器，包括步骤：

(1)完成标准CMOS前端工艺后，构图形成并联存储单元间互连下电极；

(2)在所述存储单元互连下电极上构图形成掺杂的P型或N型多晶硅；

(3)在所述掺杂的P型或N型多晶硅上构图形成掺杂的N型或P型多晶硅；

(4)在所述的N型或P型多晶硅上构图形成整流器件的金属上电极；

(5)在所述整流器件金属上电极上构图形成阻变存储材料层；

(6)在所述阻变存储材料层上构图形成存储单元上电极；

(7)对所述构成的薄膜叠层沿沟道宽度方向进行刻蚀到二极管下电极形成沟槽；

(8)在所述形成的沟槽中填充互连介质层；

(9)对所述填充互连介质层后的薄膜叠层沿沟道长度方向进行刻蚀到二极管下电极形成沟槽；

(10)在所述形成的沟槽中填充互连介质层；

(11)构图形成金属层；

(12)对所述金属层进行刻蚀形成位线。

制得的并联电阻型存储器，包括若干存储块，每个存储块由一个晶体管与若干并联存储单元串联构成，并联存储单元由具有整流特性的器件与具有阻变特性的器件构成；其中，PN结采用多晶硅制成，与现有的氧化物PN结相比，具有更大的正向导通电流，也有效提高二极管的整流特性；所述的PN结的制备方式避免高温处理，采用脉冲激光退火的方式，避免对电路其他部分造成影响；所述具有整流特性的器件采用多晶硅材料制备；其中多晶硅材料为掺杂的P型多晶硅或掺杂的N型多晶硅，采用PVD(物理气相淀积)或CVD(化学气相淀积)非晶硅的方式制备，然后通过脉冲激光束退火，对制备的非晶硅进行晶化处理后，通过离子注入或扩散的方式对晶化处理后形成的单晶硅进行P型或N型掺杂，再采用脉冲激光退火的方式对掺杂后的单晶硅进行杂质再分布和激活工艺处理制成。

实施例2

如图1所示，标准CMOS前段工艺结束后，沉积绝缘介质层，制作钨塞，第一层金属互连线301形成于衬底晶体管100和钨塞之上，多晶硅二极管410，411，412，413之下，其为W，TiN，TaN或其复合层，或其他有同样作用的金属材料；多晶硅二极管410，411，412，413形成于第一层金属互连线301上，分别位于存储单元510，511，512，513下；其中，N型多晶硅401掺杂P或As元素，P型多晶硅402掺杂B元素；存储单元510，511，512，513分别形成于多晶硅二极管410，411，412，413之上，位线801，802，803，804之下，存储单元下电极501为W，Ti，TiN，TaN，Ta，Ru，Al或其复合层金属材料，或其他起到同样作用的金属材料，阻变存储材料502形成于金属电极501上，阻变存储材料可为CuxO，NiO，TiOx，HfOx，TaOx，MnOx等，或者为其叠层材料，且也可在其中掺杂其他元素或者纳米晶等，存储单元金属上电极503形成于阻变存储材料502上，为W，Ti，TiN，TaN，Ta，Ru，Al或其复合层金属材料，或其他起到同样作用的金属材料；多晶硅二极管410，411，412，413和存储单元510，511，512，513形成于层间绝缘介质层中700中，位线801，802，803，804形成于存储单元510，511，512，513上。

如图2所示，4×4个存储单元由一个晶体管100选通，晶体管与二极管和存储单元间由四个钨塞连接，实现并联。

如图4至图7所示，为沿沟道宽度方向即y方向的一部分，方向定义如图5所示。

如图4所示，在进行完标准前端CMOS逻辑工艺后，制作钨塞(图中未显示)，沉积层间介质层，然后采用化学气相沉积的方式制作Si3N4介质层200；

如图5所示，采用常规刻蚀方法刻蚀Si3N4介质层形成沟槽201，202，203，204，为制作存储单元间下电极互连线做准备；

如图6所示，沉积金属材料填充沟槽，形成金属互连线，其中金属材料为W，TiN，TaN等或其复合材料，或其他起到同样作用的金属材料，然后采用化学机械抛光的方法去除掉多余的金属材料，形成金属互连线301，302，303，304；

如图7所示，为沿晶体管100沟道长度方向即x方向的一部分，其中，只显示金属互连线301；

如图8所示，制作N型多晶硅薄膜层401；制作完金属互连线后，采用CVD(化学气相沉积)或者PVD(物理气相沉积)的方式制备非晶硅，掺杂采用离子注入的方式；沉积完非晶硅后，用脉冲激光束进行退火处理以将其晶化，脉冲激光束聚焦于非晶硅表面，而不会对电路其他部分造成影响，之后进行离子注入P或者As杂质，然后再用脉冲激光束退火以激活杂质。脉冲激光束退火可避免高温对电路其他部分的影响，从而有效的保证了电路可靠性。

如图9所示，制作P型多晶硅薄膜层402；采用CVD或者PVD的方式制备非晶硅层，用脉冲激光束进行晶化处理，然后采用离子注入的方式掺杂B杂质，再用脉冲激光束处理多晶硅薄膜以激活杂质；

如图10所示，沉积存储单元下电极金属层501，下电极金属材料为W，Ti，TiN，TaN，Ta，Ru，Al或其复合层金属材料，或其他起到同样作用的金属材料；

如图11所示，制作阻变存储材料层502，阻变存储材料为CuxO，NiO，TiOx，HfOx，TaOx，MnOx等，或者为其叠层材料，且也可在其中掺杂其他元素或者纳米晶等；

如图12所示，制作存储单元上电极金属层503，上电极金属材料为W，Ti，TiN，TaN，Ta，Ru，Al或其复合层金属材料，或其他起到同样作用的金属材料；

如图13所示，沿x轴方向刻蚀叠层材料到金属互连线层301；

如图14所示，沉积互连介质层700，介质层材料为SiO2，FSG，USG，SiN，SiC，SiON，SiCN等介质材料；

如图15所示，为本发明中沿y轴方向的某一截面图；

如图16所示，沿y轴方向刻蚀到金属互连线层301，形成存储单元；

如图17所示，沉积互连介质层700，介质层材料为SiO2，FSG，USG，SiN，SiC，SiON，SiCN等介质材料；

如图18所示，制作位线沉积金属层800，其中，金属材料为W，TiN，TaN等或其复合材料，或其他起到同样作用的金属材料；

如图19所示，刻蚀金属层800以形成位线801，802，803，804；

如图20所示，具有整流特性的器件也可位于阻变存储单元上方，并不影响并联电阻型存储器实现功能。

本发明实施例的结果表明，本方法能解决1T1R结构无法达到NAND Flash存储密度的情况，及交叉点存储阵列漏电流大的问题；所述方法采用一种折中的方式，即每个晶体管控制若干个并联存储单元，可有效的提高存储密度，也解决了漏电流大的问题。本发明中所述的二极管由多晶硅制成，其与于氧化物二极管相比，具有较好的整流特性，同时该多晶硅二极管采用脉冲激光退火的方式，避免了高温处理对存储器产生的影响。

Claims (7)

1.一种并联电阻型存储器，包括若干存储块，每个存储块由一个晶体管与若干并联存储单元串联构成，其特征在于，还包括并联存储单元由具有整流特性的器件与具有阻变特性的器件构成。

2.按权利要求1所述的并联电阻型存储器，其特征在于，所述的具有整流特性的器件由多晶硅材料制备，多晶硅材料为掺杂的P型多晶硅，或掺杂的N型多晶硅。

3.按权利要求1所述的并联电阻型存储器，其特征在于，所述的具有整流特性的器件采用PVD或CVD非晶硅的方式制备。

4.按权利要求1所述的并联电阻型存储器，其特征在于，所述的具有整流特性的器件采用脉冲激光束退火的方式，对制备的非晶硅进行晶化处理。

5.按权利要求1所述的并联电阻型存储器，其特征在于，所述的具有整流特性的器件通过离子注入或扩散的方式对晶化处理后形成的单晶硅进行P型或N型掺杂。

6.按权利要求1所述的并联电阻型存储器，其特征在于，所述的具有整流特性的器件通过采用脉冲激光退火的方式对掺杂后的单晶硅进行杂质再分布和激活工艺处理。

7.一种制备并联电阻型存储器的方法，其特征在于，其包括步骤：

(1)完成标准CMOS前端工艺后，构图形成并联存储单元间互连下电极；

(2)在(1)的存储单元互连下电极上构图形成掺杂的P型或N型多晶硅；

(3)在(2)的掺杂的P型或N型多晶硅上构图形成掺杂的N型或P型多晶硅；

(4)在(3)的N型或P型多晶硅上构图形成整流器件的金属上电极；

(5)在(4)的整流器件金属上电极上构图形成阻变存储材料层；

(6)在(5)的阻变存储材料层上构图形成存储单元上电极；

(7)对所构成的薄膜叠层沿沟道宽度方向进行刻蚀到二极管下电极形成沟槽；

(8)在(7)的形成的沟槽中填充互连介质层；

(9)对填充互连介质层后的薄膜叠层沿沟道长度方向进行刻蚀到二极管下电极形成沟槽；

(10)在(9)的形成的沟槽中填充互连介质层；

(11)构图形成金属层；

(12)对(11)的金属层进行刻蚀形成位线。

Images