CN110111827B - 一种基于多个单值阻变存储器的多值阻变结构 - Google Patents

Abstract

本发明公开的一种基于多个单值阻变存储器的多值阻变结构，包括存储器单元和控制MOS管，所述存储器单元包括3个首尾连接的阻变存储器簇，且相邻两个阻变存储器簇之间形成一个节点，从而形成存储器单元的3个节点，三个节点分别连接该多值阻变结构的两个控制端口和控制MOS管的漏极，所述控制MOS管的源极连接该多值阻变结构的一个读写端口，所述控制MOS管的栅极连接该多值阻变结构的选择导通信号。本发明提供的一种基于多个单值阻变存储器的多值阻变结构，最大化的减小了MOS管的数量，从而减少了多值阻变结构的面积。

Description

一种基于多个单值阻变存储器的多值阻变结构

技术领域

本发明设计阻变存储器领域，具体涉及一种基于多个单值阻变存储器的多值阻变结构。

背景技术

近年来，越来越多的新型存储器，诸如磁存储器，铁存储器，相变存储器的产生对于整个存储器行业产生了巨大影响。这些存储器因为功耗低，速度快，面积小的特点，可以作为传统存储器的一种补充。阻变存储器，即RRAM，也是其中非常重要的一类存储器，它可以由多种材料制作而成，主要特性在于自身存在两种电阻值，可以通过加入适当的电学条件控制，达到在两种阻值之间的转换。

如图1所示，将RRAM串联一个MOS管，即可形成一个典型的1T1R单值存储单元结构。近年来，一些阻变材料也体现出多值特性，使得RRAM存在忆阻器特性。忆阻器在神经网络领域具有非常重要的作用，因为它是神经元突触的天然电学替代品，可以非常贴近的模拟出神经突触的效果。尽管如此，因为多值RRAM在制造上仍然不是很完善，而且在性能上在现阶段也无法把控，所以通过将多个单值RRAM拟合成多值结构，也是现在的一种可行的替代做法。

传统的做法是单纯的将多个RRAM做并联结构，如附图2所示，这种结构的问题在于使用了过多的MOS晶体管，因为晶体管的面积普遍会远大于单值RRAM的面积，所以过多的晶体管将占用大量面积，是一种在面积上非常不划算的做法。因此，能否在使用尽量少的MOS管的基础上，做出一个多值存储器结构，是一项非常有意义的事情。

发明内容

本发明的目的是提供一种基于多个单值阻变存储器的多值阻变结构，包括若干个单值阻变存储器以及一个控制MOS管，最大化的减小了MOS管的数量，从而减少了多值阻变结构的面积。

为了实现上述目的，本发明采用如下技术方案：一种基于多个单值阻变存储器的多值阻变结构，包括存储器单元和控制MOS管，所述存储器单元包括3个首尾连接的阻变存储器簇，且相邻两个阻变存储器簇之间形成一个节点，从而形成存储器单元的3个节点，三个节点分别连接该多值阻变结构的两个控制端口和控制MOS管的漏极，所述控制MOS管的源极连接该多值阻变结构的读写端口，所述控制MOS管的栅极连接该多值阻变结构的选择导通信号。

进一步地，所述控制MOS管在导通时的阻值小于任意一个阻变存储器簇的阻值。

进一步地，所述多值阻变结构可以产生8个不同的阻值：R_1on||(R_2on+R_3on)，R_1on||(R_2on+R_3off)，R_1on||(R_2off+R_3on)，R_1on||(R_2off+R_3off)，R_1off||(R_2on+R_3on)，R_1off||(R_2on+R_3off)，R_1off||(R_2off+R_3on)，R_1off||(R_2off+R_3off)，其中，R_1on，R_1off，R_2on，R_2off，R_3on，R_3off分别表示阻变存储器簇A₁、阻变存储器簇A₂和阻变存储器簇A₃导通和关闭时的电阻值，所述阻变存储器簇A₁两端的节点用于实现读出功能，其中一个节点连接控制MOS管。

进一步地，当编程其中一个阻变存储器簇时，通过控制三个节点对应的电压，确保另外两个阻变存储器簇不被编程。

进一步地，当编程阻变存储器簇A₁时，控制V₁-V₃>V_TH,V₂＝1/2(V₁+V₃)；当编程阻变存储器簇A₂时，控制V₁-V₂>V_TH,V₃＝1/2(V₁+V₂)；当编程阻变存储器簇A₃时，控制V₂-V₃>V_TH,V₁＝1/2(V₂+V₃)；其中，所述阻变存储器簇A₁两端的节点用于实现读出功能，其中一个节点连接控制MOS管，所施加的电压为V₃，另外一个节点上施加的电压为V₁；阻变存储器簇A₃位于控制MOS管的另一侧，阻变存储器簇A₃两端的节点上施加的电压分别为V₃和V₂；V_TH为阻变存储器簇的阻值发生变化时对应的阈值电压。

进一步地，所述两个控制端口为读写端口。

进一步地，所述两个控制端口分别为读写端口和只写输入端口。

进一步地，所述阻变存储器簇包括至少一个单值阻变存储器，当所述阻变存储器簇中的单值阻变存储器个数大于1时，所有的单值阻变存储器并联连接。

进一步地，所述单值阻变存储器的电阻值相同。

进一步地，所述控制MOS管的源极和漏极可以互换。

本发明的有益效果为：本发明提供的一种基于多个单值阻变存储器的多值阻变结构，包括若干个单值阻变存储器以及一个控制MOS管，其中，单值阻变存储器形成三个首尾连接的阻变存储器簇，每一个阻变存储器簇中的单值阻变存储器并联，通过对阻变存储器簇的编程，可以得到若干个不同的阻值，最大化的减小了MOS管的数量，从而减少了多值阻变结构的面积。同时，控制MOS管作为整个结构的选择关，可以保证在整个多值阻变结构作为存储阵列一部分的同时，也保持该结构的相对独立性，该结构产生了多种阻值，可以应用于神经网络、图像存储等需要用到多值存储器的场合。

附图说明

附图1为现有技术中典型的单值存储单元示意图。

附图2为现有技术中多个单值阻变存储器并联形成的多值阻变存储器结构。

附图3为本发明一种多值阻变结构的示意图。

附图4为实施例1中多值阻变结构的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。

如附图3所示，本发明提供的一种基于多个单值阻变存储器的多值阻变结构，包括存储器单元和控制MOS管，存储器单元包括3个首尾连接的阻变存储器簇，且相邻两个阻变存储器簇之间形成一个节点，从而形成存储器单元的3个节点，三个节点分别连接该多值阻变结构的两个控制端口和控制MOS管的漏极，控制MOS管的源极连接该多值阻变结构的读写端口，控制MOS管的栅极连接该多值阻变结构的选择导通信号。

其中，两个控制端口可以为两个读写端口，也可以为一个读写端口和一个只写输入端口；需要说明的是，当两个控制端口均为读写端口时，其中一个读写端口只需要使用其写入功能，并不需要用到其读出功能。

阻变存储器簇包括至少一个单值阻变存储器，且当阻变存储器簇中的单值阻变存储器的个数大于1时，所有的单值阻变存储器并联连接，并联之后的阻值为该阻变存储器簇的阻值。

本发明中控制MOS管在导通时，具有电阻值R_T，该电阻值R_T远小于任意一个阻变存储器簇的阻值。也就是说，若该阻变存储器簇中只含有一个单值阻变存储器，则电阻值R_T远小于该单值阻变存储器的阻值；若阻变存储器簇中含有多个并联的单值阻变存储器，则电阻值R_T远小于该阻变存储器簇的阻值。假设R_1on，R_1off，R_2on，R_2off，R_3on，R_3off分别表示阻变存储器簇A₁、阻变存储器簇A₂和阻变存储器簇A₃导通和关闭时的电阻值，阻变存储器簇A₁两端的节点用于实现读出功能，其中一个节点连接控制MOS管；那么本发明中多值阻变结构可以产生8个不同的阻值：R_1on||(R_2on+R_3on)，R_1on||(R_2on+R_3off)，R_1on||(R_2off+R_3on)，R_1on||(R_2off+R_3off)，R_1off||(R_2on+R_3on)，R_1off||(R_2on+R_3off)，R_1off||(R_2off+R_3on)，R_1off||(R_2off+R_3off)。由于阻变存储器簇A₁两端的节点用于实现读出功能，那么阻变存储器簇A₁在多值阻变结构中为并联连接，即阻变存储器簇A₂和阻变存储器簇A₃串联之后再并联阻变存储器簇A₁；当其余的阻变存储器簇两端的节点用于实现读出功能时，上述阻值发生对应变化。本发明中控制MOS管对应的节点上必然为读出端口，当阻变存储器簇A₁两端的节点用于实现读出功能时，阻变存储器簇A₁的两端均为读出端口，剩余的一个端口可以为读出端口，也可以为只写输入端口，设置两个读出端口一个只写输入端口可以大大减小外围电路的面积。

请继续参阅附图3，本发明中阻变存储器簇两端的电压高于阈值电压时，其电阻值可以被改变，因此，可以通过三个控制端口中合适的电信号输入，改变阻变存储器簇的电阻值。其中，当编程其中一个阻变存储器簇时，通过控制三个节点对应的电压，确保另外两个阻变存储器簇不被编程。例如，阻变存储器簇A₁两端的节点用于实现读出功能，其中一个节点连接控制MOS管，所施加的电压为V₃，另外一个节点上施加的电压为V₁；阻变存储器簇A₃位于控制MOS管的另一侧，阻变存储器簇A₃两端的节点上施加的电压分别为V₃和V₂；若需要对阻变存储器簇进行编程，只需满足下列条件即可：

当编程阻变存储器簇A₁时，控制V₁-V₃>V_TH,V₂＝1/2(V₁+V₃)；

当编程阻变存储器簇A₂时，控制V₁-V₂>V_TH,V₃＝1/2(V₁+V₂)；

当编程阻变存储器簇A₃时，控制V₂-V₃>V_TH,V₁＝1/2(V₂+V₃)。其中，V_TH为阻变存储器簇的阻值发生变化时对应的阈值电压。本发明可以使得阻变存储器簇中所有的单值阻变存储器相同，且同一个阻变存储器簇中的单值阻变存储器并联连接，因此，每一个阻变存储器簇的电阻发生变化时，其两端对应的阈值电压均相同。

同样地，本发明中控制MOS管对应的节点上必然为读出端口，当阻变存储器簇A₁两端的节点用于实现读出功能时，阻变存储器簇A₁的两端均为读出端口，剩余的一个端口可以为读出端口，也可以为只写输入端口，设置两个读出端口一个只写输入端口可以大大减小外围电路的面积。

以下通过具体实施例1对本发明进行进一步说明：

实施例1

请参阅附图4，附图4为一种基于多个单值阻变存储器的多值阻变结构，其中，单值阻变存储器R₁单独作为阻变存储器簇A₁，单值阻变存储器R₂单独作为阻变存储器簇A₂，单值阻变存储器R₃和单值阻变存储器R₄单独作为阻变存储器簇A₃，其中，单值阻变存储器R₁和单值阻变存储器R₂之间节点连接读写端口，施加电压V₁；阻变存储器R₂和阻变存储器簇A₃之间节点连接只写输入端口，施加电压V₂；阻变存储器R₁和阻变存储器簇A₃之间节点连接控制MOS管的漏极，且控制MOS管的源极连接读写端口，施加电压V₃。

请继续参阅附图4，在工作时，控制MOS管始终处于导通状态，其导通阻值为R_T。

整个多值阻变结构的电阻值为

R₁||[R₂+(R₃||R₄)]+R_T (1)

由于阻变存储器簇的电阻值将远高于控制MOS管导通时的电阻，所以公式(1)可以简化为：

R₁||[R₂+(R₃||R₄)] (2)

根据阻变存储器簇的特性，当阻变存储器簇两端的电阻高于某个阈值电压V_TH时，会产生电阻的变化，反之电阻将不会改变，所以对V₁-V₃取合理的电压值，即可保证只有一个阻变存储器簇下的存储器能够被编程，具体的电压配置如下：

编程R₁时:V₁-V₃>V_TH,V₂＝1/2(V₁+V₃)

编程R₂时:V₁-V₂>V_TH,V₃＝1/2(V₁+V₂)

编程R₃&R₄时:V₂-V₃>V_TH,V₁＝1/2(V₂+V₃)。

假设单值阻变存储器的导通和关闭电阻分别为R’_on和R’_off，那么根据每个单值阻变存储器的阻值变化，可以产生以下八种电阻值：

R’_on||3/2R’_on，R’_on||1/2R’_off+R’_on，R_on||1/2R’_on+R’_off，R’_on||3/2R’_off，R’_off||3/2R’_on，R’_off||1/2R’_off+R’_on，R’_off||1/2R’_on+R’_off，R’_off||3/2R’_off。

本发明提供的一种基于多个单值阻变存储器的多值阻变结构，包括若干个单值阻变存储器以及一个控制MOS管，其中，单值阻变存储器形成三个首尾连接的阻变存储器簇，每一个阻变存储器簇中的单值阻变存储器并联，通过对阻变存储器簇的编程，可以得到若干个不同的阻值，最大化的减小了MOS管的数量，从而减少了多值阻变结构的面积。同时，控制MOS管作为整个结构的选择关，可以保证在整个多值阻变结构作为存储阵列一部分的同时，也保持该结构的相对独立性，该结构产生了多种阻值，可以应用于神经网络、图像存储等需要用到多值存储器的场合。

以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (10)

1.一种基于多个单值阻变存储器的多值阻变结构，其特征在于，包括存储器单元和控制MOS管，所述存储器单元包括3个首尾连接的阻变存储器簇，所述阻变存储器簇为两端口器件，且相邻两个阻变存储器簇之间形成一个节点，从而形成存储器单元的3个节点，三个节点分别连接该多值阻变结构的两个控制端口和控制MOS管的漏极，所述控制MOS管的源极连接该多值阻变结构的读写端口，所述控制MOS管的栅极连接该多值阻变结构的选择导通信号。

2.根据权利要求1所述的一种基于多个单值阻变存储器的多值阻变结构，其特征在于，所述控制MOS管在导通时的阻值小于任意一个阻变存储器簇的阻值。

3.根据权利要求1所述的一种基于多个单值阻变存储器的多值阻变结构，其特征在于，所述多值阻变结构可以产生8个不同的阻值：R_1on||(R_2on+R_3on)，R_1on||(R_2on+R_3off)，R_1on||(R_2off+R_3on)，R_1on||(R_2off+R_3off)，R_1off||(R_2on+R_3on)，R_1off||(R_2on+R_3off)，R_1off||(R_2off+R_3on)，R_1off||(R_2off+R_3off)，其中，R_1on，R_1off，R_2on，R_2off，R_3on，R_3off分别表示阻变存储器簇A₁、阻变存储器簇A₂和阻变存储器簇A₃导通和关闭时的电阻值，所述阻变存储器簇A₁两端的节点用于实现读出功能，其中一个节点连接控制MOS管。

4.根据权利要求1所述的一种基于多个单值阻变存储器的多值阻变结构，其特征在于，当编程其中一个阻变存储器簇时，通过控制三个节点对应的电压，确保另外两个阻变存储器簇不被编程。

5.根据权利要求4所述的一种基于多个单值阻变存储器的多值阻变结构，其特征在于，当编程阻变存储器簇A₁时，控制V₁-V₃>V_TH,V₂＝1/2(V₁+V₃)；当编程阻变存储器簇A₂时，控制V₁-V₂>V_TH,V₃＝1/2(V₁+V₂)；当编程阻变存储器簇A₃时，控制V₂-V₃>V_TH,V₁＝1/2(V₂+V₃)；其中，所述阻变存储器簇A₁两端的节点用于实现读出功能，其中一个节点连接所述控制MOS管，所施加的电压为V₃，另外一个节点上施加的电压为V₁；所述阻变存储器簇A₃位于所述控制MOS管的另一侧，所述阻变存储器簇A₃两端的节点上施加的电压分别为V₃和V₂；V_TH为阻变存储器簇的阻值发生变化时对应的阈值电压。

6.根据权利要求3或5所述的一种基于多个单值阻变存储器的多值阻变结构，其特征在于，所述两个控制端口为读写端口。

7.根据权利要求3或5所述的一种基于多个单值阻变存储器的多值阻变结构，其特征在于，所述两个控制端口分别为读写端口和只写输入端口。

8.根据权利要求1所述的一种基于多个单值阻变存储器的多值阻变结构，其特征在于，所述阻变存储器簇包括至少一个单值阻变存储器，当所述阻变存储器簇中的单值阻变存储器个数大于1时，所有的单值阻变存储器并联连接。

9.根据权利要求8所述的一种基于多个单值阻变存储器的多值阻变结构，其特征在于，所述单值阻变存储器的电阻值相同。

10.根据权利要求1所述的一种基于多个单值阻变存储器的多值阻变结构，其特征在于，所述控制MOS管的源极和漏极可以互换。

Images