CN111146236B - 一种阻变存储器单元及阵列结构 - Google Patents

一种阻变存储器单元及阵列结构 Download PDF

Info

Publication number
CN111146236B
CN111146236B CN201911306581.0A CN201911306581A CN111146236B CN 111146236 B CN111146236 B CN 111146236B CN 201911306581 A CN201911306581 A CN 201911306581A CN 111146236 B CN111146236 B CN 111146236B
Authority
CN
China
Prior art keywords
transistor
electrode
resistive
line
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911306581.0A
Other languages
English (en)
Other versions
CN111146236A (zh
Inventor
郭奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN201911306581.0A priority Critical patent/CN111146236B/zh
Publication of CN111146236A publication Critical patent/CN111146236A/zh
Application granted granted Critical
Publication of CN111146236B publication Critical patent/CN111146236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种阻变存储器单元结构，包括：相连的第一晶体管和第一阻变单元，相连的第二晶体管和第二阻变单元，第一晶体管与第二晶体管相并联；第一晶体管的第一栅极连接第一字线，第一源极连接第一源线，第一漏极通过第一阻变单元连接第一位线；第二晶体管的第二栅极连接第二字线，第二源极连接第二源线，第二漏极通过第二阻变单元连接第二位线。本发明的阻变存储器单元结构为由两个1T1R单元并联组成的高密度2T2R存储单元，可在同等单元和阵列面积的基础上将存储容量提升一倍，并能实现一位或两位数据操作，具有非常高的操作灵活性，在人工智能、存算一体以及类脑芯片等领域具有非常重要的应用价值。

Description

一种阻变存储器单元及阵列结构
技术领域
本发明涉及存储器技术领域，特别是涉及一种新型的阻变存储器单元及高密度阻变存储器阵列结构。
背景技术
阻变存储器(RRAM)是一种新型的非易失性存储器，其同时具有高速、低功耗、非易失性、高集成度以及与CMOS工艺兼容等优势，近年来已成为新型存储器领域的研究热点之一，甚至已经出现商业产品。
阻变存储器的阵列架构和单元结构一直是RRAM技术研究的核心问题之一，也是能否推动RRAM实现产业化应用亟需突破的关键技术。
目前，主流的RRAM阵列架构通常是基于1T1R的单元结构，其典型示意图如图1所示，即由一个晶体管(T)和一个阻变单元(R)串联形成一个1T1R的RRAM单元，由多个1T1R单元重复排列构成RRAM阵列。其中，RRAM阵列中每行所有晶体管的栅极连接字线(Word Line，WL)WLi，WLi+1或WLi+2，用于控制存储单元的选通；每列所有阻变单元的引出端连接位线(BitLine，BL)BLi，BLi+1或BLi+2，每列所有晶体管的源极连接源线(Source Line，SL)SLi，SLi+1或SLi+2，共同实现RRAM阵列中选通单元的启动(Set)/复位(Reset)以及数据读写等操作。
高密度一直是存储器应用的重要性能指标之一，而RRAM存储器的存储密度由存储阵列中1T1R单元的面积直接决定。图2所示是目前常见的1T1R单元的工艺截面示意图，晶体管(T)通常是平面MOS晶体管，可由CMOS前道工艺制备；然后，可通过后道金属互连集成阻变叠层结构(RRAM stack)，由此形成1T1R单元结构。1T1R单元结构中，MOS晶体管源极(Source)连接源线SL，再进一步连接例如图1中阵列的源线SLi，SLi+1或SLi+2，漏极(Drain)通过阻变单元(阻变叠层结构)连接位线BL，再进一步连接阵列的位线BLi，BLi+1或BLi+2，栅极(Gate)连接字线WL，再进一步连接阵列的字线WLi，WLi+1或WL i+2。
可以看出，上述平面MOS晶体管的面积直接决定了1T1R的单元面积，从而也对RRAM阵列的存储密度构成直接影响。因此，要提高RRAM阵列的存储密度，必须要优化存储单元结构，并改进阵列实现方式，才可提高阻变存储器阵列的存储密度。这也是目前RRAM技术应用备受关注的重点探索方向。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种阻变存储器单元及阵列结构，利用传统的1T1R单元面积实现2T2R结构的RRAM存储单元，并以此为基础构建RRAM存储阵列，实现阻变存储器阵列密度的显著提升。
为实现上述目的，本发明的技术方案如下：
一种阻变存储器单元结构，包括：
相连的第一晶体管和第一阻变单元，所述第一晶体管设有第一栅极、第一源极和第一漏极，所述第一栅极连接第一字线，所述第一源极连接第一源线，所述第一漏极通过所述第一阻变单元连接第一位线；
相连的第二晶体管和第二阻变单元，所述第二晶体管设有第二栅极、第二源极和第二漏极，所述第二栅极连接第二字线，所述第二源极连接第二源线，所述第二漏极通过所述第二阻变单元连接第二位线；
其中，所述第一晶体管与所述第二晶体管相并联，所述第一字线与所述第二字线相绝缘，所述第一源线与所述第二源线相绝缘，所述第一位线与所述第二位线相绝缘。
进一步地，所述阻变存储器单元结构设于一半导体衬底上，所述半导体衬底表面上具有一突起结构，所述突起结构的顶面上设有所述第一漏极和所述第二漏极，所述突起结构的两侧壁上分设有所述第一栅极和所述第二栅极，所述突起结构两侧的所述半导体衬底表面上分设有所述第一源极和所述第二源极，所述第一栅极和所述第二栅极与所述半导体衬底之间分设有第一栅氧层和第二栅氧层；所述半导体衬底表面上设有介质层，所述介质层中设有所述第一阻变单元和所述第二阻变单元，所述第一漏极和所述第二漏极分别连接所述第一阻变单元和所述第二阻变单元，所述第一晶体管与所述第二晶体管之间通过所述第一漏极与所述第二漏极相连而相并联。
进一步地，所述第一晶体管和所述第二晶体管二者整体所占的版图面积与一个平面MOS晶体管的版图面积相当。
进一步地，所述第一晶体管和所述第二晶体管共同利用一个所述平面MOS晶体管的版图结构形成；其中，所述第一源极利用所述平面MOS晶体管的源极的版图结构形成，所述第一栅极利用所述平面MOS晶体管的一侧栅极侧墙结构形成，所述第二源极利用所述平面MOS晶体管的漏极的版图结构形成，所述第二栅极利用所述平面MOS晶体管的另一侧栅极侧墙结构形成，所述第一漏极和所述第二漏极共用所述平面MOS晶体管的栅极版图结构形成，所述第一晶体管的沟道和所述第二晶体管的沟道位于所述第一漏极和所述第二漏极下方，并共用所述平面MOS晶体管的栅极版图结构形成。
进一步地，所述第一阻变单元和所述第二阻变单元为阻变叠层结构，所述阻变叠层结构依次包括上电极、阻变层和下电极。
进一步地，所述第一漏极通过设于所述介质层中的第一接触孔连接所述第一阻变单元的下电极，所述第一阻变单元的上电极连接所述第一位线，所述第二漏极通过设于所述介质层中的第二接触孔连接所述第二阻变单元的下电极，所述第二阻变单元的上电极连接所述第二位线。
进一步地，所述第一晶体管设有第一沟道，所述第二晶体管设有第二沟道，所述第一沟道和所述第二沟道共同设于所述突起结构中，并分别形成垂直沟道结构。
进一步地，所述第一字线或所述第二字线选中时，在其某两个连续的脉冲中，对所述第一位线或所述第二位线分别进行一位数据操作，实现二值数据存储功能。
进一步地，所述第一字线或所述第二字线选中时，在其某一个脉冲中，对所述第一位线和所述第二位线进行组合操作，实现多值数据存储功能。
一种基于任一上述的阻变存储器单元结构的阻变存储器阵列结构，多个所述阻变存储器单元结构按行列设置形成阻变存储器阵列结构，其中，位于某行中的各所述阻变存储器单元的所述第一字线连接所述阻变存储器阵列的字线WLi，所述第二字线连接所述阻变存储器阵列的字线WLi+1，位于某列中的各所述阻变存储器单元的所述第一位线连接所述阻变存储器阵列的位线BLi，所述第二位线连接所述阻变存储器阵列的位线BLi+1，位于该某列中的各所述阻变存储器单元的所述第一源线连接所述阻变存储器阵列的源线SLi+1，所述第二源线连接所述阻变存储器阵列的源线SLi，其中，i为正整数。
本发明所提出的新型阻变存储器单元结构利用传统的1T1R单元面积实现含有两个垂直沟道晶体管的2T2R单元结构，以2T2R单元为基础构建的RRAM阵列与传统的1T1R阵列相比，可在不增加单元和阵列面积的基础上将数据存储容量提升一倍，且工艺实现方式与CMOS工艺完全兼容，是一种非常具有应用前景的高密度阻变存储器技术。此外，本发明的高密度阻变存储器阵列在操作方式上不仅可以对一位数据进行操作，实现基本的二值存储，还可同时对两位数据进行操作，实现多值存储功能，因此在人工智能、存算一体以及类脑芯片等领域具有非常重要的应用价值。
附图说明
图1是现有的一种1T1R形式的阻变存储器阵列的结构示意图。
图2是现有的一种1T1R形式的阻变存储器单元的器件结构示意图。
图3是本发明一较佳实施例的一种2T2R形式的阻变存储器单元的电路结构示意图。
图4是本发明一较佳实施例的一种2T2R形式的阻变存储器单元的器件结构示意图。
图5是本发明一较佳实施例的一种2T2R形式的阻变存储器阵列的结构示意图。
图6是本发明一较佳实施例一的一种2T2R形式的阻变存储器单元的操作时序示意图。
图7是本发明一较佳实施例二的一种2T2R形式的阻变存储器单元的操作时序示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参考图3-图4，图3是本发明一较佳实施例的一种2T2R形式的阻变存储器单元的电路结构示意图，图4是本发明一较佳实施例的一种2T2R形式的阻变存储器单元的器件结构示意图。如图3所示，本发明的一种阻变存储器单元结构，包括：第一晶体管T1(以位于图示左侧为例)和第二晶体管T2(以位于图示右侧为例)，以及与第一晶体管T1相连的第一阻变单元R1和与第二晶体管T2相连的第二阻变单元R2。阻变存储器单元还设有第一字线WL1和第二字线WL2，第一源线SL1和第二源线SL2，以及第一位线BL1和第二位线BL2。其中，第一晶体管T1与第二晶体管T2相并联，构成2T2R形式的阻变存储器单元。即本发明的2T2R单元结构由两个1T1R单元并联组成。
请参考图3。第一晶体管T1设有第一栅极、第一源极和第一漏极。其中，第一栅极连接第一字线WL1，第一源极连接第一源线SL1，第一漏极通过第一阻变单元连接第一位线BL1；
第二晶体管T2设有第二栅极、第二源极和第二漏极。其中，第二栅极连接第二字线WL2，第二源极连接第二源线SL2，第二漏极通过第二阻变单元连接第二位线BL2。
第一字线WL1与第二字线WL2相绝缘，即第一字线WL1与第二字线WL2不相连接。同样地，第一源线SL1与第二源线SL2相绝缘，即第一源线SL1与第二源线SL2不相连接；第一位线BL1与第二位线BL2相绝缘，即第一位线BL1与第二位线BL2不相连接。
请参考图4。阻变存储器单元结构可设于一半导体衬底10、例如硅衬底10上。半导体衬底10表面上具有一突起结构18；突起结构18属于半导体衬底10的一部分。突起结构18的顶面上并列设有第一漏极19和第二漏极20。突起结构18的两侧壁上分设有第一栅极12和第二栅极17；第一栅极12和第二栅极17与半导体衬底10(包括突起结构18)之间分设有第一栅氧层和第二栅氧层。突起结构18两侧的半导体衬底10表面上分设有第一源极11和第二源极21。
半导体衬底10表面上可设有介质层(图略)；第一阻变单元14和第二阻变单元15可设于介质层中。第一漏极19和第二漏极20分别连接第一阻变单元14和第二阻变单元15。第一晶体管T1与第二晶体管T2之间通过第一漏极19与第二漏极20相连为一体而相并联。
请参考图4。第一阻变单元14和第二阻变单元15可采用阻变叠层结构(RRAMstack)；阻变叠层结构依次包括上电极、阻变层和下电极。第一漏极19可通过设于介质层中的第一接触孔13连接第一阻变单元14的下电极，第一阻变单元14的上电极连接第一位线BL1；第二漏极20可通过设于介质层中的第二接触孔16连接第二阻变单元15的下电极，第二阻变单元15的上电极连接第二位线BL2。上述连接可通过常规半导体工艺加以实现。同样地，第一栅极12和第二栅极17可通过常规半导体工艺实现分别与第一字线WL1和第二字线WL2的连接；第一源极11和第二源极21可通过常规半导体工艺实现分别与第一源线SL1和第二源线SL2的连接。
第一晶体管T1设有第一沟道，第二晶体管T2设有第二沟道；第一沟道和第二沟道共同设于突起结构18中，并分别形成垂直沟道结构，从而第一晶体管T1和第二晶体管T2成为一种垂直沟道晶体管。
请参考图4。第一晶体管T1和第二晶体管T2二者整体所占的版图面积与一个常规平面MOS晶体管的版图面积相当。
因此，第一晶体管T1和第二晶体管T2可共同利用一个平面MOS晶体管的版图结构形成。其中，第一源极11和第二源极21可利用平面MOS晶体管的源极和漏极的版图结构(请参考图2加以理解，下同)形成，并可通过向衬底10中注入掺杂离子形成；第一漏极19和第二漏极20可共用平面MOS晶体管的栅极版图结构形成，并可通过向突起结构18中注入掺杂离子形成；第一栅极12和第二栅极17可分别利用平面MOS晶体管的两侧栅极侧墙结构形成，并可通过制备平面MOS晶体管时的栅极侧墙工艺形成；第一晶体管T1的沟道和第二晶体管T2的沟道位于第一漏极19和第二漏极20下方，并共用平面MOS晶体管的栅极版图结构形成。
上述本发明的2T2R单元结构包含两个垂直沟道晶体管(第一晶体管T1和第二晶体管T2)和两个阻变单元(第一阻变单元14和第二阻变单元15)。其中，两个垂直沟道晶体管共用一个漏极(即形成连接的第一漏极19和第二漏极20)，且共用漏极可通过后道互连工艺分别连接两个阻变单元的一端(下电极)，两个阻变单元的另一端(上电极)分别连接两根位线BL1和BL2；两个垂直沟道晶体管的栅极(第一栅极12和第二栅极17)为侧墙结构；源漏电极为上下非对称结构，漏极在上，源极在下，通过侧墙栅极控制形成垂直导电沟道。两个垂直沟道晶体管的侧墙栅极分别连接两根字线WL1和WL2，两个源极则分别连接两根源线SL1和SL2，由此形成两个背靠背1T1R单元的并联结构，即2T2R单元结构。
具体比较一下本发明的2T2R单元结构与图1-图2中传统的1T1R单元结构可以发现，本发明的2T2R单元中的两个垂直沟道晶体管的源极在版图面积上其实等同于传统1T1R单元中一个平面晶体管的源极和漏极的版图面积。而共用漏极则等同于1T1R单元中一个平面晶体管的栅极。两个垂直晶体管的栅极为侧墙结构，可通过自对准侧墙工艺形成，不用额外增加版图面积。即本发明的2T2R单元中两个垂直沟道晶体管的版图面积其实等同于传统1T1R单元中一个平面晶体管的版图面积。因此，本发明在没有新增单元面积的基础上，可将传统1T1R阵列的存储容量提升一倍，充分体现了其作为高密度阻变存储器的技术优势。
此外，从图4所示的工艺截面示意图也可发现，本发明的2T2R单元结构完全可以基于传统的CMOS工艺技术进行实现。即可通过前道工艺制备垂直沟道晶体管，然后通过后道金属互连集成阻变叠层结构，表明其与CMOS工艺技术完全兼容，可应用于大规模量产。
下面再结合图6和图7的具体实施例，阐述一下本发明所提出的2T2R单元及阵列在操作方式上的特点。根据各信号线的不同操作时序，本发明的2T2R单元及阵列不仅可实现一位数据操作，还可同时实现两位数据操作。具体说来，当2T2R单元结构的某一根字线WL1或WL2选中时，可以对两根位线BL1和BL2分别进行操作，即分别实现一位数据操作，也可以对两根位线BL1和BL2同时进行操作，则可同时实现两位数据操作。
请参考图6，其为2T2R单元实现一位数据操作的一个实施例。以第一字线WL1选中为例，在第一个第一字线WL1脉冲时，只有第一位线BL1的数据可以进行操作；而在第二个第一字线WL1脉冲时，只有第二位线BL2的数据可以进行操作。即每次选通时只有一位数据进行操作，此时实现的即是基本的二值数据存储功能。
请参考图7，其为2T2R单元同时实现两位数据操作的一个实施例。同样以第一字线WL1选中为例，在每个第一字线WL1脉冲下，第一位线BL1和第二位线BL2的数据可以进行组合操作。即每次选通时有两位数据可以同时进行操作，可实现多值数据存储功能。
总结说来，本发明的2T2R单元及阵列，可通过不同的信号操作时序设定，实现一位或者两位数据操作，具有非常高的操作灵活性。同时，两位数据操作所实现的多值存储技术，对于存算一体和类脑芯片的研究也具有非常重要的意义。
请参考图5，图5是本发明一较佳实施例的一种2T2R形式的阻变存储器阵列的结构示意图。如图5所示，本发明的一种基于上述的阻变存储器单元结构的阻变存储器阵列结构中，基本存储单元是2T2R单元结构，其中，由多个阻变存储器单元结构(2T2R单元结构)按行列设置形成阻变存储器阵列结构。其中，位于某行中的各阻变存储器单元的第一字线WL1连接阻变存储器阵列的字线WLi，第二字线WL2连接阻变存储器阵列的字线WLi+1，位于某列中的各阻变存储器单元的第一位线BL1连接阻变存储器阵列的位线BLi，第二位线BL2连接阻变存储器阵列的位线BLi+1，位于该某列中的各阻变存储器单元的第一源线SL1连接阻变存储器阵列的源线SLi+1，第二源线SL2连接阻变存储器阵列的源线SLi，其中，i为正整数。即每个2T2R单元结构的两根字线、两根位线和两根源线之间不会互相复用，需要分别连接至RRAM阵列的不同字线、位线和源线。这样，本发明的阻变存储器阵列结构就实现了高密度RRAM阵列。
综上所述，本发明提出了一种新型阻变存储器单元及高密度阻变存储器阵列结构，其利用传统的1T1R单元面积实现2T2R单元结构，与传统的1T1R阵列相比，可在同等单元和阵列面积的基础上将数据存储容量提升一倍，且工艺实现方式与CMOS工艺技术完全兼容，是一种非常具有应用前景的高密度阻变存储器技术。同时，本发明提出的2T2R单元和阵列在操作方式上可根据不同的的操作时序实现一位或两位数据操作，具有非常高的操作灵活性，同时两位数据操作所实现的多值存储技术在人工智能、存算一体以及类脑芯片等领域也具有非常重要的应用价值。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (9)

1.一种阻变存储器单元结构，其特征在于，包括：
相连的第一晶体管和第一阻变单元，所述第一晶体管设有第一栅极、第一源极和第一漏极，所述第一栅极连接第一字线，所述第一源极连接第一源线，所述第一漏极通过所述第一阻变单元连接第一位线；
相连的第二晶体管和第二阻变单元，所述第二晶体管设有第二栅极、第二源极和第二漏极，所述第二栅极连接第二字线，所述第二源极连接第二源线，所述第二漏极通过所述第二阻变单元连接第二位线；
其中，所述第一晶体管与所述第二晶体管相并联，所述第一字线与所述第二字线相绝缘，所述第一源线与所述第二源线相绝缘，所述第一位线与所述第二位线相绝缘；所述第一晶体管和所述第二晶体管二者整体所占的版图面积与一个平面MOS晶体管的版图面积相当。
2.根据权利要求1所述的阻变存储器单元结构，其特征在于，所述阻变存储器单元结构设于一半导体衬底上，所述半导体衬底表面上具有一突起结构，所述突起结构的顶面上设有所述第一漏极和所述第二漏极，所述突起结构的两侧壁上分设有所述第一栅极和所述第二栅极，所述突起结构两侧的所述半导体衬底表面上分设有所述第一源极和所述第二源极，所述第一栅极和所述第二栅极与所述半导体衬底之间分设有第一栅氧层和第二栅氧层；所述半导体衬底表面上设有介质层，所述介质层中设有所述第一阻变单元和所述第二阻变单元，所述第一漏极和所述第二漏极分别连接所述第一阻变单元和所述第二阻变单元，所述第一晶体管与所述第二晶体管之间通过所述第一漏极与所述第二漏极相连而相并联。
3.根据权利要求1或2所述的阻变存储器单元结构，其特征在于，所述第一晶体管和所述第二晶体管共同利用一个所述平面MOS晶体管的版图结构形成；其中，所述第一源极利用所述平面MOS晶体管的源极的版图结构形成，所述第一栅极利用所述平面MOS晶体管的一侧栅极侧墙结构形成，所述第二源极利用所述平面MOS晶体管的漏极的版图结构形成，所述第二栅极利用所述平面MOS晶体管的另一侧栅极侧墙结构形成，所述第一漏极和所述第二漏极共用所述平面MOS晶体管的栅极版图结构形成，所述第一晶体管的沟道和所述第二晶体管的沟道位于所述第一漏极和所述第二漏极下方，并共用所述平面MOS晶体管的栅极版图结构形成。
4.根据权利要求2所述的阻变存储器单元结构，其特征在于，所述第一阻变单元和所述第二阻变单元为阻变叠层结构，所述阻变叠层结构依次包括上电极、阻变层和下电极。
5.根据权利要求4所述的阻变存储器单元结构，其特征在于，所述第一漏极通过设于所述介质层中的第一接触孔连接所述第一阻变单元的下电极，所述第一阻变单元的上电极连接所述第一位线，所述第二漏极通过设于所述介质层中的第二接触孔连接所述第二阻变单元的下电极，所述第二阻变单元的上电极连接所述第二位线。
6.根据权利要求2所述的阻变存储器单元结构，其特征在于，所述第一晶体管设有第一沟道，所述第二晶体管设有第二沟道，所述第一沟道和所述第二沟道共同设于所述突起结构中，并分别形成垂直沟道结构。
7.根据权利要求1或2所述的阻变存储器单元结构，其特征在于，所述第一字线或所述第二字线选中时，在其某两个连续的脉冲中，对所述第一位线或所述第二位线分别进行一位数据操作，实现二值数据存储功能。
8.根据权利要求1或2所述的阻变存储器单元结构，其特征在于，所述第一字线或所述第二字线选中时，在其某一个脉冲中，对所述第一位线和所述第二位线进行组合操作，实现多值数据存储功能。
9.一种基于权利要求1-8任意一项所述的阻变存储器单元结构的阻变存储器阵列结构，其特征在于，多个所述阻变存储器单元结构按行列设置形成阻变存储器阵列结构，其中，位于某行中的各所述阻变存储器单元的所述第一字线连接所述阻变存储器阵列的字线WLi，所述第二字线连接所述阻变存储器阵列的字线WLi+1，位于某列中的各所述阻变存储器单元的所述第一位线连接所述阻变存储器阵列的位线BLi，所述第二位线连接所述阻变存储器阵列的位线BLi+1，位于该某列中的各所述阻变存储器单元的所述第一源线连接所述阻变存储器阵列的源线SLi+1，所述第二源线连接所述阻变存储器阵列的源线SLi，其中，i为正整数。
CN201911306581.0A 2019-12-18 2019-12-18 一种阻变存储器单元及阵列结构 Active CN111146236B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911306581.0A CN111146236B (zh) 2019-12-18 2019-12-18 一种阻变存储器单元及阵列结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911306581.0A CN111146236B (zh) 2019-12-18 2019-12-18 一种阻变存储器单元及阵列结构

Publications (2)

Publication Number Publication Date
CN111146236A CN111146236A (zh) 2020-05-12
CN111146236B true CN111146236B (zh) 2023-09-05

Family

ID=70518698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911306581.0A Active CN111146236B (zh) 2019-12-18 2019-12-18 一种阻变存储器单元及阵列结构

Country Status (1)

Country Link
CN (1) CN111146236B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111652363B (zh) * 2020-06-08 2023-09-19 中国科学院微电子研究所 存算一体电路
CN116193862B (zh) * 2022-10-18 2024-03-08 北京超弦存储器研究院 存储单元、存储器和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872647A (zh) * 2009-04-27 2010-10-27 复旦大学 一次编程电阻随机存储单元、阵列、存储器及其操作方法
CN102169719A (zh) * 2010-02-25 2011-08-31 复旦大学 一次可编程电阻随机存储器、读写电路及其编程方法
CN109495272A (zh) * 2018-10-31 2019-03-19 复旦大学 一种基于忆阻器的强puf电路
CN110111827A (zh) * 2019-03-28 2019-08-09 上海集成电路研发中心有限公司 一种基于多个单值阻变存储器的多值阻变结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004051152B4 (de) * 2004-10-20 2007-12-20 Qimonda Ag NOR-Speicheranordnung von resistiven Speicherelementen
US7652914B2 (en) * 2007-01-09 2010-01-26 Qimonda North America Corp. Memory including two access devices per phase change element
JP5025702B2 (ja) * 2009-09-18 2012-09-12 株式会社東芝 半導体記憶装置
US8587982B2 (en) * 2011-02-25 2013-11-19 Qualcomm Incorporated Non-volatile memory array configurable for high performance and high density

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872647A (zh) * 2009-04-27 2010-10-27 复旦大学 一次编程电阻随机存储单元、阵列、存储器及其操作方法
CN102169719A (zh) * 2010-02-25 2011-08-31 复旦大学 一次可编程电阻随机存储器、读写电路及其编程方法
CN109495272A (zh) * 2018-10-31 2019-03-19 复旦大学 一种基于忆阻器的强puf电路
CN110111827A (zh) * 2019-03-28 2019-08-09 上海集成电路研发中心有限公司 一种基于多个单值阻变存储器的多值阻变结构

Also Published As

Publication number Publication date
CN111146236A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
US11862280B2 (en) Memory array decoding and interconnects
US7817466B2 (en) Semiconductor array including a matrix of cells and a method of making a semiconductor array having a matrix of cells
US11903223B2 (en) Thin film transistors and related fabrication techniques
JP6215653B2 (ja) 半導体記憶素子
TWI591633B (zh) 記憶體裝置
US8953361B2 (en) Stack memory apparatus
JP2021534532A (ja) メモリセルをプログラムするための技術
US8687406B2 (en) Semiconductor memory device and method of controlling the same
CN111312747B (zh) 一种阻变存储器单元及制备方法
CN103022042A (zh) 高度集成的可编程非易失性存储器及其制造方法
CN111146236B (zh) 一种阻变存储器单元及阵列结构
CN113012740A (zh) 包含多个装置层级上的数据线的存储器装置
WO2007137055A2 (en) High density magnetic memory cell layout for spin transfer torque magnetic memories utilizing donut shaped transistors
US8059469B2 (en) Semiconductor device including driving transistors
TW202249013A (zh) 用於記憶磚之解碼架構
CN113658620A (zh) 存储器电路及其操作方法
KR102022419B1 (ko) 가변 저항 메모리 장치 및 그 동작 방법
US20220366983A1 (en) Memory apparatus and methods for accessing and manufacturing the same
CN105321563A (zh) 非易失性半导体存储器
US20240049479A1 (en) Variable resistance non-volatile memory
CN115148246A (zh) 阻变存储单元及存储阵列
US10181496B1 (en) Programmable impedance memory device and related methods
KR20110096975A (ko) 상변화 메모리 장치의 레이아웃 구조
CN116863983A (zh) 密排式1t1r阵列架构及其数据处理方法
KR20090110555A (ko) 상 변화 메모리 장치 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant