CN101872647A - 一次编程电阻随机存储单元、阵列、存储器及其操作方法 - Google Patents

Abstract

本发明属存储器技术领域，涉及一种一次编程电阻随机存储单元、阵列、存储器及其操作方法。本发明提供的一次编程电阻随机存储单元使用二元或者二元以上的多元金属氧化物作并具有2T2R的结构特点，通过第一个存储电阻和第二个存储电阻的状态组合差异来代表存储状态“1”和“0”。该发明的一次编程电阻随机存储单元、阵列、存储器不容易受工艺偏差的影响，并具有读取速度快、读写容限高、不挥发的特点。

Description

一次编程电阻随机存储单元、阵列、存储器及其操作方法

技术领域

本发明属于存储器技术领域，涉及一种采用金属氧化物作为存储电阻的一次编程电阻随机存储单元技术，尤其涉及一种包括2T2R结构的一次编程电阻随机存储单元、存储阵列、存储器及其存储操作方法。

背景技术

非挥发存储器在断电时仍能保持所存储的数据，这使得非挥发存储器在各种不同类型的电子设备中有着及其广泛的应用。一次编程存储器(OTP)是常见的非挥发存储器中的一种，它通过字线和位线交叉的存储单元来存储逻辑信息，其中，常见的存储单元有熔丝、反熔丝和电荷俘获型器件(例如浮栅雪崩注入场效应管)。一次编程存储器一般是不可重复编程的。

对于熔丝和反熔丝型存储器，需要一个高电压来击穿电容绝缘层，在电击穿过程中会有高功耗的损失。此外，由于器件一旦被击穿后不能被再进行编程和擦除操作，所以对器件的测试条件要求较高，测试时不能击穿器件，同时也不能对器件进行加速测试，所以测试所花费的时间也将较长，影响了产品的良率。

对于电荷俘获型存储器，包括可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)，一般来说，用于制造这种类型的非挥发存储器的工艺制程要落后于先进的CMOS逻辑工艺。例如，用于快闪EEPROM的器件的工艺要比标准的先进CMOS工艺多加30％的掩膜步骤，以便制造高电压产生电路、浮栅结构、ONO层、三阱，以及在这些器件中一般具有的特殊的源和漏结所需的各种特殊的区域和结构。

据此，用于快闪结构的器件要落后于先进CMOS工艺一到两代，同时每个芯片的成本都要比后者贵30％。作为另一个例子，基于氧化层击穿效应的反熔丝器件的工艺必须适合于制作各种反熔丝结构和高电压电路，因此该工艺同样趋于比先进CMOS工艺落后一代。

随着工艺尺寸的缩小，上述的可编程只读存储器都会遇到瓶颈问题。例如，工业界普遍认为快闪存储器将遭遇物理极限瓶颈，FLASH的浮栅不能随技术代发展无限制减薄；而基于氧化层击穿效应的可编程只读存储器将遭遇软击穿(由于氧化层厚度变薄，发生软击穿的概率越大)的问题。

最近电阻随机存储器(resistive random access memory，简称为RRAM)因为其高密度、低成本、可突破技术代发展限制的特点引起高度关注，所使用的材料有相变材料、掺杂的SrZrO₃、铁电材料PbZrTiO₃、铁磁材料Pr_1-xCa_xMnO₃、二元金属氧化物材料、有机材料等。二元金属氧化物(如铜的氧化物、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物等)由于在组份精确控制、与集成电路工艺兼容性及成本方面的潜在优势格外受关注。

现有技术公开了电阻存储单元的I-V特性曲线的示意图(图1)，其中，(a)是采用极性不同的电压进行高阻和低阻间转换情形，曲线101表示起始态为高阻的IV曲线，电压扫描方向如箭头所示，当电压从0开始向正向逐渐增大到V_T1时，电流会突然迅速增大，表明存储电阻从高阻突变成低阻状态，图中电流增大不是无限制的，而是受回路中电流限制元件的约束，到达最大值(以下称为钳制值)后不再随电压增加而增加。曲线100表示起始态为低阻的状态，当电压由0向负向逐渐增大到V_T2时，电流会突然迅速减小，表明存储电阻从低阻突变成高阻状态。高阻和低阻分别代表不同的数据状态，这种改变是多次可逆的，由此可实现数据存储；(b)是采用极性相同的电压来进行高阻和低阻转换的情形，曲线101和100分别表示采用正向电压使存储电阻由高阻向低阻转换和由低阻向高阻转换的过程，而103和102分别表示采用负向电压使存储电阻由高阻向低阻转换和由低阻向高阻转换的过程。

在图1中，典型的高阻向低阻的转变电流为几微安，低阻向高阻转变的电流为几十微安，比基于氧化层击穿效应的存储器要小的多。另一方面，转变的电压明显小于浮栅型结构的存储器，所以电阻随机存储器同时具有低功耗的优点。

现有技术还公开了Cu_xO电阻随机存储器的疲劳特性示意图(图2)，其中，Cu_xO电阻在高阻或电阻间来回转换的次数(以下称为可擦写次数)能达到600次左右，因此，Cu_xO电阻随机存储器具有多次编程能力。同样，镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物等金属氧化物也具有多次编程的能力。

图3公开了基于传统1T1R电路结构的电阻存储单元的等效电路图示意图(a)和结构剖面图示意图(b)。其中，每个存储单元210中有一个存储电阻201和一个选通器件200，存储电阻201与选通器件200的一端202直接连接，图b中TE和BE分别代表电阻201的上电极和下电极。在示意图中选通器件200采用MOSFET(金属氧化物场效应晶体管)器件，201的另一端203与位线BL相连接，选通器件200通过控制端204与字线WL连接。位线BL与字线WL共同作用就选中交叉处的单个电阻201进行存储操作。选通器件200使得电信号只对耦合在字线-位线交叉对之间的单个电阻进行操作，而不会对其它的存储单元产生串扰。这种结构的特点是不同存储单元之间，在存储操作中的相互干扰小。

由于二元或者二元以上的多元金属氧化物的存储材料本身的稳定性、制造工艺偏差等原因，使得存储电阻的低阻阻值和高阻阻值的分布偏差较大，低阻阻值与高阻阻值之间的区别随阵列增大或存放时间的延长和读取次数的增加都有减小的趋势，即低阻阻值的上限和高阻阻值下线之间的差别越来越小，传统的1T1R结构越来越难满足存储器对读写容限的要求。同时当今存储器对速度和功耗的要求也越来越高，1T1R的结构在提高存储器读取速度和操作功耗上也遇到了瓶颈。因此，使存储器能准确有效的读写同时实现高速度和低功耗成是一个重要课题。

发明内容

本发明的目的在于，为克服现有技术一次编程存储器的高功耗、低速度的缺点，提供一种以二元或者二元以上的多元金属氧化物作为存储电阻介质的一次编程电阻随机存储单元及其存储操作方法。。

本发明提出的一次编程电阻随机存储单元，该存储器存储单元以二元或者二元以上的多元金属氧化物作为电阻存储介质，所述电阻随机存储器单元包括：第一选通管，与所述第一选通管串联连接的第一存储电阻，第二选通管，以及，与所述第二选通管串联连接的第二存储电阻；其中，所述一次编程电阻随机存储单元：(1)第一存储电阻处于第一电阻态且第二存储电阻处于第二电阻态时处于第一数据状态，(2)第一存储电阻处于第二电阻态且第二存储电阻处于第一电阻态时处于第二数据状态。

根据本发明所提供的一次编程电阻随机存储单元，其中，所述第一选通管与第二选通管的控制端并联连接于同一条字线。所述第一存储电阻和第二存储电阻分别与第一位线和第二位线连接。所述第一存储电阻和第二存储电阻都处于第一电阻态时，一次编程电阻随机存储单元处于初始状态。所述第一存储电阻和第二存储电阻都处第二电阻态时，一次编程电阻随机存储单元处于初始状态。所述存储电阻可以是铜的氧化物、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物之一。

根据本发明所提供的一次编程电阻随机存储单元，其中，所述第一选通管和第二选通管均是场效应管。所述作为第一选通管的场效应管的漏端与第一存储电阻串联连接，所述作为第二选通管的场效应管的漏端与第二存储电阻串联连接。还包括源线，所述作为第一选通管的场效应管的源端、作为第二选通管的场效应管的源端并联连接于所述源线。

同时，本发明同时提供上述一次编程电阻随机存储单元的操作方法，包括擦除操作方法、编程操作方法以及读取操作方法，其特征在于：

(1)擦除操作方法：所述第一选通管和第二选通管导通，对所述第一存储电阻两端和第二存储电阻两端均施加擦除电信号，所述第一存储电阻和所述第二存储电阻均变为第一电阻态。

(2)编程操作方法：所述存储器单元被擦除操作后，所述第二选通管导通，第二存储电阻两端均施加编程电信号后转换至第二电阻态，所述电阻存储单元被编程至第一数据状态；所述存储器单元被擦除操作后，所述第一选通管导通，第一存储电阻两端均施加编程电信号后转换至第二电阻态，所述电阻存储单元被编程至第二数据状态。

(3)读取操作方法：所述第一选通管和第二选通管导通，所述存储电阻两端施加读操作电信号，通过第一存储电阻两端流过的电流信号与第二存储电阻两端流过的电流信号进行比较判断所述存储器单元的数据状态。

根据本发明所提供的一次编程电阻随机存储单元的操作方法，其中，所述第一电阻态为高阻态，第二电阻态为低阻态。读取操作时，第一存储电阻两端流过的电流信号小于第二存储电阻两端流过的电流信号时，所述存储器单元为第一数据状态；第一存储电阻两端流过的电流信号大于第二存储电阻两端流过的电流信号时，所述存储器单元为第二数据状态。

根据本发明所提供的一次编程电阻随机存储单元的操作方法，其中，所述擦除操作的电信号与编程操作的电信号的极性相同或相反；所述电信号可以是电流脉冲信号或电压脉冲信号。

根据本发明所提供的一次编程电阻随机存储单元的操作方法，其中，所述操作方法还包括在擦除操作之前的一次激活操作。

本发明进一步提供包括M行×N列上述一次编程电阻随机存储单元的一次编程电阻随机存储阵列，该一次编程电阻随机存储阵列还包括：

用于行选中所述存储阵列中一次编程电阻随机存储单元的M条字线，

用于列选中所述存储阵列中一次编程电阻随机存储单元的N条第一位线、N条第二位线、N条位线选通控制线、N个第一位线选通管、N个第二位线选通管和源线，

以及用于读出被选中的一次编程电阻随机存储单元的第一数据状态或者第二数据状态的灵敏放大器；

灵敏放大器的第一输入端、第一位线、第一位线选通管、第一存储电阻、第一选通管和源线可以依次形成电流回路，灵敏放大器的第二输入端、第二位线、第二位线选通管、第二存储电阻、第二选通管和源线可以依次形成另一电流回路；

其中所述M和N均大于或等于2并为2的整数倍。

根据本发明所提供的一次编程电阻随机存储阵列，其中，条字线同时连接每行一次编程电阻随机存储单元的第一选通管和第二选通管的控制端。每个第一位线选通管串联于每条第一位线上用于实现该第一位线的选中，每个第二位线选通管串联于每条第二位线上用于实现该第二位线的选中；每条位线选通控制线用于同时控制与同一个一次编程电阻随机存储单元电连接的第一位线选通管和第二位线选通管。每行一次编程电阻随机存储单元的第一选通管和第二选通管同时并联连接于一条源线；相邻两行一次编程电阻随机存储单元可以共用一条源线。

本发明进一步提供包括上述一次编程电阻随机存储阵列的一次编程电阻随机存储器，该一次编程电阻随机存储器还包括：与一次编程电阻随机存储阵列相连接的字线行译码器，与一次编程电阻随机存储阵列相连接的位线列译码器，地址锁存模块，写驱动模块，灵敏放大器，输入/输出缓冲器，以及逻辑控制器。

本发明的技术效果是，本发明的一次编程电阻随机存储单元使用二元或者二元以上的多元金属氧化物作并具有2T2R的结构特点，通过第一个存储电阻和第二个存储电阻的状态组合差异来代表存储状态“1”和“0”，因此，特别是对存储阵列，不容易受工艺偏差的影响。进一步，2T2R结构特点的存储单元，采用读取互补状态的方法不需要任何参考电流源和电压源，从而使得存储单元的存储状态能够快速而准确地读出，具有读取速度高的特点，同时，由于二元或者二元以上的多元金属氧化物本身具有多次编程的能力以及不挥发的特点，所以该一次编程电阻随机存储单元具有高读写容限、不挥发的特点。

附图说明

图1是现有技术的电阻随机存储器的I-V特性曲线。

图2是现有技术的Cu_xO电阻随机存储器的疲劳特性示意图。

图3是现有技术的基于传统1T1R电路结构的电阻存储单元的等效电路图示意图(a)和结构剖面图示意图(b)。

图4是本发明所提供的一次编程电阻随机存储单元的电路结构示意图。

图5是本发明所提供的一次编程电阻随机存储阵列的电路结构示意图。

图6是本发明所提供的一次编程电阻随机存储器模块示意图。

图7是对本发明提供的一次编程电阻随机存储阵列进行操作的电路示意图。

图8是对本发明提供的一次编程电阻随机存储阵列进行读取操作的又一电路示意图。

具体实施方式

下文结合图示及参考实施例更具体地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。

实施例1

在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状。

图4是本发明所提供的一次编程电阻随机存储单元的电路结构示意图。如图4所示，包括两个一次编程电阻随机存储单元420和410。以一次编程电阻随机存储单元420为例，其包括第一存储电阻401以及与第一存储电阻相串联的第一选通管411、第二存储电阻402以及与第一存储电阻相串联的第二选通管412。在该实施例中，第一存储电阻401的一端与第一选通管411串联，另一端还与位线BL1a相连接；第二存储电阻402的一端与第一选通管412串联，另一端还与位线BL1b相连接。第一选通管和第二选通管可以通过电信号使其导通与关断，选通管可以为场效应选通管或者三极管等，在本实施例中，优选为场效应管，因此411和412同为相同参数的场效应管，第一选通管411的控制栅端和第二选通管412的控制栅端并联到同一字线WL1，第一选通管411和第二选通管412与各自的存储电阻串联的连接端均为漏端，其中，第一选通管411的源端和第二选通管412的源端并联到同一源线SL1。一次编程电阻随机存储单元421与一次编程电阻随机存储单元420的结构相同，同样包括第一存储电阻403、第一选通管413、第二存储电阻404、第二选通管414，传统上我称这种结构为2T2R(T：Transistor，R：Resistance)结构。第一存储电阻403的一端与第一选通管413串联，另一端与位线BL2a相连接，第二存储电阻404的一端与第二选通管414串联，另一端与位线BL2b相连接；第一选通管413的控制栅端和第二选通管414的控制栅端并联到同一字线WL1，第一选通管413的源端和第二选通管414的源端并联到同一源线SL1。其中，第一存储电阻(401和403)第二存储电阻(402和404)均具为有存储特性的二元或者二元以上的多元金属氧化物，第一存储电阻和第二存储电阻可以为铜的氧化物、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物或者锌的氧化物，第一存储电阻和第二存储电阻在电信号(包括电压信号和电流信号)作用下实现高阻态(High resistance，H)和低组态(Lowresistance，L)之间来回转换。

继续参考图4，说明一次编程电阻随机存储单元420的存储数据原理。如果，一次编程电阻随机存储单元420中的第一存储电阻401处于低阻状态(L)，第二存储电阻402处于高阻状态(H)，我们定义一次编程电阻随机存储单元420处于第二数据状态；如果，一次编程电阻随机存储单元420中的第一存储电阻401处于高阻状态(H)，第二存储电阻402处于低阻状态(L)，我们定义一次编程电阻随机存储单元420处于第一数据状态。当一次编程电阻随机存储单元420处于第二数据状态时，依次从BL1a流过第一存储电阻401、第一选通管411(第一选通管411导通)和SL1的电流大于依次从BL1b流过第二存储电阻402、第二选通管412(第二选通管412导通)和SL1的电流；当一次编程电阻随机存储单元420处于第一数据状态时，依次从BL1a流过第一存储电阻401、第一选通管411(第一选通管411导通)和SL1的电流小于依次从BL1b流过第二存储电阻402、第二选通管412(第二选通管412导通)和SL1的电流。该发明中就是根据电流的大小关系来区分存储状态的。在图4所示实施例中，一次编程电阻随机存储单元420处于第二存储状态，一次编程电阻随机存储单元421处于第一存储状态。本发明所称的“第一数据状态”和“第二数据存储状态”均是相对，我们可以定义第一数据状态为逻辑低值(二进制的“0”状态)、第二数据状态为逻辑高值(二进制的“1”状态)，也可以定义第一数据状态为逻辑低高值(二进制的“1”状态)、第二数据状态为逻辑低值(二进制的“0”状态)。进一步，当第一存储电阻401和第二存储电阻402都处于高阻态时，我们定义一次编程电阻随机存储单元处于初始状态，通常在对一次编程电阻随机存储单元进行写第一数据状态或者第二数据状态之前，一次编程电阻随机存储单元处于初始状态。由于第一存储电阻和第二存储电阻实际上具有多次编程操作能力，所以本发明所提供的一次编程随机存储单元同样具有多次编程操作能力，因此相对传统的一次编程随机存储单元具有高读写容限的特点。

本发明同时提供图4所示一次编程随机存储单元的操作方法。一次编程随机存储单元的操作方法包括擦除操作方法、编程操作方法以及读取操作方法。结合图4，依次对一次编程随机存储单元的擦除操作方法、编程操作方法以及读取操作方法进行说明。

对于擦除操作方法，结合图4所示，首先施加一导通电压至字线WL1，使得选通晶体管411、412、413、414导通，并在位线(包括位线BL1a、BL1b、BL2a、BL2b)与源线SL1之间施加一擦除电压(或电流)信号，使得存储单元420、421中的存储电阻401、402、403、404都被擦除成高阻值状态，此时，一次编程随机存储单元420、421均为所定义的初始状态。应当说明的是，存储单元的初始状态也可以定义为存储电阻401、402、403、404都被擦除成低阻值状态，不受本发明的限制，但是大多数以二元或者二元以上的多元金属氧化物作为存储电阻介质的存储电阻，由低阻向高阻的编程过程(Reset)比由高阻向低阻的编程过程(Set)的功耗低，对于一次编程随机存储单元，在出厂后，客户端通过使用Set操作过程实现编程，这样对用户端的编程功耗相对以Reset操作过程实现编程的方法更低。

对于编程操作方法，以Set操作过程实现编程操作为例，结合4所示，当存储电阻401、402、403、404都被擦除成高阻值状态，对于存储单元420，施加一电压(或电流)信号至字线WL1，导通选通晶体管411、412，在位线BL1a与源线SL1之间施加一编程电压(或电流)信号，使得第一存储电阻401被编程为低阻值，同时使第二存储电阻402相连的位线BL1b处于浮空状态，故第二存储电阻402不会被编程，第二存储电阻402仍然为高阻值，这样第一存储电阻401为低阻值而第二存储电阻402为高阻值，故表示存储了数据“1”；对于存储单元421，施加一电压至字线WL1，导通选通晶体管413、414，在位线BL2b与源线SL1之间施加一编程电压(或电流)信号，使得第二存储电阻404被编程为低阻值，同时使第一存储电阻403相连的位线BL2a处于浮空状态，故第一存储电阻403不会被编程，第一存储电阻403仍然为高阻值，这样第一存储电阻403为高阻值而第二存储电阻404为高阻值，故表示存储了数据“0”。在该实施例中，所述电压(或电流)信号可以为脉冲信号，脉冲信号通常具有脉冲高度、脉冲时间、下降时间等等参数，脉冲信号的形状根据作为第一存储电阻或第二存储电阻的要求决定，其不受本发明范围限制。在该实施例中，擦除操作的电压信号(或者电流信号)与编程操作的电压信号(或者电流信号)的极性相同或相反，根据第一存储电阻和第二存储电阻的编程极性要求确定，例如以CuxO作为存储操作时，以图1为例，要求从低阻到高阻状态转变为为负向电压信号，而高阻到地阻状态转变为为正向电压信号，进行擦除操作时，为使所有存储单元均达到高阻状态，一般施加负的电压信号(极性为负)，而为了实现编程操作，为使某些存储电阻均从高阻状态向低阻态转变，一般施加正的电压信号(极性为正)。以Reset操作过程实现编程操作的实施例与上述编程操作过程的差异是使用电信号的差异。

对于读取操作方法，结合4所示，例如读取一次编程随机存储单元420的数据状态时，首先，字线WL1上施加信号使第一选通管411、第二选通管412同时导通，位线BL1a和SL1之间时间读取操作的电压(或者电流)信号，位线BL1b和SL1之间时间读取操作的电压(或者电流)信号，完成存储电阻两端施加读操作电信号步骤；其次，通过第一存储电阻401两端流过的电流信号与第二存储电阻402两端流过的电流信号进行比较判断存储器单元420的数据状态，在该实施例中，第一存储电阻401两端流过的电流信号大于第二存储电阻402两端流过的电流信号，存储器单元420处于第二数据状态，从读取了存储了数据“1”。同理，读取一次编程随机存储单元421的数据状态时，第一存储电阻403两端流过的电流信号小于第二存储电阻404两端流过的电流信号，存储器单元421处于第一数据状态，从读取了存储了数据“0”。

读取传统的1T1R结构的一次编程随机存储单元时一般需要一个参考电流源或者电压源，由于使用二元或者二元以上的多元金属氧化物作为存储电阻介质的存储电阻具有低阻阻值和高阻阻值的分布偏差较大的特点，高低阻值区别不显著时，很难选取合适的参考电流或电压源来读出电阻的状态，具体而言，在高阻阻值和低阻阻值这两种状态下，读取操作时流过存储电阻的电流或者存储电阻上的电压将和参考电流源或电压源越来越接近，从而使得灵敏放大器很难准确和快速地读取存储电阻的状态。进一步，同时由于制造时工艺偏差等原因，同一个存储阵列中不同位置的存储电阻电阻阻值在相同状态(高阻或低阻)偏差较大，因此一个固定参考的电流源或电压源很难正确地读取存储阵列中的所有单元，从而造成读出错误。因此，相比传统的1T1R结构的一次编程随机存储单元而言，由于本发明的存储单元的2T2R结构特点，采用读取互补状态的方法不需要任何参考电流源和电压源，从而使得存储单元的存储状态能够快速而准确地读出，并且这种结构不受工艺偏差的影响。

在某些金属氧化物(例如，CuxO)存储电阻用来材料制作成的第一存储电阻和第二存储电阻时，需要首先对存储电阻进行一次激活操作，存储电阻才具有存储特性。针对图4所示的实施例进行激活操作时，同样，首先施加一导通电压至字线WL1，使得选通晶体管411、412、413、414导通，并在位线(包括位线BL1a、BL1b、BL2a、BL2b)与源线SL1之间施加一激活电压(或电流)信号，使得存储单元420、421中的存储电阻401、402、403、404都被激活，此时存储电阻401、402、403、404一般均为低阻状态。然后，可对存储单元再进行擦除操作。

实施例2

图5本发明所提供的一次编程电阻随机存储阵列的电路结构示意图。应当理解，实际实施时存储阵列可以根据需要而变化行数和列数，这里便于说明，只描述为M行N列。如图图5所示，存储阵列包括M行×N列一次编程电阻随机存储单元，一次编程电阻随机存储阵列的第一行包括存储单元551、552、至55N，每个存储单元为这个存储阵列的一个基本单元，存储单元551包括了第一存储电阻501、第二存储电阻502以及第一选通管511、第二选通管512，其结构与图4所述的实施例基本相同。WL₁到WL_M为M条字线，用于行选中存储阵列中一次编程电阻随机存储单元。每条字线同时连接每行一次编程电阻随机存储单元的第一选通管和第二选通管的控制端。一次编程电阻随机存储阵列的第一列包括存储单元551、561等，每一列包括M个存储单元。BL1a到BLNa为N条用于列选中所述存储阵列中一次编程电阻随机存储单元的N条第一位线；BL1b到BLNb为N条用于列选中上述存储阵列中一次编程电阻随机存储单元的N条第二位线；sel1到selN为N条位线选通控制线，521a到52Na为N个第一位线选通管、521b到52Nb为N个第二位线选通管和源线，第一位线选通管串联于每条第一位线上用于实现该第一位线的选中，每个第二位线选通管串联于每条第二位线上用于实现该第二位线的选中；每条位线选通控制线用于同时控制每列存储单元的第一位线选通管和第二位线选通管，例如，sel1用于控制第一列的第一位线选通管521a和第二位线选通管521b，依此类推，selN用于控制第一列的第一位线选通管52N1a和第二位线选通管52Nb，通过位线选通控制线在位线选通管上加控制信号，实现位线的选中。

继续如图5所示，一次编程电阻随机存储阵列包括SL1到SL_M/2条源线，每行一次编程电阻随机存储单元的第一选通管和第二选通管同时并联连接于一条源线。每相邻的两行一次编程电阻随机存储单元可以共用一条源线，存储单元551和存储单元561共享一个源端，第一行和第二行的源端通过导线SL1连接在一起，其它依此类推，因此，M行存储单元只需要M/2条源线。通过共享源端可以减少存储单元的尺寸，另一方面在保持面积不变的同时可以使得源线宽度变宽，这样可以减少源线的电阻，同时可以允许更多的电流流过源线，这意味着每一行可以连接更多的存储单元。

继续如图5所示，一次编程电阻随机存储阵列包括灵敏放大器540，灵敏放大器540用于读出被选中的一次编程电阻随机存储单元的第一数据状态或者第二数据状态；灵敏放大器540的两个输入端为531和532，灵敏放大器540的第一输入端531、第一位线BL1a、第一位线选通管521a、第一存储电阻501、第一选通管511和源线SL1依次串连连接在一起，可以依次形成电流回路，灵敏放大器540的第二端532、第二位线BL1b、第二位线选通管521b、第二存储电阻502、第二选通管512和源线SL1依次串连连接在一起，可以依次形成另一电流回路；

继续如图5所示，以读取出存储单元551的存储数据为例说明该存储阵列的基本操作方法。施加一导通电压至WL1导通存储单元551的第一个选通管511和第二个选通管512，施加一导通电压至sel1导通位线选通管521a和521b，由于存储单元551中第一存储电阻501和第二存储电阻502的阻值状态是处于互补状态，故在灵敏放大器540的两端531、532施加一相同的读取电压，通过导通相应的选通管511、512、521a、521b，由于第一存储电阻和第二存储电阻阻值的差别，导致流入灵敏放大器540输入端531、532的电流不同，灵敏放大器540放大这种差别，输出比较放大后的电平，来表示读出数据“0”或是“1”。具体来说，当存储单元551中第一存储电阻为低电阻、第二存储电阻为高电阻时，灵敏放大器540通过比较放大后输出高电平，表示存储单元551中存储的数据为“1”；当存储单元551中第一存储电阻为高电阻、第二存储电阻为低电阻时，灵敏放大器540通过比较放大后输出低电平，表示存储单元551中存储的数据为“0”。

图5所示的存储阵列实际上是存储器集成电路电路的一部分，该集成电路包括许多其它公知的元件，例如灵敏放大器、行译码器、列译码器、写驱动、输入/输出缓冲器等等。图6所示为本发明所提供的一次编程电阻随机存储器模块示意图，如图所示的存储器600，它包括存储单元阵列601、列译码器602、行译码器603、地址锁存器604、控制逻辑605、灵敏放大器606、写驱动电路607和输入输出缓冲器608。在读写存储器600时，外界输入的地址信号锁存在地址锁存器604中，行地址信号输入到与地址锁存器604相连接的行译码器603中，列地址信号输入到与地址锁存器604相连接的列译码器602中，列译码器602和行译码器603的输出分别选中存储单元阵列601中相应的一行和一列。在进行写入存储器操作时，外界的数据信号通过输入输出缓冲器608输入到写驱动电路607中，写驱动电路607根据输入的数据生成相应的写电压或写电流到存储单元阵列601中，进行写入操作；在进行读取操作时，灵敏放大器606施加一定的读信号到存储单元阵列601中，根据存储单元不同的状态读出相应的数据信号，数据信号通过输入输出缓冲器608输出至外界。控制逻辑605控制着列译码器602、行译码器603、地址锁存器604、灵敏放大器606、写驱动电路607和输入输出缓冲器608这些模块的时序，从而使得整个存储器600正常工作。需要指出的是存储器600只是说明性的，因为必要时可能使用许多其它技术来对存储阵列进行寻址、将数据输入或输出存储阵列、提供存储阵列所需要的各种工作电压等。

实施例3

图7所示为对本发明提供的一次编程电阻随机存储阵列进行操作的电路示意图。如图7所示，其存储阵列结构与图5所示相同，只是增加了用于操作的擦除和编程、读取电路部分。擦除和编程、读取电路由以下几部分组成：列译码器602、行译码器603、写驱动电路607、灵敏放大器606、输入输出缓冲608、数据控制信号750，数据选择传输晶体管751、752，反相器753，擦除控制传输管761、763，编程控制传输管762、765，读取控制传输管764。以下对本发明提供的存储阵列的具体操作方法作详细说明。

第一，擦除方法

存储阵列在交付用户编程前需要进行擦除工作，即把存储阵列全部擦除成高阻状态，进入一次编程使用状态。

如前所述，在存储电阻两端加一定极性，幅度和宽度的电脉冲信号可将存储电阻擦除成高阻态。需要理解的是擦除操作所用电信号的极性，幅度和宽度会因存储器应用的不同或者选用的存储电阻材料的不同或制造工艺的不同而不尽相同。

在一个实施例中，将存储电阻与位线相连接的一端接高电平，将存储电阻与选通晶体管相连接的一端接低电平来对存储电阻进行擦除操作。按照先对存储阵列中存储单元的第一存储电阻进行擦除操作，接着对存储单元第二存储电阻进行擦除操作，然后对下一个存储单元按上述操作方法进行擦除，直到存储阵列中所有存储单元都被擦除。

参照图7，首先对存储单元731中第一存储单元701进行擦除。行译码器603使得字线WL1为高电平，其余字线为低电平，列译码器602使得输出信号sel1为高电平，其余输出为低电平，这样位线选通管721a导通。这时，施加相应的电平使得擦除控制传输管761、763导通，而编程控制传输管762、765和读取控制传输管764都处于关断状态。施加高电平至数据控制信号750，使得数据选择传输晶体管751导通，而数据选择传输晶体管752由于通过反相器753与数据控制信号750相连接，故处于关断状态。这样与存储单元731中第一存储电阻701一端相连接的位线BL1a通过数据选择传输晶体管751和擦除控制传输管761连接到接地电平，而与存储单元731中第一存储电阻701另一端，通过第一选通管711，经过源线SL1和擦除控制传输管763连接到写驱动电路607，写驱动电路607将产生的擦除电压通过上述路径施加到存储电阻701的一端，对其进行擦除操作。

对存储单元731中第一存储电阻701进行擦除完成后，开始对第二存储电阻702进行擦除。同样，行译码器603使得字线WL1为高电平，其余字线为低电平，列译码器602使得输出信号sel1为高电平，其余输出为低电平，这样位线选通管721b导通。这时，施加相应的电平使得擦除控制传输管761、763导通，而编程控制传输管762、765和读取控制传输管764都处于关断状态。施加低电平至数据控制信号750，使得数据选择传输晶体管751关断，而数据选择传输晶体管752由于通过反相器753与数据控制信号750相连接，故处于导通状态。这样与存储单元731中第二存储电阻702一端相连接的位线BL1b通过数据选择传输晶体管752和擦除控制传输管761连接到接地电平，而与存储单元731中第二存储电阻702另一端，通过第二选通管712，经过源线SL1和擦除控制传输管763连接到写驱动电路607，写驱动电路607将产生的擦除电压通过上述路径施加到存储电阻702的一端，对其进行擦除操作。

这样，通过上述过程对存储单元731进行了擦除操作，存储单元中第一存储电阻701和第二存储电阻702都被擦除成高阻态。

将列译码器602和行译码器603的输出依次改变，重复上述过程，完成对整个存储整列的擦除操作。

需要理解的是，以上所述的擦除方法只是一个典型的实施例，擦除方法本身包括但并不限于上述擦除方法。擦除方法可以根据需要，按存储单元地址值增序或降序依次擦除，也可按其它顺序擦除。可以按照前述实施例的擦除方法每次对一个存储电阻进行擦除操作，也可以每次对多个存储电阻进行擦除操作。例如，使得列译码器602的输出sel1、sel2、...selN同时为高电平，这样，存储阵列中字线WL1所对应的第一行存储单元中所有第一存储电阻都可以被同时擦除。

第二，编程方法

如前所述，施加一定极性的电压(或电流)至存储单元中存储电阻两端，存储电阻就会被编程至低阻状态。假设要写入的数据是“1”，则对存储单元中第一存储电阻进行编程操作；假设要写入的数据是“0”，则对存储单元中第二存储电阻进行编程操作。

假设要写入的数据是二进制“1”，参照图7，行译码器603使得字线WL1为高电平，其余字线为低电平，列译码器602使得输出信号sel1为高电平，其余输出为低电平，这样位线选通管721a导通。这时，施加相应的电平使得编程控制传输管762、765导通，而擦除控制传输管761、763和读取控制传输管764都处于关断状态。施加高电平至数据控制信号750，使得数据选择传输晶体管751导通，而数据选择传输晶体管752由于通过反相器753与数据控制信号750相连接，故处于关断状态。这样与存储单元731中第一存储电阻701一端相连接的位线BL1a通过数据选择传输晶体管751和擦除控制传输管761连接到写驱动电路607，而与存储单元731中第一存储电阻701另一端，通过第一选通管711，经过源线SL1和擦除控制传输管763连接到接地电平，写驱动电路607将产生的编程电压通过上述路径施加到存储电阻701的一端，对其进行编程操作，存储电阻701被编程至低阻，因此，二进制数据“1”被写入了存储单元731。

假设要写入的数据是二进制“0”，参照图7，同样，行译码器603使得字线WL1为高电平，其余字线为低电平，列译码器602使得输出信号sel1为高电平，其余输出为低电平，这样位线选通管721b导通。这时，施加相应的电平使得编程控制传输管762、765导通，而擦除控制传输管761、763和读取控制传输管764都处于关断状态。施加低电平至数据控制信号750，使得数据选择传输晶体管751关断，而数据选择传输晶体管752由于通过反相器753与数据控制信号750相连接，故处于导通状态。这样与存储单元731中第二存储电阻702一端相连接的位线BL1b通过数据选择传输晶体管752和擦除控制传输管761连接到写驱动电路607，而与存储单元731中第二存储电阻702另一端，通过第二选通管712，经过源线SL1和擦除控制传输管763连接到接地电平，写驱动电路607将产生的擦除电压通过上述路径施加到存储电阻702的一端，对其进行擦除操作，存储电阻702被编程至低阻，因此，二进制数据“0”被写入了存储单元731。

第三，激活操作

如前所述，多种材料可以适用于本存储器存储电阻，在某些材料制作成的存储电阻，在对存储器进行操作前，需进行一次激活操作。

在一个实施例中，按照先对存储阵列中存储单元的第一存储电阻进行激活操作，接着对存储单元第二存储电阻进行激活操作，然后对下一个存储单元按上述操作方法进行激活，直到存储阵列中所有存储单元都被激活。

参照图7，行译码器603使得字线WL1为高电平，其余字线为低电平，列译码器602使得输出信号sel1为高电平，其余输出为低电平，这样位线选通管721a导通。这时，施加相应的电平使得编程控制传输管762、765导通，而擦除控制传输管761、763和读取控制传输管764都处于关断状态。施加高电平至数据控制信号750，使得数据选择传输晶体管751导通，而数据选择传输晶体管752由于通过反相器753与数据控制信号750相连接，故处于关断状态。这样与存储单元731中第一存储电阻701一端相连接的位线BL1a通过数据选择传输晶体管751和擦除控制传输管761连接到写驱动电路607，而与存储单元731中第一存储电阻701另一端，通过第一选通管711，经过源线SL1和编程控制传输管765连接到接地电平，写驱动电路607将产生的激活电压通过上述路径施加到存储电阻701的一端，对其进行激活操作，存储电阻701被激活。

按照上述类似过程对存储电阻702进行激活，这样，通过上述过程对存储单元731进行了激活操作，将列译码器602和行译码器603的输出依次改变，重复上述过程，完成对整个存储整列的激活操作。

通常来说，写驱动电路所产生的激活操作的电压(或电流)要比编程电压要来的大。

还需要理解的是，本发明所述的一次编程电阻随机存储单元，用户在实际使用时只会对其进行编程操作，而激活和擦除操作一般发生在交给用户使用前，激活和擦除操作并不必开放给最终的用户，所以实现相应操作所需的写驱动和时序控制并不一定需要由存储芯片内部的功能模块提供。通常情况下，擦除操作的功耗要比编程操作大，而激活电压也要比编程电压来的高，因此，在一些应用场合例如在嵌入式系统中，为了减少产生激活、擦除、编程这3种电压(或电流)的驱动电路的面积，将激活操作和擦除操作所需的电压(或电流)通过外接端口施加，而无需芯片内的驱动电路产生，这样芯片内的驱动电路只需产生一种编程电压(或电流)，减小了驱动电路的面积。

参照图8是激活操作和擦除操作所需的电压(或电流)通过外接端口施加的一个实施例。参照图8并与图7相比较，激活端口801与数据选择传输晶体管751、752相连接，激活时所需的电压或电流由外界通过激活端口801所提供，擦除控制传输管761、763和编程控制传输管762、765都处于关断状态，被选中的待激活存储电阻经过源线SL1和读取控制传输管764连接到接地电平。擦除端口802与擦除控制传输管763的一端相连接，擦除时所需的电压或电流由外界通过擦除端口802所提供，其它译码和控制电平与前文所述擦除方法相同。

第四，读取方法

利用灵敏放大器对存储单元所存数据进行读取，这也是本发明所述存储器正常使用状态下的读取方法。

参照图7，在进行读取操作时，首先，行译码器603使得字线WL1为高电平，其余字线为低电平，列译码器602使得输出信号sel1为高电平，其余输出为低电平，这样位线选通管721a、721b导通。同时，施加相应的电平使得读取控制传输管764导通，而擦除控制传输管761、763和编程控制传输管762、765都处于关断状态。灵敏放大器606的在其两端741、742施加一相同的读出电压，读出电压通过位线选通管721a和721b分别将电压施加到存储单元731中第一存储电阻701和第二存储电阻702的两端，由于写入数据的存储单元731中，存储电阻701和702必定一个处于低阻态而另一个处于高阻态，故流过存储电阻701和702的电流也有差别，这种差别被与之相连接的灵敏放大器606所检测并放大，最终输出一个电平，来表示存储在存储单元731中的存储数据。

需要指出的是，该具体实施方式中将始终定义“1”为第一存储电阻呈低阻，第二存储电阻呈高阻的状态，相反为“0”。应该理解的是，此定义只是为了便于阐述，而本发明并不限于此定义。本实施例中的存储电阻均具有高阻和低阻两种状态，高阻状态定义为第一电阻状态，低阻状态定义为第二电阻状态，由于该发明的2T2R结构的对称性，可以推断，高阻状态可以定义为第二电阻状态，低阻状态可以定义为第一电阻状态。

在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (21)

1.一种一次编程电阻随机存储单元，其特征在于以二元或者二元以上的多元金属氧化物作为存储电阻介质，所述电阻随机存储器单元包括：

第一选通管，

与所述第一选通管串联连接的第一存储电阻，

第二选通管，

以及，与所述第二选通管串联连接的第二存储电阻；

其中，所述一次编程电阻随机存储单元：(1)第一存储电阻处于第一电阻态且第二存储电阻处于第二电阻态时处于第一数据状态，(2)第一存储电阻处于第二电阻态且第二存储电阻处于第一电阻态时处于第二数据状态。

2.根据权利要求1所述的一次编程电阻随机存储单元，其特征在于，所述第一选通管与第二选通管的控制端并联连接于同一条字线。

3.根据权利要求1所述的一次编程电阻随机存储单元，其特征在于，所述第一存储电阻和第二存储电阻分别与第一位线和第二位线连接。

4.根据权利要求1所述的一次编程电阻随机存储单元，其特征在于，所述第一存储电阻和第二存储电阻都处于第一电阻态时，一次编程电阻随机存储单元处于初始状态。

5.根据权利要求1所述的一次编程电阻随机存储单元，其特征在于，所述第一存储电阻和第二存储电阻都处第二电阻态时，一次编程电阻随机存储单元处于初始状态。

6.根据权利要求1所述的一次编程电阻随机存储单元，其特征在于，所述第一选通管和第二选通管均是场效应管。

7.根据权利要求6所述的一次编程电阻随机存储单元，其特征在于，所述作为第一选通管的场效应管的漏端与第一存储电阻串联连接，所述作为第二选通管的场效应管的漏端与第二存储电阻串联连接。

8.根据权利要求6所述的一次编程电阻随机存储单元，其特征在于，还包括源线，所述作为第一选通管的场效应管的源端、作为第二选通管的场效应管的源端并联连接于所述源线。

9.根据权利要求1所述的一次编程电阻随机存储单元，其特征在于，所述存储电阻是铜的氧化物、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物或锌的氧化物之一。

10.一种包括M行×N列如权利要求1所述一次编程电阻随机存储单元的一次编程电阻随机存储阵列，其特征在于，还包括：

用于行选中所述存储阵列中一次编程电阻随机存储单元的M条字线，

用于列选中所述存储阵列中一次编程电阻随机存储单元的N条第一位线、N条第二位线、N条位线选通控制线，N个第一位线选通管、N个第二位线选通管和源线，

以及用于读出被选中的一次编程电阻随机存储单元的第一数据状态或者第二数据状态的灵敏放大器；

灵敏放大器的第一输入端、第一位线、第一位线选通管、第一存储电阻、第一选通管和源线可以依次形成电流回路，灵敏放大器的第二输入端、第二位线、第二位线选通管、第二存储电阻、第二选通管和源线可以依次形成另一电流回路；

其中所述M和N均大于或等于2并为2的整数倍。

11.根据权利要求10所述的一次编程电阻随机存储阵列，其特征在于，每条字线同时连接每行一次编程电阻随机存储单元的第一选通管和第二选通管的控制端。

12.根据权利要求10所述的一次编程电阻随机存储阵列，其特征在于，每个第一位线选通管串联于每条第一位线上用于实现该第一位线的选中，每个第二位线选通管串联于每条第二位线上用于实现该第二位线的选中；每条位线选通控制线用于同时控制与同一个一次编程电阻随机存储单元电连接的第一位线选通管和第二位线选通管。

13.根据权利要求10所述的一次编程电阻随机存储阵列，其特征在于，每行一次编程电阻随机存储单元的第一选通管和第二选通管同时并联连接于一条源线。

14.根据权利要求13所述的一次编程电阻随机存储阵列，其特征在于，相邻两行一次编程电阻随机存储单元可以共用一条源线。

15.一种包括如权利要求10所述的一次编程电阻随机存储阵列的一次编程电阻随机存储器，其特征在于，还包括：

与一次编程电阻随机存储阵列相连接的字线行译码器，

与一次编程电阻随机存储阵列相连接的位线列译码器，

地址锁存模块，

写驱动模块，

灵敏放大器，

输入/输出缓冲器，

以及逻辑控制器。

16.一种如权利要求1所述的一次编程电阻随机存储单元单元的操作方法，包括擦除操作方法、编程操作方法以及读取操作方法，其特征在于：

(1)擦除操作方法：所述第一选通管和第二选通管导通，对所述第一存储电阻两端和第二存储电阻两端均施加擦除电信号，所述第一存储电阻和所述第二存储电阻均变为第一电阻态；

(2)编程操作方法：所述存储器单元被擦除操作后，所述第二选通管导通，第二存储电阻两端均施加编程电信号后转换至第二电阻态，所述电阻存储单元被编程至第一数据状态；所述存储器单元被擦除操作后，所述第一选通管导通，第一存储电阻两端均施加编程电信号后转换至第二电阻态，所述电阻存储单元被编程至第二数据状态；

(3)读取操作方法：所述第一选通管和第二选通管导通，所述存储电阻两端施加读操作电信号，通过第一存储电阻两端流过的电流信号与第二存储电阻两端流过的电流信号进行比较判断所述存储器单元的数据状态。

17.根据权利要求16所述的操作方法，其特征在于，所述第一电阻态为高阻态，第二电阻态为低阻态。

18.根据权利要求17所述的操作方法，其特征在于，读取操作时，第一存储电阻两端流过的电流信号小于第二存储电阻两端流过的电流信号时，所述存储器单元为第一数据状态；第一存储电阻两端流过的电流信号大于第二存储电阻两端流过的电流信号时，所述存储器单元为第二数据状态。

19.根据权利要求16所述的操作方法，其特征在于，所述擦除操作的电信号与编程操作的电信号的极性相同或相反。

20.根据权利要求15或19所述的操作方法，其特征在于，所述电信号是电流脉冲信号或电压脉冲信号。

21.根据权利要求16所述的操作方法，其特征在于，所述操作方法还包括在擦除操作之前的一次激活操作。

Images