CN113284530B - 一种磁性随机存储器及其读写方法 - Google Patents

一种磁性随机存储器及其读写方法 Download PDF

Info

Publication number
CN113284530B
CN113284530B CN202110559790.7A CN202110559790A CN113284530B CN 113284530 B CN113284530 B CN 113284530B CN 202110559790 A CN202110559790 A CN 202110559790A CN 113284530 B CN113284530 B CN 113284530B
Authority
CN
China
Prior art keywords
nmos tube
tunnel junction
magnetic tunnel
junction mtj
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110559790.7A
Other languages
English (en)
Other versions
CN113284530A (zh
Inventor
王超
徐俊
陆楠楠
吴楚彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202110559790.7A priority Critical patent/CN113284530B/zh
Publication of CN113284530A publication Critical patent/CN113284530A/zh
Application granted granted Critical
Publication of CN113284530B publication Critical patent/CN113284530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Abstract

本发明公开一种磁性随机存储器及其读写方法，属于非易失性存储器领域，存储单元根据外部使能信号En在1T‑1MTJ和2T‑2MTJ存储单元阵列之间切换，1T‑1MTJ存储单元阵列具有较大的存储密度，2T‑2MTJ存储单元阵列具有较高的读取可靠性。读取过程中，当NMOS管N1、NMOS管N3、NMOS管N5和NMOS管N6导通，NMOS管N2和NMOS管N4关闭时，磁性隧道结MTJ_a和MTJ_b为数据单元，读取方式是基于2T‑2MTJ单元架构；当NMOS管N1(N2)、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7打开，NMOS管N2(N1)和NMOS管N3关闭时，磁性隧道结MTJ_a(MTJ_b)为数据单元，读取方式是基于1T‑1MTJ单元架构。本发明的读写方法使存储单元在高可靠的2T‑2MTJ单元和高密度的1T‑1MTJ单元之间进行切换，适用于不同的应用场景，同时可以辅助进行读写错误的判断。

Description

一种磁性随机存储器及其读写方法
技术领域
本发明涉及非易失性存储器技术领域，特别涉及一种磁性随机存储器及其读写方法。
背景技术
磁性随机存储器是一种新型的非易失性信息存储器，具有功耗低、读写速度快、可靠性高和兼容标准CMOS工艺等优点。随着半导体技术的不断发展，不断更新的电子产品对存储器的性能提出了更高的要求，包括更高的密度、更高的读写速度和更低的功耗等。
典型的MRAM存储单元具有1T-1MTJ和2T-2MTJ两种单元结构；其中1T-1MTJ存储单元，其读取电路需要引入参考单元。参考单元通常由几个磁性隧道结MTJ组成，参考单元与数据单元之间的阻值窗口比磁性隧道结MTJ的高低阻值窗口更小；同时，由于磁性隧道结MTJ的温度特性和电压偏置效应，加大了参考单元的设计难度和读取电路的读出错误率，影响电路的可靠性。
为了解决上述问题，提出了2T-2MTJ的存储单元结构，采用自参考的形式，单元中的两个磁性隧道结MTJ始终处于相反的存储状态，采用该存储单元结构会提升存储器的读出可靠性，但是用两个存储状态互补的单元存储1bit数据，会增大存储阵列的面积。
发明内容
本发明的目的在于提供一种磁性随机存储器及其读写方法，以解决背景技术中的问题。
为解决上述技术问题，本发明提供了一种磁性随机存储器，包括逻辑控制电路、存储单元、参考单元和灵敏放大器SA；
所述逻辑控制电路通过源线SL_a、源线SL_b、位线BL_a、位线BL_b和字线WL连接存储单元，通过En_a线、En_b线、En_c线和En_REF线分别连接NMOS管N1、NMOS管N2、NMOS管N3和NMOS管N4的栅端，通过SE线连接灵敏放大器SA；
所述灵敏放大器SA用于数据信号的放大和读出。
可选的，所述存储单元包括磁性隧道结MTJ_a和NMOS管N5、磁性隧道结MTJ_b和NMOS管N6；NMOS管N5的源端连接源线SL_a，漏端连接磁性隧道结MTJ_a的一端，磁性隧道结MTJ_a的另一端连接位线BL_a；NMOS管N6的源端连接源线SL_b，漏端连接磁性隧道结MTJ_b的一端，磁性隧道结MTJ_b的另一端连接位线BL_b；
所述字线WL连接NMOS管N5、NMOS管N6和NMOS管N7的栅端；
所述NMOS管N1源端连接位线BL_a，漏端连接灵敏放大器SA正极；
所述NMOS管N2源端连接位线BL_b，漏端连接灵敏放大器SA正极；
所述NMOS管N3源端连接位线BL_b，漏端连接灵敏放大器SA负极；
所述NMOS管N4源端连接参考单元REF_CELL的一端，漏端连接灵敏放大器SA负极。
可选的，所述位线BL_a和所述源线SL_b为高电平，所述源线SL_a和所述位线BL_b为低电平，所述字线WL为高电平时，对磁性隧道结MTJ_a写入数据0，对磁性隧道结MTJ_b写入数据1；所述位线SL_a和所述位线BL_b为低电平，所述位线BL_a和所述源线SL_b为高电平，所述字线WL为高电平时，对磁性隧道结MTJ_a写入数据1，对磁性隧道结MTJ_b写入数据0。
可选的，所述参考单元的阻值介于磁性隧道结MTJ_a或磁性隧道结MTJ_b的高阻态阻值和低阻态阻值之间。
本发明还提供了一种磁性随机存储器的读写方法，包括：
当输入至逻辑控制电路中的使能信号En为0时，对磁性隧道结MTJ_a和磁性隧道结MTJ_b写入相反的数据；
当输入至逻辑控制电路中的使能信号En为1时，对磁性隧道结MTJ_a或磁性隧道结MTJ_b写入数据；
当NMOS管N1、NMOS管N3、NMOS管N5和NMOS管N6导通，NMOS管N2和NMOS管N4关闭时，磁性隧道结MTJ_a和磁性隧道结MTJ_b为数据单元，灵敏放大器SA读出磁性隧道结MTJ_a的存储信息；
当NMOS管N1、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7打开，NMOS管N2和NMOS管N3关闭时，磁性隧道结MTJ_a为数据单元，灵敏放大器SA读出磁性隧道结MTJ_a的存储信息；
当NMOS管N2、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7打开，NMOS管N1和NMOS管N3关闭时，磁性隧道结MTJ_b为数据单元，灵敏放大器SA读出磁性隧道结MTJ_b的存储信息。
在本发明提供的磁性随机存储器及其读写方法中，包括逻辑控制电路、存储单元、参考单元和灵敏放大器SA；存储单元可以根据外部使能信号En在1T-1MTJ和2T-2MTJ存储单元阵列之间进行切换，1T-1MTJ存储单元阵列具有较大的存储密度，而2T-2MTJ存储单元阵列具有较高的读取可靠性。读取过程中，当NMOS管N1、NMOS管N3、NMOS管N5和NMOS管N6导通，NMOS管N2和NMOS管N4关闭时，磁性隧道结MTJ_a和磁性隧道结MTJ_b为数据单元，读取方式是基于2T-2MTJ单元架构；当NMOS管N1(N2)、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7打开，NMOS管N2(N1)和NMOS管N3关闭时，磁性隧道结MTJ_a(MTJ_b)为数据单元，REF_CELL为参考单元，读取方式是基于1T-1MTJ单元架构。本发明提出的读写方法可以使存储单元在高可靠的2T-2MTJ单元和高密度的1T-1MTJ单元之间进行切换，适用于不同的应用场景，同时，该读写方法可以辅助进行读写错误的判断。
附图说明
图1是本发明提供的磁性随机存储器的结构示意图；
图2是本发明提供的2T-2MTJ存储单元阵列的结构示意图；
图3是本发明提供的1T-1MTJ存储单元阵列的结构示意图；
图4是磁性隧道结MTJ_a和磁性隧道结MTJ_b作为数据存储单元的读取过程示意图；
图5是磁性隧道结MTJ_a或磁性隧道结MTJ_b作为数据存储单元的读取过程示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种磁性随机存储器及其读写方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供了一种磁性随机存储器，其结构如图1所示，包括逻辑控制电路、存储单元、参考单元REF_CELL和灵敏放大器SA；所述逻辑控制电路控制并选择存储单元的读出和写入；所述灵敏放大器SA用于数据信号的放大和读出；所述存储单元包括磁性隧道结(磁性隧道结MTJ_a和磁性隧道结MTJ_b)和NMOS管(包括和NMOS管N5和和NMOS管N6)；所述参考单元REF_CELL的阻值介于磁性隧道结MTJ_a或磁性隧道结MTJ_b的高阻态阻值和低阻态阻值之间。
请继续参阅图1，所述逻辑控制电路通过源线SL_a、源线SL_b、位线BL_a、位线BL_b和字线WL连接存储单元，通过En_a线、En_b线、En_c线和En_REF线分别连接NMOS管N1、NMOS管N2、NMOS管N3和NMOS管N4的栅端，通过SE线连接灵敏放大器SA；NMOS管N5的源端连接源线SL_a，漏端连接磁性隧道结MTJ_a的一端，磁性隧道结MTJ_a的另一端连接位线BL_a；NMOS管N6的源端连接源线SL_b，漏端连接磁性隧道结MTJ_b的一端，磁性隧道结MTJ_b的另一端连接位线BL_b；所述字线WL连接NMOS管N5、NMOS管N6和NMOS管N7的栅端；所述NMOS管N1源端连接位线BL_a，漏端连接灵敏放大器SA正极；所述NMOS管N2源端连接位线BL_b，漏端连接灵敏放大器SA正极；所述NMOS管N3源端连接位线BL_b，漏端连接灵敏放大器SA负极；所述NMOS管N4源端连接参考单元REF_CELL的一端，漏端连接灵敏放大器SA负极。
磁性隧道结具有平行(Parallel)和反平行(Antiparallel)两种状态，平行记为P，反平行记为AP，分别呈现出低阻态和高阻态，磁性隧道结状态为P时记为“0”，为AP时记为“1”。
本发明的磁性随机存储器可以根据外部信号进行切换，当输入至逻辑控制电路中的使能信号En为1时，存储阵列采用1T-1MTJ单元结构，地址位A<n>用来选择目标存储单元，其阵列结构如图2所示，该阵列具有2n个存储单元；当输入至逻辑控制电路中的使能信号En为0时，存储阵列采用2T-2MTJ单元结构，其阵列结构如图3所示，该阵列具有n个存储单元，由此可见，1T-1MTJ单元具有更高的存储密度。
基于上述一种磁性随机存储器的读写方法为：
(1)写入过程：当使能信号En为1，地址位A<n>为1时，写入数据到磁性隧道结MTJ_a，写入数据Din为1时，位线BL_a、位线BL_b和源线SL_b端接低电平，源线SL_a端接高电平，写入数据Din为0时，源线SL_a、位线BL_b和源线SL_b端接低电平，位线BL_a端接高电平；当使能信号En为1，地址位A<n>为0时，写入数据到磁性隧道结MTJ_b，写入数据Din为1时，位线BL_a、位线BL_b和源线SL_a端接低电平，源线SL_b端接高电平，写入数据Din为0时，源线SL_a、位线BL_a和源线SL_b端接低电平，位线BL_b端接高电平；当使能信号En为0，写入数据到磁性隧道结MTJ_a和磁性隧道结MTJ_b，写入数据Din为1时，位线BL_a和源线SL_b端接低电平，位线BL_b和源线SL_a端接高电平，写入数据Din为0时，位线BL_b和源线SL_a端接低电平，位线BL_a和源线SL_b端接高电平。以上描述可以参考表1的写入过程信息表。
Figure GDA0003705182880000051
表1写入过程信息表
(2)读出过程：当NMOS管N1、NMOS管N3、NMOS管N5和NMOS管N6导通，NMOS管N2和NMOS管N4关闭时，如图4所示，磁性隧道结MTJ_a和磁性隧道结MTJ_b为数据单元，读取方式是基于2T-2MTJ单元架构。磁性隧道结MTJ_a和磁性隧道结MTJ_b始终处于相反的存储状态，磁性隧道结MTJ_a和磁性隧道结MTJ_b之间具有较大的阻值窗口，会形成电流差，通过灵敏放大器SA的放大，读出磁性隧道结MTJ_a的存储信息；
当NMOS管N1、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7打开，NMOS管N2和NMOS管N3关闭时，如图5所示，MTJ_a为数据单元，REF_CELL为参考单元，读取方式是基于1T-1MTJ单元架构；当NMOS管N2、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7打开，NMOS管N1和NMOS管N3关闭时，如图5所示，MTJ_b为数据单元，REF_CELL为参考单元，读取方式是基于1T-1MTJ单元架构。参考单元REF_CELL的阻值介于磁性隧道结的高阻态阻值和低阻态阻值之间，因此数据单元与参考单元之间的阻值窗口较小，形成的电流差与2T-2MTJ单元结构相比较小，更容易发生读错误。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (4)

1.一种磁性随机存储器，其特征在于，包括逻辑控制电路、存储单元、参考单元和灵敏放大器SA；
所述逻辑控制电路通过源线SL_a、源线SL_b、位线BL_a、位线BL_b和字线WL连接存储单元，通过En_a线、En_b线、En_c线和En_REF线分别连接NMOS管N1、NMOS管N2、NMOS管N3和NMOS管N4的栅端，通过SE线连接灵敏放大器SA；
所述灵敏放大器SA用于数据信号的放大和读出；
所述存储单元包括磁性隧道结MTJ_a和NMOS管N5、磁性隧道结MTJ_b和NMOS管N6；NMOS管N5的源端连接源线SL_a，漏端连接磁性隧道结MTJ_a的一端，磁性隧道结MTJ_a的另一端连接位线BL_a；NMOS管N6的源端连接源线SL_b，漏端连接磁性隧道结MTJ_b的一端，磁性隧道结MTJ_b的另一端连接位线BL_b；
所述字线WL连接NMOS管N5、NMOS管N6和NMOS管N7的栅端；
所述NMOS管N1源端连接位线BL_a，漏端连接灵敏放大器SA正极；
所述NMOS管N2源端连接位线BL_b，漏端连接灵敏放大器SA正极；
所述NMOS管N3源端连接位线BL_b，漏端连接灵敏放大器SA负极；
所述NMOS管N4源端连接参考单元REF_CELL的一端，漏端连接灵敏放大器SA负极。
2.如权利要求1所述的磁性随机存储器，其特征在于，所述位线BL_a和所述源线SL_b为高电平，所述源线SL_a和所述位线BL_b为低电平，所述字线WL为高电平时，对磁性隧道结MTJ_a写入数据0，对磁性隧道结MTJ_b写入数据1；所述源线SL_a和所述位线BL_b为低电平，所述位线BL_a和所述源线SL_b为高电平，所述字线WL为高电平时，对磁性隧道结MTJ_a写入数据1，对磁性隧道结MTJ_b写入数据0。
3.如权利要求1所述的磁性随机存储器，其特征在于，所述参考单元的阻值介于磁性隧道结MTJ_a或磁性隧道结MTJ_b的高阻态阻值和低阻态阻值之间。
4.一种基于权利要求1-3任一项所述磁性随机存储器的读写方法，其特征在于，包括：
当输入至逻辑控制电路中的使能信号En为0时，对磁性隧道结MTJ_a和磁性隧道结MTJ_b写入相反的数据；
当输入至逻辑控制电路中的使能信号En为1时，对磁性隧道结MTJ_a或磁性隧道结MTJ_b写入数据；
当NMOS管N1、NMOS管N3、NMOS管N5和NMOS管N6导通，NMOS管N2和NMOS管N4关闭时，磁性隧道结MTJ_a和磁性隧道结MTJ_b为数据单元，灵敏放大器SA读出磁性隧道结MTJ_a的存储信息；
当NMOS管N1、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7打开，NMOS管N2和NMOS管N3关闭时，磁性隧道结MTJ_a为数据单元，灵敏放大器SA读出磁性隧道结MTJ_a的存储信息；
当NMOS管N2、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7打开，NMOS管N1和NMOS管N3关闭时，磁性隧道结MTJ_b为数据单元，灵敏放大器SA读出磁性隧道结MTJ_b的存储信息。
CN202110559790.7A 2021-05-21 2021-05-21 一种磁性随机存储器及其读写方法 Active CN113284530B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110559790.7A CN113284530B (zh) 2021-05-21 2021-05-21 一种磁性随机存储器及其读写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110559790.7A CN113284530B (zh) 2021-05-21 2021-05-21 一种磁性随机存储器及其读写方法

Publications (2)

Publication Number Publication Date
CN113284530A CN113284530A (zh) 2021-08-20
CN113284530B true CN113284530B (zh) 2022-08-02

Family

ID=77280680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110559790.7A Active CN113284530B (zh) 2021-05-21 2021-05-21 一种磁性随机存储器及其读写方法

Country Status (1)

Country Link
CN (1) CN113284530B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872647A (zh) * 2009-04-27 2010-10-27 复旦大学 一次编程电阻随机存储单元、阵列、存储器及其操作方法
CN102314927A (zh) * 2010-07-06 2012-01-11 中国科学院物理研究所 一种磁性随机存储单元阵列、存储器及其读写方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002298572A (ja) * 2001-03-28 2002-10-11 Toshiba Corp 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872647A (zh) * 2009-04-27 2010-10-27 复旦大学 一次编程电阻随机存储单元、阵列、存储器及其操作方法
CN102314927A (zh) * 2010-07-06 2012-01-11 中国科学院物理研究所 一种磁性随机存储单元阵列、存储器及其读写方法

Also Published As

Publication number Publication date
CN113284530A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
US7440313B2 (en) Two-port SRAM having improved write operation
US7085174B2 (en) Semiconductor memory device with current driver providing bi-directional current to data write line
Takemura et al. Highly-scalable disruptive reading scheme for Gb-scale SPRAM and beyond
JP4052829B2 (ja) 薄膜磁性体記憶装置
US10418100B2 (en) RRAM subarray structure proving an adaptive read reference current
US6462983B2 (en) Integrated semiconductor-magnetic random access memory system
US7130235B2 (en) Method and apparatus for a sense amplifier
KR100675299B1 (ko) 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
CN111724840B (zh) 基于磁隧道结的电路及基于磁隧道结的器件
US20060092734A1 (en) Read circuit of semiconductor memory
US6788571B2 (en) Thin film magnetic memory device having an access element shared by a plurality of memory cells
US8077508B1 (en) Dynamic multistate memory write driver
US11790971B2 (en) Ferroelectric random access memory device and method for operating read and write thereof
CN113113062B (zh) 一种基于3t-3mtj存储单元的磁性随机存储器及其读取方法
CN113284530B (zh) 一种磁性随机存储器及其读写方法
CN109817253B (zh) 一种控制体电位的mram芯片
US11900987B2 (en) Non-volatile static random access memory with independently accessible non-volatile bit cell and method of operating the same
CN204680387U (zh) 一种包括参考单元的rram子阵列结构
CN112927736B (zh) 磁性随机存储器之读写电路
CN108288481B (zh) 一种可调电压的mram读出电路
CN112509622A (zh) 一种具有低功耗和高写裕度的10t tfet sram单元电路
US11328758B2 (en) Magnetic memory, and programming control method, reading method, and magnetic storage device of the magnetic memory
CN112927737A (zh) 具使用磁性隧道结的非易失寄存器
US9401198B1 (en) Non-volatile dynamic random access memory (NVDRAM)
CN109637568B (zh) 对称参考单元型的stt-mram读操作方法及读电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant