CN109817253B - 一种控制体电位的mram芯片 - Google Patents

一种控制体电位的mram芯片 Download PDF

Info

Publication number
CN109817253B
CN109817253B CN201711163968.6A CN201711163968A CN109817253B CN 109817253 B CN109817253 B CN 109817253B CN 201711163968 A CN201711163968 A CN 201711163968A CN 109817253 B CN109817253 B CN 109817253B
Authority
CN
China
Prior art keywords
potential
mram chip
body potential
zero
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711163968.6A
Other languages
English (en)
Other versions
CN109817253A (zh
Inventor
戴瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201711163968.6A priority Critical patent/CN109817253B/zh
Publication of CN109817253A publication Critical patent/CN109817253A/zh
Application granted granted Critical
Publication of CN109817253B publication Critical patent/CN109817253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供了一种控制体电位的MRAM芯片，包括外部电路和由若干个存储单元组成的存储单元阵列，存储单元阵列通过字线和位线与外部电路连接，每个存储单元由磁性隧道结和NMOS管组成，部分或者全部存储单元被隔离结构分隔且被分隔区域中的NMOS管的体电位能够被独立控制。隔离结构由N阱和深N阱形成。本发明的有益效果：(1)在栅极超压时，体电位的提高保持了更低的VGb，降低了NMOS的压力，延长了NMOS管和MRAM芯片的使用寿命；(2)由于降低了Vsb，可以基本消除体效应，增大NMOS管电流。也就是说可以使用面积更小的NMOS管实现同样的功能，降低成本。

Description

一种控制体电位的MRAM芯片
技术领域
本发明涉及一种磁性随机存储器(MRAM，Magnetic Radom Access Memory)芯片，具体涉及一种控制体电位的MRAM芯片，属于半导体芯片技术领域，其最重要的应用在于对内容寻址有需求的大数据处理、固态硬盘等场合。
背景技术
MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。
MRAM的原理，是基于一个叫做MTJ(磁性隧道结)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1和图2所示。下面的一层铁磁材料是具有固定磁化方向的参考层13，上面的铁磁材料是可变磁化方向的记忆层11，记忆层11的磁化方向可以和参考层13相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层12，但是MTJ的电阻和可变磁化层的磁化方向有关。记忆层11和参考层13的磁化方向相平行时电阻低，如图1；反平行时电阻高，如图2。读取MRAM的过程就是对MTJ的电阻进行测量。使用比较新的STT-MRAM技术，写MRAM也比较简单：使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层反平行的方向。自上而下的电流把它置成平行的方向。
不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容，MRAM可以和逻辑电路集成到一个芯片中。每个MRAM的存储单元由一个MTJ和一个NMOS选择管组成。每个存储单元需要连接三根线：NMOS管的栅极连接到芯片的字线(Word Line)32，负责接通或切断这个单元；NMOS管的一极连在源极线(Source Line)33上，NMOS管的另一极和MTJ 34的一极相连，MTJ 34的另一极连在位线(Bit Line)31上，如图3所示。
MRAM的写电路设计，由于需要在两个不同的方向通电，有一个很大的困难：当位线31电位高时，NMOS选择管连接源极线33的一端是源极，此时NMOS管处于正常的工作模式下，这是有利方向。当源极线33电位高时，NMOS选择管连接源极线33的一端实际上不是源极，连接位线31的一端才是源极。MOS管的饱和电流对Vgs十分敏感。此时因为MTJ 34上有压降，Vgs大幅度减小，MOS管往往不能够提供足够大的电流完成写操作，这是不利方向。
为了克服上述困难，厂家通常采用的方法是提高栅极电压，以抵消在不利方向上Vgs的损失。带来的问题有两个：
(1)每一个工艺节点，对于NMOS管上栅极电压Vg都有最高限制，这个限制就是VDD。对于现代纳米级的工艺，VDD在1.2～1.0V左右。NMOS管通常就在VDD下工作。提高Vg超越VDD，虽然不会很快造成损坏，但会影响它的寿命。
(2)即使提高了Vg，电流仍然会有所损失。这是所谓的体效应(body effect)，当Vsb提高，NMOS管的饱和电流会有所损失。
发明内容
为了解决上述技术问题，本发明提供了一种控制体电位的MRAM芯片，包括外部电路和由若干个存储单元组成的存储单元阵列，存储单元阵列通过字线和位线与外部电路连接，每个存储单元由磁性隧道结和NMOS管组成，部分或者全部存储单元被隔离结构分隔且被分隔区域中的NMOS管的体电位能够被独立控制。
进一步地，隔离结构由N阱和深N阱组合形成。
进一步地，外部电路包括用于控制体电位的体电位控制器。外部电路还包括：行地址解码器、列地址解码器、读写控制器、输入输出控制器。
进一步地，体电位的调节是动态的，体电位控制器连接读写控制器并接受读写控制信号。
进一步地，当MRAM芯片进行读操作时使用普通模式：体电位置零，关闭的字线电位置零，打开的字线电位置于VDD。
进一步地，当MRAM芯片进行写操作时，打开的字线电位由VDD提高Δ，同时体电位提高Δ1，且Δ1小于或者等于Δ。当MRAM芯片进行写操作时，在不利方向上位线电位置零，源极线电位设为能完成写操作所需要的电压；在有利方向上源极线电位从零电位适度提高Δ2，且Δ2小于或者等于Δ1。
进一步地，Δ1的取值范围是0.3～0.6V。
本发明的有益效果：(1)在栅极超压时，体电位的提高保持了更低的VGb，降低了NMOS的压力，延长了NMOS管和MRAM芯片的使用寿命；(2)由于降低了Vsb，可以基本消除体效应，增大NMOS管电流。也就是说可以使用面积更小的NMOS管实现同样的功能，降低成本。
附图说明
图1是磁性隧道结处于低电阻态时，记忆层与参考层磁性平行的示意图；
图2是磁性隧道结处于高电阻态时，记忆层与参考层磁性反平行的示意图；
图3是存储单元由一个磁性隧道结和一个NMOS管组成的结构示意图；
图4是标准工艺的NMOS管的结构示意图；
图5是本发明一个较佳实施例中的存储单元的结构示意图；
图6是本发明一个较佳实施例中的MRAM芯片的工作流程示意图；
图7是本发明一个较佳实施例中的控制体电位的MRAM的电路示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供了一种控制体电位的MRAM芯片，如图6所示，包括外部电路和由若干个存储单元组成的存储单元阵列，存储单元阵列通过字线和位线与外部电路连接，每个存储单元由磁性隧道结和NMOS管组成，部分或者全部存储单元被隔离结构分隔且被分隔区域中的NMOS管的体电位能够被独立控制。
NMOS管由标准半导体工艺制得，NMOS管的源极和漏极是通过在p型衬底上做N+掺杂再制作连接点得到的，而栅极则是在p型衬底上蚀刻一层绝缘的氧化物(通常是二氧化硅)，再覆盖多晶硅或金属连接线得到的。如图4所示，NMOS管有栅极41、源极42、漏极43，另外还有氧化层44、N+掺杂区45，还有p型衬底46。p型衬底46也即体。t表示氧化层44的厚度，L表示栅极41的宽度。
本实施例中，隔离结构由N阱和深N阱组合形成，如图5所示。在存储单元的下方加入一层深N阱64，在周围以N阱63包围并和下面的深N阱64连接，这样形成了对存储单元61的三维包围。将N阱和VDD连接，由于运行时p型衬底62连接地线，这样在N阱-深N阱内外两侧的PN结形成反向偏置，不导电。
如图6所示，外部电路包括行地址解码器、列地址解码器、读写控制器、输入输出控制器。行地址解码器：用于把收到的地址变成字线的选择。列地址解码器：用于把收到的地址变成位线的选择。读写控制器：用于控制位线上的读(测量)写(加电流)操作。输入输出控制器：用于和外部交换数据。此外，外部电路包括用于控制体电位的体电位控制器(图6中未示出，参见图7中所示)。体电位的调节是动态的，体电位控制器连接读写控制器并接受读写控制信号。
本发明的控制体电位的MRAM的电路和工作流程如图7所示。圆角虚线方框中表示的是存储单元阵列。WL代表字线，BL代表位线，SL代表源极线。为了清楚表示，图中的V_DD代表上文中所述的VDD，其他依此类推。
当MRAM芯片进行读操作时使用普通模式：体电位置零，关闭的字线电位置零，打开的字线电位置于VDD。当进行写操作时再适当提高体电位。
当MRAM芯片进行写操作时，打开的字线电位提高Δ，同时体电位提高Δ1，且Δ1小于或者等于Δ。当MRAM芯片进行写操作时，在不利方向上VBL置零，VSL设为能完成写操作所需要的电压VW2；在有利方向上VSL从零电位上适度提高Δ2，Δ2小于或者等于Δ1，为了减少漏电。
本发明的实施过程需要注意：写操作时，对于关闭的行且正在进行不利方向写入的列上的单元，其NMOS管靠字线一端有正向偏压。当这个偏压超过端上PN结的正向导通电压时就会发生短路，接近时漏电也会增加。所以Δ1不能太高，经仿真研究，这个电压在0.3～0.6V左右最优。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (6)

1.一种MRAM芯片，包括外部电路和由若干个存储单元组成的存储单元阵列，所述存储单元阵列通过字线和位线与所述外部电路连接，每个所述存储单元由磁性隧道结和NMOS管组成，其特征在于，部分或者全部所述存储单元被隔离结构分隔且被分隔区域中的所述NMOS管的体电位能够被独立控制，其中：
所述外部电路包括体电位控制器、读写控制器，所述体电位控制器用于控制所述体电位，所述体电位的调节是动态的，所述体电位控制器连接所述读写控制器并接受读写控制信号，当所述MRAM芯片进行读操作时使用普通模式：体电位置零，关闭的字线电位置零，打开的字线电位置于VDD，当所述MRAM芯片进行写操作时，打开的字线电位由VDD提高Δ，同时体电位提高Δ1，且Δ1小于或者等于Δ。
2.根据权利要求1所述的一种MRAM芯片，其特征在于，所述隔离结构由N阱和深N阱组合形成。
3.根据权利要求1所述的一种MRAM芯片，其特征在于，所述外部电路还包括：行地址解码器、列地址解码器、输入输出控制器。
4.根据权利要求1所述的一种MRAM芯片，其特征在于，当所述MRAM芯片进行写操作时，在不利方向上位线电位置零，源极线电位设为能完成写操作所需要的电压；在有利方向上源极线电位从零电位适度提高Δ2，且Δ2小于或者等于Δ1。
5.根据权利要求1所述的一种MRAM芯片，其特征在于，Δ1的取值范围是0.3～0.6V。
6.根据权利要求1所述的一种MRAM芯片，当MRAM芯片进行写操作时，在不利方向上位线电压VBL置零，源极线电压VSL设为能完成写操作所需要的电压VW2；在有利方向上源极线电压VSL从零电位上适度提高Δ2，Δ2小于或者等于Δ1，为了减少漏电。
CN201711163968.6A 2017-11-21 2017-11-21 一种控制体电位的mram芯片 Active CN109817253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711163968.6A CN109817253B (zh) 2017-11-21 2017-11-21 一种控制体电位的mram芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711163968.6A CN109817253B (zh) 2017-11-21 2017-11-21 一种控制体电位的mram芯片

Publications (2)

Publication Number Publication Date
CN109817253A CN109817253A (zh) 2019-05-28
CN109817253B true CN109817253B (zh) 2020-11-03

Family

ID=66599634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711163968.6A Active CN109817253B (zh) 2017-11-21 2017-11-21 一种控制体电位的mram芯片

Country Status (1)

Country Link
CN (1) CN109817253B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600065B (zh) * 2019-08-16 2021-10-08 清华大学 具有对称特性的存储器单元及其构成的阵列电路
CN113470718A (zh) * 2021-06-30 2021-10-01 芯天下技术股份有限公司 一种闪存结构、擦除方法、装置和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764143A (zh) * 2008-12-23 2010-06-30 海力士半导体有限公司 磁电阻存储单元、存储器件及操作该存储器件的方法
CN101867015A (zh) * 2009-04-16 2010-10-20 台湾积体电路制造股份有限公司 通过施加p-衬底偏压和调节阈值电压提高磁性隧道结的编程电流
CN103594107A (zh) * 2012-08-17 2014-02-19 三星电子株式会社 磁阻存储设备的架构
CN106463513A (zh) * 2014-05-20 2017-02-22 美光科技公司 极性、手性及非中心对称铁电材料，包含此类材料的存储器单元及相关装置及方法
US9583168B1 (en) * 2015-12-30 2017-02-28 Globalfoundries Singapore Pte. Ltd. Drive current enhancement for integrated circuit memory structures
US9589633B2 (en) * 2011-05-25 2017-03-07 Peter K. Nagey Memory devices and related methods

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898009B2 (en) * 2007-02-22 2011-03-01 American Semiconductor, Inc. Independently-double-gated transistor memory (IDGM)
US7881095B2 (en) * 2008-08-08 2011-02-01 Seagate Technology Llc Asymmetric write current compensation using gate overdrive for resistive sense memory cells

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764143A (zh) * 2008-12-23 2010-06-30 海力士半导体有限公司 磁电阻存储单元、存储器件及操作该存储器件的方法
CN101867015A (zh) * 2009-04-16 2010-10-20 台湾积体电路制造股份有限公司 通过施加p-衬底偏压和调节阈值电压提高磁性隧道结的编程电流
US9589633B2 (en) * 2011-05-25 2017-03-07 Peter K. Nagey Memory devices and related methods
CN103594107A (zh) * 2012-08-17 2014-02-19 三星电子株式会社 磁阻存储设备的架构
CN106463513A (zh) * 2014-05-20 2017-02-22 美光科技公司 极性、手性及非中心对称铁电材料，包含此类材料的存储器单元及相关装置及方法
US9583168B1 (en) * 2015-12-30 2017-02-28 Globalfoundries Singapore Pte. Ltd. Drive current enhancement for integrated circuit memory structures

Also Published As

Publication number Publication date
CN109817253A (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
US9805816B2 (en) Implementation of a one time programmable memory using a MRAM stack design
EP2556507B1 (en) Asymmetric write scheme for magnetic bit cell elements
US20140021520A1 (en) Semiconductor storage device
CN101877241B (zh) 半导体存储设备
KR100849794B1 (ko) 강유전체 소자를 적용한 반도체 메모리 장치
Yang et al. A 28nm 32Kb embedded 2T2MTJ STT-MRAM macro with 1.3 ns read-access time for fast and reliable read applications
US8542525B2 (en) MRAM-based memory device with rotated gate
US8503223B2 (en) Semiconductor storage device
US9990975B2 (en) Nonvolatile semiconductor memory
US7859891B2 (en) Static source plane in stram
CN109817253B (zh) 一种控制体电位的mram芯片
CN109859784A (zh) 一种mram芯片的阵列结构
US10535392B2 (en) Integrated circuit memory device with write driver and method of operating same
CN108182957B (zh) 一种使用参考电压的mram读出电路
CN107845398B (zh) 一种使用杂交mos管的mram芯片
CN102117653A (zh) 静态随机存取存储器
CN110136760B (zh) Mram芯片
CN108133725B (zh) 一种使用低压脉冲的mram读出电路
CN108182956B (zh) 一种高速的mram读出电路
US9646667B2 (en) Semiconductor memory device
CN214377681U (zh) 一种用于stt-mram中的写电路
CN110097904B (zh) 使用打磨参考单元的mram电路及其读写方法
CN111383691A (zh) 一种具有写状态检测单元的mram存储器件
CN110097903B (zh) 使用字内参考单元的mram芯片及其读写方法
CN110197680B (zh) 一种采用全耗尽绝缘硅fd-soi场效应管的mram存储芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant