CN113470718A - 一种闪存结构、擦除方法、装置和电子设备 - Google Patents

一种闪存结构、擦除方法、装置和电子设备 Download PDF

Info

Publication number
CN113470718A
CN113470718A CN202110737359.7A CN202110737359A CN113470718A CN 113470718 A CN113470718 A CN 113470718A CN 202110737359 A CN202110737359 A CN 202110737359A CN 113470718 A CN113470718 A CN 113470718A
Authority
CN
China
Prior art keywords
well region
type well
memory
flash memory
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110737359.7A
Other languages
English (en)
Inventor
陈纬荣
黄建
冯鹏亮
陈慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
Xtx Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xtx Technology Inc filed Critical Xtx Technology Inc
Priority to CN202110737359.7A priority Critical patent/CN113470718A/zh
Publication of CN113470718A publication Critical patent/CN113470718A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种闪存结构、擦除方法、装置和电子设备，本发明提供的一种闪存结构，该闪存结构在相邻两个存储块共用P型阱区的接触孔，弃用了深N型接触孔，缩短了绝缘距离，减小了芯片的面积。本发明还提供的一种闪存擦除方法，通过对需要擦除的存储块对应的字线施加的电压为‑10V，对不需要擦除的存储块对应的字线施加的电压和P型阱区一致，使得不需要擦除的存储块对应的字线对P型阱区不存在寄生电容，进而减少总电容的大小，提高电压的爬升速度，提高了擦除速度和效率。

Description

一种闪存结构、擦除方法、装置和电子设备
技术领域
本发明属于存储器技术领域，特别涉及一种闪存结构、擦除方法、装置和电子设备。
背景技术
如图1所示的现有技术的闪存结构，图中，PSUB为P型衬底，TPW(Triple P-Well)为P型阱区，DNW(Deep N-Well)为深N型阱区，TPW tap为P型阱区的接触孔，其宽度为L1，DNWtap为深N型阱区的接触孔，其宽度为L2，TPW tap到DNW tap的距离为L3，Diode为寄生二极管，Cap为寄生电容。
NOR flash擦除操作时，需要将P型阱区加到10V，字线加到-10V，因为实际应用中需要擦除的区域远小于整个NOR flash存储单元的数量，因此实际NOR flash的存储单元阵列会被划分成图1所示的多个不相连的存储块。
当用户下达擦除指令时，芯片内部只对一个存储块中的所有存储单元或者部分字线上的所有存储单元进行擦除操作。对需要擦除的存储块的P型阱区加到正高压(如10V)，字线加到负高压(如-10V)，P型阱区电压和字线压差为20V，从而达到擦除目的；其他不需要被擦除的存储块的电压偏置为：P型阱区为0V，字线为0V，P型阱区电压和字线电压差为0V，不会被擦除。
但是这样做有以下明显缺点：每个存储块需要独立的P型阱区，如图一中的P型阱区0和P型阱区1，因为每个P型阱区在擦除操作时需要偏置到不同电压，需要被擦除的P型阱区要偏置到10V，不需要擦除的P型阱区要偏置到0V，因此不同电压的P型阱区需要不同的接触孔和电压驱动电路。
如图1中所示，存储块和存储块之间就会有设计规则决定的绝缘距离：
L＝2L1+2L3+L2
这个绝缘距离随着存储块的数目增加而增加，大大消耗芯片面积。假设N个存储块，那么就会有N-1个这样的距离，从而消耗的距离为：
L总＝(N-1)*L
由于深N型阱区中含有大量的自由电子，而P型阱区中则含有大量的自由空穴。深N型阱区和P型阱区构成的PN结形成寄生二极管，PN结的形成又会导致P型阱区和深N型阱区之间的界面出现了耗尽区，耗尽区是自由电子和空穴均被耗尽的区域。PN结两边耗尽区内分别带有正电荷和负电荷，形成电场，该电场对穿过结的电子或空穴施加外力，阻止更多的电子和空穴穿过二极管，使得二极管内的电荷分布最终保持一种动态平衡。这就是寄生电容的产生原因。
如果整个NOR flash有N个存储块，那对一个存储块进行擦除操作时P型阱区施加的正高压所要抬升的总电容有下面三种：
1、进行存储块擦除操作中，所有字线施加的电压为-10V，对P型阱区施加的电压为10V，所有字线对P型阱区产生的寄生电容为Cap(WL-TPW)；
2、由于需要进行擦除操作中P型阱区和深N型阱区的寄生二极管正向导通，电位一致，所以没有电容，而深N型阱区施加的电压为10V，衬底施加的电压为0V，深N型阱区对衬底的反向偏置寄生二极管产生的电容为Cap(DNW-PSUB)；
3、深N型阱区施加的电压为10V，不进行擦除操作的P型阱区施加的电压为OV，P型阱区对深N型阱区的反向偏置寄生二极管产生的电容为Cap(TPW-DNW)。
P型阱区施加的正高压总电容的大小共有：
C总＝Cap(WL-TPW)+Cap(DNW-PSUB)+N*Cap(TPW-DNW)
由此可见，P型阱区上的正高压由电荷泵产生，其要抬升的总电容越大，P型阱区的正高压爬升速度越慢，从而影响擦除速度。
因此，现有技术有待改进和发展。
发明内容
本发明实施例的目的在于提供了一种闪存结构、擦除方法、装置和电子设备，能够减小了芯片的面积、减少总电容、提高电压的爬升速度和提高了擦除速度和效率。
第一方面，本发明实施例提供的闪存结构，包括：
衬底，衬底上形成有P型阱区和深N型阱区；
存储单元阵列，形成在衬底上的P型阱区上，P型阱区具有接触孔，存储单元阵列划分为若干个相连的存储块，相邻两存储块之间共用P型阱区接触孔；
字线，连接存储块上的存储单元。
可选地，衬底为硅片P型衬底。
可选地，相邻两P型阱区接触孔之间的距离相等。
由上可知，本发明提供的一种闪存结构，该闪存结构在相邻两个存储块共用P型阱区接触孔，弃用了深N型阱区接触孔，缩短了绝缘距离，减小了芯片的面积。
第二方面，本发明实施例提供的一种闪存擦除方法，用于对闪存中的存储块进行擦除，闪存的结构包括衬底，衬底上形成有深N型阱区和P型阱区，存储单元阵列，形成在衬底上的P型阱区上，P型阱区具有接触孔，存储单元阵列划分为若干个相连的存储块，相邻两存储块之间共用P型阱区接触孔，字线，连接存储块上的存储单元，包括以下步骤：
对需要擦除的存储块对应的字线施加的电压为-8至-10V；
同时对不需要擦除的存储块对应的字线施加的电压和P型阱区一致。
可选地，对衬底施加的电压为0V，对深N型阱区施加的电压为10V，对P型阱区施加的电压为10V。
可选地，对需要擦除的存储块对应的字线施加的电压为-10V。
可选地，对不需要擦除的存储块对应的字线施加的电压为10V。
由上可知，本发明提供的一种闪存擦除方法，通过对需要擦除的存储块对应的字线施加的电压为-10V，对不需要擦除的存储块对应的字线施加的电压和P型阱区一致，使得不需要擦除的存储块对应的字线对P型阱区不存在寄生电容，进而减少总电容大小，提高电压的爬升速度，提高了擦除速度和效率。
第三方面，本发明实施例提供的一种闪存擦除装置，包括：
第一电压模块，用于对需要擦除的存储块对应的字线施加-10V电压；
第二电压模块，用于对不需要擦除的存储块对应的字线施加的电压和P型阱区一致。
第四方面，本发明实施例提供的一种电子设备，其中，包括处理器和存储器，存储器中存储有计算机程序，处理器通过调用存储器中存储的计算机程序，用于执行上述任一项所述的方法。
本发明的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明实施例了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
图1为现有技术的闪存结构的示意图。
图2为本发明闪存结构的示意图。
图3是本发明电子设备的示意图。
标号说明：1、衬底；2、深N型阱区；3、P型阱区；4、存储单元阵列；41、第一存储块；42、第二存储块；5、字线；6、电子设备；61、处理器；62、存储器。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图2所示，本发明提供了一种闪存结构，包括：
衬底1，衬底1为硅片P型衬底，衬底1上形成有深N型阱区2和P型阱区3；
存储单元阵列4，形成在衬底1上的P型阱区3上，P型阱区3具有接触孔，存储单元阵列4划分为若干个相连的存储块，相邻两存储块之间共用P型阱区3接触孔；
字线5，连接存储块上的存储单元。
本发明的闪存结构将所有NOR flash存储单元的P型阱区共用，只在相邻存储块(图2中以虚线分隔开的第一存储块41和第二存储块42)之间留有一条P型阱区的接触孔，所以假设有N个存储块，那么设计规则的绝缘距离缩减成：
L总’＝(N-1)*L1
减小的绝缘距离为：(N-1)*(L1+2L3+L2)
由此，在其他规格不变的前提下，芯片的面积极大的减小。
为了满足存储器的规格设计，降低闪存的设计和应用的复杂度，相邻两P型阱区接触孔之间的距离相等。如此设计还可保证寄生电容的充放电平稳。
基于本发明的闪存结构，一个存储块进行擦除操作时P型阱区施加的正高压所要抬升的总电容有下面三种：
1、所有字线施加的电压为-10V，对P型阱区施加的电压为10V，所有字线对P型阱区产生的寄生电容为Cap(WL-TPW)；
2、由于需要进行擦除操作中P型阱区和DNW的寄生二极管正向导通，电位一致，所以没有电容，而深N型阱区施加的电压为10V，衬底施加的电压为0V，深N型阱区对衬底的反向偏置寄生二极管的产生的电容为Cap(DNW-PSUB)；
3、不进行擦除操作的P型阱区和字线由同一电压源供电，两者之间没有电容。
P型阱区施加的正高压总电容的容量共有：
C总’＝Cap(WL-TPW)+Cap(DNW-PSUB)
跟背景技术的闪存结构的相比，减小的总电容量为：N*Cap(TPW-DNW)
综上所述，电容减少后正高压爬升速度更快，其带来极大的速度提升。
根据上述闪存的结构的擦除方法为：对需要擦除的存储块对应的字线5施加的电压为-10V，对不需要擦除的存储块对应的字线5施加的电压为10V。对衬底1施加的电压为0V，对深N型阱区2施加的电压为10V，对P型阱区3施加的电压为10V。
在实施例中，对需要擦除的块对应的字线5施加的电压为-10V，对P型阱区3施加的电压为10V，压差为20V，从而达到擦除的目的；同时对不需要擦除的存储块对应的字线5施加的电压为10V，对P型阱区施加的电压为10V，压差为0V，无法被擦除。
本发明还提供一种闪存擦除装置，包括：
第一电压模块，用于对需要擦除的存储块对应的字线5施加-10V电压；
第二电压模块，用于对不需要擦除的存储块对应的字线5施加的电压和P型阱区3一致。
如图3所示，本发明还提供一种电子设备6。电子设备6包括处理器61和存储器62。其中，处理器61与存储器62电性连接。处理器61是电子设备6的控制中心，利用各种接口和线路连接整个电子设备6的各个部分，通过运行或调用存储在存储器62内的计算机程序，以及调用存储在存储器62内的数据，执行电子设备6的各种功能和处理数据，从而对电子设备6进行整体监控。
在本实施例中，电子设备6中的处理器61会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器62中，并由处理器61来运行存储在存储器62中的计算机程序，从而实现各种功能：对需要擦除的存储块对应的字线5施加的电压为-10V，对不需要擦除的存储块对应的字线5施加的电压为10V。
存储器62可用于存储计算机程序和数据。存储器62存储的计算机程序中包含有可在处理器61中执行的指令。计算机程序可以组成各种功能模块。处理器61通过调用存储在存储器62的计算机程序，从而执行各种功能应用以及数据处理。
在本发明所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本发明的实施例而已，并不用于限制本发明的保护范围，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种闪存结构，其特征在于，包括：
衬底(1)，衬底(1)上形成有深N型阱区(2)和P型阱区(3)；
存储单元阵列(4)，形成在衬底(1)上的P型阱区(3)上，P型阱区(3)具有接触孔，存储单元阵列(4)划分为若干个相连的存储块，相邻两存储块之间共用P型阱区(3)接触孔；
字线(5)，连接存储块上的存储单元。
2.根据权利要求1所述的一种闪存结构，其特征在于，衬底(1)为硅片P型衬底。
3.根据权利要求1所述的一种闪存结构，其特征在于，相邻两P型阱区(3)接触孔之间的距离相等。
4.一种闪存擦除方法，其特征在于，用于对闪存中的存储块进行擦除，所述闪存的结构包括：
衬底(1)，衬底(1)上形成有深N型阱区(2)和P型阱区(3)；
存储单元阵列(4)，形成在衬底(1)上的P型阱区(3)上，P型阱区(3)具有接触孔，存储单元阵列(4)划分为若干个相连的存储块，相邻两存储块之间共用P型阱区(3)接触孔；
字线(5)，连接存储块上的存储单元；
所述闪存擦除方法包括以下步骤：
对需要擦除的存储块对应的字线(5)施加的电压为-8至-10V，同时对不需要擦除的存储块对应的字线(5)施加的电压和P型阱区(3)一致。
5.根据权利要求4所述的一种闪存擦除方法，其特征在于，对衬底(1)施加的电压为0V，对深N型阱区(2)施加的电压为10V，对P型阱区(3)施加的电压为10V。
6.根据权利要求4所述的一种闪存擦除方法，其特征在于，对需要擦除的存储块对应的字线(5)施加的电压为-10V。
7.根据权利要求5所述的一种闪存擦除方法，其特征在于，对不需要擦除的存储块对应的字线(5)施加的电压为10V。
8.一种闪存擦除装置，其特征在于，用于对闪存中的存储块进行擦除，所述闪存的结构包括：
衬底(1)，衬底(1)上形成有深N型阱区(2)和P型阱区(3)；
存储单元阵列(4)，形成在衬底(1)上的P型阱区(3)上，P型阱区(3)具有接触孔，存储单元阵列(4)划分为若干个相连的存储块，相邻两存储块之间共用P型阱区(3)接触孔；
字线(5)，连接存储块上的存储单元；
所述闪存擦除装置包括：
第一电压模块，用于对需要擦除的存储块对应的字线施加-10V电压；
第二电压模块，对不需要擦除的存储块对应的字线施加的电压和P型阱区一致。
9.一种电子设备，其特征在于，包括处理器(61)和存储器(62)，存储器(62)中存储有计算机程序，处理器(61)通过调用存储器(62)中存储的计算机程序，用于执行如权利要求4-7任一所述的方法。
CN202110737359.7A 2021-06-30 2021-06-30 一种闪存结构、擦除方法、装置和电子设备 Pending CN113470718A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110737359.7A CN113470718A (zh) 2021-06-30 2021-06-30 一种闪存结构、擦除方法、装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110737359.7A CN113470718A (zh) 2021-06-30 2021-06-30 一种闪存结构、擦除方法、装置和电子设备

Publications (1)

Publication Number Publication Date
CN113470718A true CN113470718A (zh) 2021-10-01

Family

ID=77876541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110737359.7A Pending CN113470718A (zh) 2021-06-30 2021-06-30 一种闪存结构、擦除方法、装置和电子设备

Country Status (1)

Country Link
CN (1) CN113470718A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012155A (ko) * 1997-07-28 1999-02-25 윤종용 불휘발성 메모리 장치 및 그 제조방법
EP1349205A1 (en) * 2002-03-28 2003-10-01 eMemory Technology Inc. Structure of a low-voltage channel write/erase flash memory cell and fabricating method thereof
JP2005175092A (ja) * 2003-12-09 2005-06-30 Nec Electronics Corp ゲートアレイ半導体装置
JP2006139679A (ja) * 2004-11-15 2006-06-01 Canon Inc 端末操作装置及び方法、記憶媒体、並びプログラム
KR20080045050A (ko) * 2006-11-17 2008-05-22 샤프 가부시키가이샤 불휘발성 반도체 기억장치의 소거회로
US20110205810A1 (en) * 2010-02-19 2011-08-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device
CN103346158A (zh) * 2013-06-28 2013-10-09 上海宏力半导体制造有限公司 电可擦可编程只读存储器
CN104361906A (zh) * 2014-10-24 2015-02-18 中国人民解放军国防科学技术大学 基于标准cmos工艺的超低功耗非易失性存储器
CN104882164A (zh) * 2014-02-27 2015-09-02 北京兆易创新科技股份有限公司 快速擦除的flash芯片及擦除方法
US20150325301A1 (en) * 2014-05-12 2015-11-12 Sang-Wan Nam Nonvolatile memory device and erasing method thereof
CN109817253A (zh) * 2017-11-21 2019-05-28 上海磁宇信息科技有限公司 一种控制体电位的mram芯片
CN112201291A (zh) * 2020-09-11 2021-01-08 中天弘宇集成电路有限责任公司 Nor闪存电路及数据写入、读取、擦除方法
CN112256207A (zh) * 2020-10-30 2021-01-22 深圳市芯天下技术有限公司 提高非易失型闪存擦写寿命方法、装置、存储介质和终端

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012155A (ko) * 1997-07-28 1999-02-25 윤종용 불휘발성 메모리 장치 및 그 제조방법
EP1349205A1 (en) * 2002-03-28 2003-10-01 eMemory Technology Inc. Structure of a low-voltage channel write/erase flash memory cell and fabricating method thereof
JP2005175092A (ja) * 2003-12-09 2005-06-30 Nec Electronics Corp ゲートアレイ半導体装置
JP2006139679A (ja) * 2004-11-15 2006-06-01 Canon Inc 端末操作装置及び方法、記憶媒体、並びプログラム
KR20080045050A (ko) * 2006-11-17 2008-05-22 샤프 가부시키가이샤 불휘발성 반도체 기억장치의 소거회로
US20110205810A1 (en) * 2010-02-19 2011-08-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device
CN103346158A (zh) * 2013-06-28 2013-10-09 上海宏力半导体制造有限公司 电可擦可编程只读存储器
CN104882164A (zh) * 2014-02-27 2015-09-02 北京兆易创新科技股份有限公司 快速擦除的flash芯片及擦除方法
US20150325301A1 (en) * 2014-05-12 2015-11-12 Sang-Wan Nam Nonvolatile memory device and erasing method thereof
CN104361906A (zh) * 2014-10-24 2015-02-18 中国人民解放军国防科学技术大学 基于标准cmos工艺的超低功耗非易失性存储器
CN109817253A (zh) * 2017-11-21 2019-05-28 上海磁宇信息科技有限公司 一种控制体电位的mram芯片
CN112201291A (zh) * 2020-09-11 2021-01-08 中天弘宇集成电路有限责任公司 Nor闪存电路及数据写入、读取、擦除方法
CN112256207A (zh) * 2020-10-30 2021-01-22 深圳市芯天下技术有限公司 提高非易失型闪存擦写寿命方法、装置、存储介质和终端

Similar Documents

Publication Publication Date Title
US20160056146A1 (en) Electrostatic Discharge (ESD) Silicon Controlled Rectifier (SCR) with Lateral Gated Section
US9601480B2 (en) Single junction bi-directional electrostatic discharge (ESD) protection circuit
CN100547926C (zh) 接高及接低电路、系统及相关的半导体装置
US7439795B2 (en) Charge pump circuit with reduced parasitic capacitance
US6396087B1 (en) Semiconductor integrated circuit
CN211238251U (zh) 一种静电保护电路
CN112420688A (zh) 一种静电保护电路
CN100592302C (zh) 包括嵌套电压岛的集成电路
CN110867439A (zh) 天线保护单元
CN105051821A (zh) 用于过电压事件保护的设备及方法
EP4195269A1 (en) Electrostatic protection device for semiconductor
CN113470718A (zh) 一种闪存结构、擦除方法、装置和电子设备
CN214255711U (zh) 静电保护电路、显示面板及显示装置
KR20170132371A (ko) 정전기 방전 보호 회로를 구비한 반도체 집적 회로 장치
US8362523B2 (en) Integrated circuit devices having high density logic circuits therein powered using multiple supply voltages
CN111341770B (zh) 一种低触发电压的esd保护结构、集成电路及设备
CN101488501A (zh) 半导体装置
CN101373894B (zh) 一种静电放电保护电路
US6043538A (en) Device structure for high voltage tolerant transistor on a 3.3 volt process
CN114388493A (zh) Esd保护电路
CN115917630A (zh) 行驱动信号增强电路、移位寄存器单元、显示面板
CN113451371A (zh) 具有减小的路由线电阻的大面板显示器
CN217086571U (zh) 一种防电源反接的芯片
RU2601251C1 (ru) Кмоп кни интегральная микросхема с повышенной радиационной стойкостью (варианты)
US20090154036A1 (en) Electrostatic discharge circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination