CN100592302C - 包括嵌套电压岛的集成电路 - Google Patents

包括嵌套电压岛的集成电路 Download PDF

Info

Publication number
CN100592302C
CN100592302C CN200480019236A CN200480019236A CN100592302C CN 100592302 C CN100592302 C CN 100592302C CN 200480019236 A CN200480019236 A CN 200480019236A CN 200480019236 A CN200480019236 A CN 200480019236A CN 100592302 C CN100592302 C CN 100592302C
Authority
CN
China
Prior art keywords
voltage
voltage island
island
hierarchy
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480019236A
Other languages
English (en)
Other versions
CN101142576A (zh
Inventor
T·R·贝德纳尔
S·W·古尔德
D·E·拉基
D·W·斯托特
P·S·祖霍斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101142576A publication Critical patent/CN101142576A/zh
Application granted granted Critical
Publication of CN100592302C publication Critical patent/CN100592302C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种集成电路，包括母体层(部件12)和在所述母体层(部件12)内的分级级次嵌套电压岛，各较高级次电压岛(图5，部件32)嵌套在较低级次电压岛(图5)内，各嵌套电压岛(图5，部件32)具有相同的分级结构。

Description

包括嵌套电压岛的集成电路
技术领域
本发明涉及集成电路领域；更具体地说，涉及用于包括电压岛的集成电路的体系结构。
背景技术
设计专用集成电路(ASIC)和片上系统(SOC)需要选择选自设计库的多种不同设计，并将它们插入输入、输出和电源的基础框架中。然而，集成电路制造技术已发展到这样的程度，其中先进ASIC和SOC的集成复杂性产生与ASIC或SOC器件的核心的功率分配相关联的严重问题。
一些核心可选择性地提高或降低功率，或者甚至以不同于其它核心电压的电压供电。例如，模拟核心、嵌入式现场可编程门阵列(eFPGA)和嵌入式动态随机存取存储器(DRAM)核心需要高于例如数字互补型金属-氧化物-硅(CMOS)逻辑核心的最小电压以进行工作。在有些情况下，在较高的电压下运行核心以提高性能是有利的。并且，一些应用(例如电池电源)对于通过在核心内的非开关电路中的泄漏电流消耗的功率很敏感。
然而，随着ASIC和SOC器件的集成级次变得越来越复杂，即使核心本身也具有内部功率消耗和功率分配问题，这些问题至今仍未解决。因此，需要解决核心内部的功率消耗和功率分配问题的技术。
发明内容
本发明的第一方面提供一种集成电路，包括：第一电压岛，具有分级结构；以及第二电压岛，嵌套在所述第一电压岛内，所述第二电压岛具有与所述第一电压岛相同的分级结构，其中所述分级结构包括一个或多个电压电源，所述各电压电源选自岛内电源VDDI电源、可选电源VDDSS电源和总电源VDDN电源，其中所述分级结构还包括防护装置、逻辑锁存器和状态保存装置，所述防护装置通过所述逻辑锁存器与所述状态保存装置耦接，其中，响应于需要关断所述分级结构所属的电压岛，所述防护装置能够用于禁止所述分级结构所属的电压岛与集成电路的芯片之间的数据输入和数据输出通信，以保存所述状态保存装置的状态所述状态保存装置；响应于需要接通所述分级结构所属的电压岛，所述防护装置能够用于建立所述分级结构所属的电压岛与集成电路的芯片之间的数据输入和数据输出通信，以保存所述状态保存装置的状态或者恢复所述状态保存装置。
本发明的第二方面是提供一种集成电路，包括：母体层；以及在所述母体层内的分级级次嵌套电压岛，各较高级次电压岛嵌套在较低级次电压岛内，各嵌套电压岛具有相同的分级结构，其中所述分级结构包括一个或多个电压电源，所述各电压电源选自岛内电源VDDI电源、可选电源VDDSS电源和总电源VDDN电源，其中所述分级结构还包括防护装置、逻辑锁存器和状态保存装置，所述防护装置通过所述逻辑锁存器与所述状态保存装置耦接，其中，响应于需要关断所述分级结构所属的电压岛，所述防护装置能够用于禁止所述分级结构所属的电压岛与集成电路的芯片之间的数据输入和数据输出通信，以保存所述状态保存装置的状态所述状态保存装置；响应于需要接通所述分级结构所属的电压岛，所述防护装置能够用于建立所述分级结构所属的电压岛与集成电路的芯片之间的数据输入和数据输出通信，以保存所述状态保存装置的状态或者恢复所述状态保存装置。
本发明的第三方面是一种设计集成电路的方法，包括以下步骤：在所述集成电路内提供母体层；在所述母体层内设置具有分级结构的第一电压岛；以及在所述第一电压岛内设置第二电压岛，所述第二电压岛具有与所述第一电压岛相同的分级结构。
附图说明
在所附的权利要求书中阐明了本发明的特征。然而，在结合附图阅览时，通过参考示例性实施例的以下详细说明，可以更好地理解本发明本身，其中：
图1是示意图，示出了与根据本发明的电压岛有关的多个电压源；
图2是示意图，示出了根据本发明的嵌套电压岛的物理和电压分级结构；
图3是示意图，示出了根据本发明在嵌套电压岛分级结构中可能的各种电压关系；
图4是图表，说明了图2和3的电压结构与图1所示的多个电压源的关系；
图5是示意图，示出了根据本发明的电压岛的各种组件之间的关系；以及
图6是根据本发明设计的器件的实例。
具体实施方式
为了本发明的目的，VDDN定义为对电压岛提供的总电源，VDDI定义为在电压岛内存在并在电压岛内通过网络分配给器件的电源，VDDO定义为电压岛母体层的电源，以及VDDSS定义为可选的电源，以在电压岛内支持状态保存功能。母体层定义为在其中设置电压岛的即时(immediate)物理区。母体层可以是集成电路芯片或者在具有集成电路芯片的电压岛的分级结构的特定级次位置的另一电压岛。VDDG定义为每当提高较低分级体层的VDDN、VDDI、VDDO、VDDSS中的任何一者的功率时，其功率总是提高的电源。除了用于控制防护作用(fence action)(将在下面说明)的全局控制信号，以及物理交叉电压岛而不与该岛逻辑作用的信号，所有进入或离开电压岛的信号都受到防护、电平移动或两者同时发生。当可关断岛的电源时，在岛的边界利用防护电路。防护电路的目的在于，当岛电压(VDDI)下降时，维持在岛输出上的有效逻辑信号。防护电路由VDDO和VDDI二者供电。当降低岛电压的功率时，可产生防护电路，以保持逻辑0、保持逻辑1或保持在岛输出上输出的最后有效状态。当在岛输入上不需要防护电路时，必须控制进入岛的信号不要驱使漂移p+扩散。在岛输入上设置的适当设计的防护电路可完成该任务。
当VDDI电压与VDDO电压不同时(假定没有关断两电压)，在岛的边界利用电平移动器电路。电平移动器电路的目的在于，防止利用具有低电压信号的高电压驱动电路的输入。这可引起显著的泄漏或功能性问题。电平移动器电路由VDDO和VDDI二者供电。在本发明中，转换(在GND与VDDO之间切换的)岛输入信号，以使它们在GND与VDDI之间切换。在岛输出上转换通常在GND与VDDI之间切换的信号，以使它们在GND与VDDO之间切换。
如果VDDI可关断并且不同于VDDO，则同时需要电平移动和防护。
图1是示意图，示出了与根据本发明的电压岛有关的多个电压源。在图1中，电压岛10包括在母体层12内。母体层12可以是集成电路芯片或另一电压岛。电压岛10包括可选的开关元件14和功率分配网络16，用于向包括在电压岛内的各种器件，例如逻辑门，提供VDDI功率。向开关元件14的输入是VDDN，而开关元件14的输出是VDDI。
开关元件14可以是首部(header)器件、尾部(footer)器件、电压调节器或硬连接。最简单形式的尾部和首部实质上是用作开关的N沟道场效应晶体管(NFET)或P沟道场效应晶体管(PFET)。PEET/NFET的源极/漏极连接至VDDN，以及PFET/NFET的漏极/源极连接至功率分配网络16。接通/关断NFET/PFET的栅极，以从VDDN断开功率分配网络16。首部连接至VDDN的VDD侧，尾部连接至VDDN的GND侧。电压调节器增大VDDN的值，以使VDDI高于VDDN，或者降低VDDN的值，以使VDDI低于VDDN。如果开关单元14是硬连接，则从形成功率分配网络16与VDDN之间的硬连接的点指定VDDI。
正如VDDI意味着电压岛10内的电压的概念，VDDO意味着电压岛10外的电压，即母体层的总电压的概念。
还向电压岛10提供VDDSS。跨过电压岛边界的通信必须考虑VDDI与VDDO之间的差别，例如VDDI和VDDO可以不同次数供电的可能性。当降低VDDI的功率以通过VDDSS对保存逻辑锁存器的状态的电路供电时，将失去在电压岛10内的逻辑锁存器的状态。
VDDN、VDDI、VDDO和VDDSS定义了所有在电压岛内为各种功能供电所需的不同电压源。因此，VDDN、VDDI、VDDO和VDDSS是功能电压。然而，VDDN、VDDI、VDDO和VDDSS的电压值不需要彼此不同，并且VDDN、VDDI、VDDO和VDDSS中的一个或多个可以是相同的电压值。虽然图1示出了作为由VDDO供电的VDDSS和VDDN，但这并非普遍情况，如此示出VDDSS和VDDN是为了表明它们必须源自特定的较高分级电压源。本发明的分级电压源的全面讨论示于图3和4并在下文中进行说明。根据本发明的各电压岛的最小分级结构包括至少一个VDDN电源和电压移动装置或防护装置或电压移动装置和防护装置兼有。另外，根据本发明的各电压岛还可包括状态保存装置、一个或多个开关元件、VDDI电源及其相关的功率分配网络、VDDSS电源、以及一个或多个电压缓冲电路。如果电压岛用作用于另一个嵌套电压岛的母体层，则母电压岛的VDDI将成为嵌套电压岛的VDDO。这些元件示于图5并在下文中进行讨论。最后，研究总VDD、VDDG的概念将是有益的。VDDG定义为每当接通VDDN、VDDI、VDDO或VDDSS时，其总是接通的电源。嵌套电压岛的概念示于图2并在下文中进行说明。在许多情况下，最低级次的分级结构是集成电路芯片，并且该集成芯片的VDDO是VDDG。然而，可以将特定电压岛VDDI指定为VDDG，并控制其母体层的供电。图2是示意图，示出了根据本发明的嵌套电压岛的物理和电压分级结构。在图2中，集成电路芯片20包括多个电压岛22。集成电路芯片20是用于电压岛22的母体层。一级嵌套电压岛22。各电压岛22包括多个电压岛24。各电压岛22是用于电压岛24的母体层。一级嵌套电压岛22。各电压岛22包括多个电压岛24。各电压岛22是用于电压岛24的母体层。二级嵌套电压岛24。各电压岛24包括多个电压岛26。各电压岛24是用于电压岛26的母体层。三级嵌套电压岛26。芯片20是最低级，零嵌套级。虽然图2中示出了四级(0，1，2和3)嵌套，任何嵌套级数都是可能的。注意，嵌套电压岛的级次越高，电压岛位于嵌套内越深，并且介于较高级次的嵌套电压岛与母体层之间的较低级次电压岛越多。并非所有的较低级次嵌套电压岛需要布满所有的较高级次嵌套电压岛或在嵌套电压岛的给定分级结构中的相同数量的较高级次电压岛。嵌套电压岛的确切配置仅仅是集成电路设计的函数。
将集成电路芯片20的VDDI指定为零级电压(V0)。集成电路芯片20也可具有多个外部电压源VX(1)至VX(n)。将电压岛22的VDDI指定为一级电压(V1)，将电压岛24的VDDI指定为二级电压(V2)，以及将电压岛26的VDDI指定为三级电压(V3)。在各电压岛22上的VDDI(即V1)的电压值和/或电压接通的次数和/或如图3和4所示并在下文中说明的VDDI源自的电源可以与另一个不同或相同。对于在各电压岛24上的VDDI(即V2)和在各电压岛26上的VDDI(即V3)也是如此。
图3是示意图，示出了在根据本发明的嵌套电压岛分级结构中可能的各种电压关系。在图3中示出了从零至Z级嵌套。可以容易地看出，任何电压级次的电源可源自任何较低级次的电压级次电源或VX。任何给定电压级次的电源不需要通过所有的中间级次电源。例如，V3可源自V2，V3可源自V0，或者V3可源自V0至V2(跳过V1)。
图4是图表，说明了图2和3的电压结构与图1所示的多个电压源的关系。如下文所述，给定级次的电压岛的VDDI与电压级次直接相关，然而在VDDO、VDDSS与VDDN之间具有类似的关系，虽然不如VDDI与电压级次的关系直接。图4示出了对于给定的嵌套级次W的电压岛，VDDO、VDDI、VDDSS和VDDN源自的嵌套最近级次，以及与该级次的关系。分数函数表明电压是源电压的一部分，而阶梯函数表明零或完全源电压。
图5是示意图，示出了根据本发明的电压岛的各种组件之间的关系。集成电路芯片30包括电压岛32。电压岛32包括开关元件34、入防护电路36、第一逻辑电路38、状态保存电路40、第二逻辑电路42和出防护电路44。在本实例中，开关元件34由芯片VDDO(在该实例中是VDDG)供电。开关元件34将VDDI分配给入防护电路36、第一逻辑电路38、状态保存锁存器40、第二逻辑电路42和出防护电路44。也将VDDO提供给入防护电路36和出防护电路44。状态保存锁存器40也供电有VDDSS(在该实例中是VDDO)。集成电路30也包括功率管理状态机46。功率管理状态机46由VDDO供电。功率管理状态机46产生连接到开关元件34的DISABLE(禁止)控制信号以及连接到状态保存锁存器40和出防护电路44的FENCEN(防护)控制信号。第一和第二逻辑电路38和40通常连接到在电压岛32内的逻辑或其它电路(未示出)。
当启用时，FENCEN禁止跨过电压岛边界的通信，并在关断VDDI之前，使状态保存锁存器40保存(锁存)状态保存锁存器40的当前内容，以在提高VDDI的功率时可恢复状态保存锁存器40的状态。DISABLE用于关闭开关元件34，从而关断VDDI(如果开关元件为电压调节器或首部或尾部)。
为了关断电压岛30：(1)关闭所有进入电压岛的时钟信号，(2)随着FENCEN接通，入防护电路36和出防护电路44禁止电压岛与集成电路芯片30之间的数据输入和数据输出通信，以保存状态保存锁存器40的状态，以及(3)随着DISABLE接通，开关元件34使VDDI从VDDO断开，从而关断除了由VDDSS供电的状态保存锁存器40外的电压岛。
为了接通电压岛30：(1)随着DISABLE关断，开关元件34使VDDI连接至VDDO，从而对电压岛供电，(2)等待VDDI稳定，(3)随着FENCEN关断，入防护电路36和出防护电路44重新建立电压岛与集成电路芯片30之间的数据输入和数据输出通信，以恢复状态保存锁存器40，(4)进行对第一和第二逻辑锁存器38和42的任何需要的接通复位，以及(5)打开所有进入电压岛的时钟信号。功率管理状态结构46存在于功率提高的体层很重要。
集成电路芯片30还包括第一逻辑电路48、第二逻辑电路50和电压缓冲器52。电压缓冲器52由电压VDDO(VDDG)供电。电压缓冲器增高通过它们的信号线上的信号电平。第一和第二逻辑电路48和50不在电压岛32内部，但信号线54通过电压岛。当电压岛非常大且第一和第二逻辑电路48和50之间的通信对电压降和噪声很敏感因此信号线54必须保持尽可能短时，发生该情况。电压缓冲器52由VDDO供电，因此即使在电压岛32关断时，电压缓冲器也接通，并且仍可增大线54上的信号。
图6是根据本发明设计的器件的实例。在图6中，集成芯片60包括第一电压岛62A和第二电压岛62B。第一电压岛62A包括首部64A、VDDI功率分配网络66A和第三电压岛68A。第三电压岛68A包括电压调节器70A和VDDI功率分配网络72A。第二电压岛62B包括首部64B、VDDI功率分配网络66B和第四电压岛68B。第四电压岛68B包括电压调节器70B和VDDI功率分配网络72B。
与首部64A和64B以及电压调节器70A和70B一样，集成芯片60的VDDO由关断芯片VDDN(VDDG)电源供电。第一电压岛62A的VDDSS和第二电压岛62B的VDDSS由VDDO供电。第三电压岛68A的VDDSS由VDDN供电。第四电压岛68B的VDDSS由第二电压岛62B的VDDI供电。
第一和第二电压岛62A和62B是一级嵌套电压岛，即它们嵌套在集成芯片60中。第三和第四电压岛68A和68B是二级嵌套电压岛，即它们嵌套在一级嵌套电压岛中。
在提高第二电压岛62E的功率后，必须提高第四电压岛68B的功率，(Fourth voltage island 68B must be powered up after second voltageisland 62B powers up)，并且仅仅在保持提高电压岛62B的功率时，可降低电压岛68B的功率并维持62B的状态，因为第四电压岛68B的VDDSS由第二电压岛62B的VDDI供电。在提高第一电压岛62A的功率后，可保持降低第三电压岛68A的功率，因为第三电压岛68A的VDDSS由VDDN供电。然而，第三电压岛68A不能与关断的第二电压岛62B通信。
在提高第二电压岛62B的功率后，必须降低第四电压岛68B的功率，并且在降低第二电压岛62B的功率后，必须降低电压岛68B的功率，以维持第四电压岛62B的状态，因为第四电压岛68B的VDDSS由第二电压岛62B的VDDI供电。在提高第一电压岛62A的功率后，可保持提高第三电压岛68A的功率，因为第三电压岛68A的VDDSS由VDDN供电。然而，第三电压岛68A不能与关断的第二电压岛62B通信。
为了理解本发明，以上给出了本发明的实施例的说明。应当理解，本发明不限于在此说明的具体实施例，而现在对于本领域的技术人员显而易见的是，只要不脱离本发明的范围，可进行各种修改、重新设置和替代。因此，下面的权利要求书旨在包括落入本发明的实质精神和范围内的所有这种修改和改变。

Claims (7)

1.一种集成电路，包括：
第一电压岛，具有分级结构；以及
第二电压岛，嵌套在所述第一电压岛内，所述第二电压岛具有与所述第一电压岛相同的分级结构，
其中所述分级结构包括一个或多个电压电源，所述各电压电源选自岛内电源VDDI电源、可选电源VDDSS电源和总电源VDDN电源，其中所述分级结构还包括防护装置、逻辑锁存器和状态保存装置，所述防护装置通过所述逻辑锁存器与所述状态保存装置耦接，其中，
响应于需要关断所述分级结构所属的电压岛，所述防护装置能够用于禁止所述分级结构所属的电压岛与集成电路的芯片之间的数据输入和数据输出通信，以保存所述状态保存装置的状态所述状态保存装置；
响应于需要接通所述分级结构所属的电压岛，所述防护装置能够用于建立所述分级结构所属的电压岛与集成电路的芯片之间的数据输入和数据输出通信，以保存所述状态保存装置的状态或者恢复所述状态保存装置。
2.根据权利要求1的集成电路，其中第二电压岛的VDDI、VDDSS和VDDN电源独立连接至第一电压岛的VDDI、VDDSS和VDDN电源，或者独立连接至所述集成电路的非电压岛部分的岛外电源VDDO电源，或者独立连接至一个或多个外部电源。
3.根据权利要求1的集成电路，其中所述分级结构还包括一个或多个子结构，所述子结构选自VDDI功率分配网络、在所述VDDN电源与所述VDDI功率分配网络之间连接的一个或多个开关元件、VDDSS电源以及一个或多个电压缓冲电路。
4.根据权利要求3的集成电路，其中所述一个或多个开关元件选自硬连接、电压调节器、首部和尾部。
5.根据权利要求1的集成电路，其中所述状态保存装置包括至少一个状态保存锁存器。
6.根据权利要求1的集成电路，还包括功率管理状态机，所述功率管理状态机位于所述集成电路的非电压岛部分，用于控制在所述第一电压岛或所述第二电压岛或所述第一和所述第二电压岛二者中的所述防护装置。
7.一种集成电路，包括：
母体层；以及
在所述母体层内的分级级次嵌套电压岛，各较高级次电压岛嵌套在较低级次电压岛内，各嵌套电压岛具有相同的分级结构，
其中所述分级结构包括一个或多个电压电源，所述各电压电源选自岛内电源VDDI电源、可选电源VDDSS电源和总电源VDDN电源，其中所述分级结构还包括防护装置、逻辑锁存器和状态保存装置，所述防护装置通过所述逻辑锁存器与所述状态保存装置耦接，其中，
响应于需要关断所述分级结构所属的电压岛，所述防护装置能够用于禁止所述分级结构所属的电压岛与集成电路的芯片之间的数据输入和数据输出通信，以保存所述状态保存装置的状态所述状态保存装置；
响应于需要接通所述分级结构所属的电压岛，所述防护装置能够用于建立所述分级结构所属的电压岛与集成电路的芯片之间的数据输入和数据输出通信，以保存所述状态保存装置的状态或者恢复所述状态保存装置。
CN200480019236A 2003-07-08 2004-07-08 包括嵌套电压岛的集成电路 Expired - Fee Related CN100592302C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/604,277 US7131074B2 (en) 2003-07-08 2003-07-08 Nested voltage island architecture
US10/604,277 2003-07-08

Publications (2)

Publication Number Publication Date
CN101142576A CN101142576A (zh) 2008-03-12
CN100592302C true CN100592302C (zh) 2010-02-24

Family

ID=33564147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480019236A Expired - Fee Related CN100592302C (zh) 2003-07-08 2004-07-08 包括嵌套电压岛的集成电路

Country Status (6)

Country Link
US (1) US7131074B2 (zh)
EP (1) EP1649493B1 (zh)
JP (1) JP5296313B2 (zh)
KR (1) KR100827056B1 (zh)
CN (1) CN100592302C (zh)
WO (1) WO2005008725A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7000214B2 (en) * 2003-11-19 2006-02-14 International Business Machines Corporation Method for designing an integrated circuit having multiple voltage domains
US7589584B1 (en) * 2005-04-01 2009-09-15 Altera Corporation Programmable voltage regulator with dynamic recovery circuits
JP4846272B2 (ja) * 2005-06-07 2011-12-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4621113B2 (ja) * 2005-10-28 2011-01-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7705626B2 (en) * 2006-08-02 2010-04-27 International Business Machines Corporation Design structure to eliminate step response power supply perturbation
US7511528B2 (en) * 2006-08-02 2009-03-31 International Business Machines Corporation Device and method to eliminate step response power supply perturbation
CN101593741A (zh) * 2009-04-22 2009-12-02 上海宏力半导体制造有限公司 片上系统芯片
EP2293330B1 (en) * 2009-09-08 2017-06-07 OCT Circuit Technologies International Limited On-chip power switches implementation.
US8502590B2 (en) 2009-12-14 2013-08-06 The Boeing Company System and method of controlling devices operating within different voltage ranges
US8810224B2 (en) * 2011-10-21 2014-08-19 Qualcomm Incorporated System and method to regulate voltage
US9172373B2 (en) * 2013-09-06 2015-10-27 Globalfoundries U.S. 2 Llc Verifying partial good voltage island structures
KR101538458B1 (ko) 2014-01-03 2015-07-23 연세대학교 산학협력단 3차원 매니코어 프로세서를 위한 전압섬 형성 방법
US9570374B2 (en) * 2014-01-03 2017-02-14 Rockwell Automation Technologies, Inc. Systems and methods for coupling a semiconductor device of an automation device to a heat sink
US10812081B1 (en) * 2019-09-27 2020-10-20 Apple Inc. Output signal control during retention mode operation
CN115004366A (zh) * 2020-01-23 2022-09-02 华为技术有限公司 一种芯片装置和无线通信装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3021842A (en) * 1958-11-05 1962-02-20 John F Flood Hypodermic needle guide
US3582214A (en) * 1969-10-31 1971-06-01 James W Loomis Tool alignment apparatus and method
US4000948A (en) * 1975-07-14 1977-01-04 Miller C Frederick Target method and systems for bonding machines
US4651732A (en) * 1983-03-17 1987-03-24 Frederick Philip R Three-dimensional light guidance system for invasive procedures
US4571243A (en) * 1983-05-18 1986-02-18 Edward C. Froning Needle guidance system
US5300080A (en) * 1991-11-01 1994-04-05 David Clayman Stereotactic instrument guided placement
NO301999B1 (no) * 1995-10-12 1998-01-05 Metronor As Kombinasjon av laser tracker og kamerabasert koordinatmåling
US5792044A (en) * 1996-03-22 1998-08-11 Danek Medical, Inc. Devices and methods for percutaneous surgery
US5638208A (en) * 1996-07-23 1997-06-10 Evans & Sutherland Computer Corporation Projection screen with retro-reflective calibration points, placement tool and method
US5838882A (en) * 1996-10-31 1998-11-17 Combustion Engineering, Inc. Dynamic position tracking and control of robots
US5810841A (en) * 1997-01-22 1998-09-22 Minrad Inc. Energy guided apparatus and method with indication of alignment
US6041249A (en) * 1997-03-13 2000-03-21 Siemens Aktiengesellschaft Device for making a guide path for an instrument on a patient
US6021343A (en) * 1997-11-20 2000-02-01 Surgical Navigation Technologies Image guided awl/tap/screwdriver
US6308307B1 (en) * 1998-01-29 2001-10-23 Texas Instruments Incorporated Method for power routing and distribution in an integrated circuit with multiple interconnect layers
US6480989B2 (en) * 1998-06-29 2002-11-12 Lsi Logic Corporation Integrated circuit design incorporating a power mesh
US6096049A (en) * 1998-07-27 2000-08-01 Minrad Inc. Light guiding device and method
JP2001110184A (ja) * 1999-10-14 2001-04-20 Hitachi Ltd 半導体装置
US6615395B1 (en) * 1999-12-20 2003-09-02 International Business Machines Corporation Method for handling coupling effects in static timing analysis
US6720673B2 (en) * 2001-04-11 2004-04-13 International Business Machines Corporation Voltage island fencing
US6584596B2 (en) * 2001-09-24 2003-06-24 International Business Machines Corporation Method of designing a voltage partitioned solder-bump package
US6631502B2 (en) * 2002-01-16 2003-10-07 International Business Machines Corporation Method of analyzing integrated circuit power distribution in chips containing voltage islands
US6820240B2 (en) * 2002-09-25 2004-11-16 International Business Machines Corporation Voltage island chip implementation
JP4493597B2 (ja) * 2003-11-05 2010-06-30 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｉｄｄｑ電流測定のためのホット・スイッチ可能な電圧バス

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Managing power and performance for system-on-chip designsusing Voltage Islands. David E.Lackey etc.Computer Aided Design, 2002. ICCAD 2002. IEEE/ACM International Conference on. 2002
Managing power and performance for system-on-chip designsusing Voltage Islands. David E.Lackey etc.Computer Aided Design, 2002. ICCAD 2002. IEEE/ACM International Conference on. 2002 *

Also Published As

Publication number Publication date
EP1649493A2 (en) 2006-04-26
WO2005008725A2 (en) 2005-01-27
KR100827056B1 (ko) 2008-05-02
US7131074B2 (en) 2006-10-31
WO2005008725A3 (en) 2006-11-23
US20050010887A1 (en) 2005-01-13
JP5296313B2 (ja) 2013-09-25
KR20060034270A (ko) 2006-04-21
CN101142576A (zh) 2008-03-12
EP1649493A4 (en) 2010-04-14
JP2007531244A (ja) 2007-11-01
EP1649493B1 (en) 2016-03-16

Similar Documents

Publication Publication Date Title
CN100592302C (zh) 包括嵌套电压岛的集成电路
EP1537581B1 (en) Method for reducing power consumption in a state retaining circuit, state retaining circuit and electronic device
US7603634B2 (en) Various methods and apparatuses to preserve a logic state for a volatile latch circuit
US20170309327A1 (en) Semiconductor integrated circuit device and system
US8406075B2 (en) Ultra-low leakage memory architecture
US7800400B2 (en) Configuration random access memory
US9025404B1 (en) Semiconductor device with reduced leakage current and method for manufacture of the same
US7880526B2 (en) Level Shifter, standard cell, system and method for level shifting
CN204791989U (zh) 耐高电压的字线驱动器和包含该字线驱动器的存储器及其系统
EP2732467B1 (en) Compact and robust level shifter layout design
CN102906665A (zh) 具有多种低功率模式的数据处理器
CN106936409B (zh) 面积优化的保持触发器实施
JP2010251445A (ja) 半導体装置およびそれを用いた情報処理装置
CN106558334A (zh) 一种sram存储单元、sram存储器及其控制方法
JP5172233B2 (ja) 半導体集積回路装置
WO2014158200A1 (en) Semiconductor device with reduced leakage current and method for manufacture the same
US6097043A (en) Semiconductor integrated circuit and supply method for supplying multiple supply voltages in a semiconductor integrated circuit
US20140035664A1 (en) Voltage providing circuit
Goel et al. Area efficient diode and on transistor inter‐changeable power gating scheme with trim options for SRAM design in nano‐complementary metal oxide semiconductor technology
CN105793926B (zh) 具有双电压非对称存储器单元的芯片及其操作方法和装置
US9461161B1 (en) Memory element circuitry with minimum oxide definition width

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171103

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171103

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100224