KR101538458B1 - 3차원 매니코어 프로세서를 위한 전압섬 형성 방법 - Google Patents

3차원 매니코어 프로세서를 위한 전압섬 형성 방법 Download PDF

Info

Publication number
KR101538458B1
KR101538458B1 KR1020140000571A KR20140000571A KR101538458B1 KR 101538458 B1 KR101538458 B1 KR 101538458B1 KR 1020140000571 A KR1020140000571 A KR 1020140000571A KR 20140000571 A KR20140000571 A KR 20140000571A KR 101538458 B1 KR101538458 B1 KR 101538458B1
Authority
KR
South Korea
Prior art keywords
voltage
forming
zones
task
island
Prior art date
Application number
KR1020140000571A
Other languages
English (en)
Other versions
KR20150081378A (ko
Inventor
강성호
홍혜정
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020140000571A priority Critical patent/KR101538458B1/ko
Priority to US14/579,023 priority patent/US9230051B2/en
Publication of KR20150081378A publication Critical patent/KR20150081378A/ko
Application granted granted Critical
Publication of KR101538458B1 publication Critical patent/KR101538458B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/10—Processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Architecture (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 전압 구역의 발열 특성에 기초하여 상기 전압 구역의 우선 순위를 설정하는 단계 및 우선 순위를 이용하여 전압섬을 형성하는 단계를 포함하는 3차원 매니코어 프로세서를 위한 전압섬 형성 방법에 관한 것이다.

Description

3차원 매니코어 프로세서를 위한 전압섬 형성 방법{VOLTAGE ISLAND FORMATION FOR 3D MANY-CORE CHIP MULTIPROCESSOR}
본 발명은 3차원 매니코어 프로세서를 위한 전압섬 형성 방법에 관한 것이다.
다양한 장점을 가지고 있는 3차원 적층 기술을 성공적으로 적용시키기 위해서는 3차원 적층으로 인하여 악화되는 발열과 전력 전송 문제를 해결하여야 한다. 일반적으로 칩에서 발생된 열은 수직 방향으로 발산되어 사라진다. 그러나, 3차원 적층 환경에서는 집적도가 향상되어 전력 소모량이 증가하고, 이에 따라 발열량도 증가하지만 발생된 열이 수직으로 인접해 있는 다이에 막혀 밖으로 쉽게 빠져나가지 못하게 되므로 발열이 매우 중요하다.
또한, 3차원 적층 환경에서도 I/O 핀 수는 제한적이어서 외부에서 칩 내부로 공급되는 전력량 역시 제한적인데 비해 더 많은 모듈에 더 큰 전류를 공급해야 하기 때문에 안정적인 전력 전송망을 설계하는 것 역시 매우 중요한 문제이다.
회로에서 열이 발생하는 것은 기본적으로 전력 소모량에 의해 결정되기 때문에 2차원 집적 회로에서 연구된 전력 관리 기법들이 발열 관리에도 활용될 수 있다. 하나의 칩 내에 여러 개의 전압섬을 만들어 높은 성능이 요구되는 부분은 높은 전압 및 높은 주파수에서 동작시키고, 비교적 낮은 성능이 요구되는 부분은 낮은 전압 및 낮은 주파수에서 동작시킴으로써 전체 전력 소모량을 감소시킬 수 있다. 멀티코어 및 매니코어에서는 코어 여러 개를 하나의 전압섬으로 묶어 형성한다. 그러나 기존의 방법들은 2차원 구조의 프로세서에서 발열 문제를 다룬 것이어서 3차원 환경에 직접적으로 적용되기에는 어려움이 있다.
본 발명의 목적은 3차원 매니코어 프로세서에서 발열 문제를 해결할 수 있는 전압섬 형성 방법을 제공하는 것이다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 3차원 매니코어 프로세서를 위한 전압섬 형성 방법은 전압 구역의 발열 특성에 기초하여 상기 전압 구역의 우선 순위를 설정하는 단계 및 상기 우선 순위를 이용하여 전압섬을 형성하는 단계를 포함할 수 있다.
실시예에서, 상기 전압 구역의 우선 순위를 설정하는 단계는 상기 3차원 매니코어의 구조를 고려하여 상기 전압 구역의 발열 특성을 분석하는 단계를 포함할 수 있다.
실시예에서, 상기 3차원 매니코어의 구조를 고려하여 상기 전압 구역의 발열 특성을 분석하는 단계는 상기 전압 구역과 히트 싱크와의 거리 및 상기 전압 구역과 상기 전압 구역이 위치한 층의 중심과의 거리를 고려하여 수행될 수 있다.
실시예에서, 상기 3차원 매니코어의 구조를 고려하여 상기 전압 구역의 발열 특성을 분석하는 단계는 정상상태 온도가 가장 낮은 전압 구역의 온도와 각 전압 구역의 온도차를 획득하는 단계를 포함할 수 있다.
실시예에서, 상기 우선 우선 순위를 이용하여 전압섬을 형성하는 단계는 미리 지정된 태스크 그래프에 기초하여 초기 전압을 설정하는 단계 및 상기 태스크를 코어에 배치하는 단계를 포함할 수 있다.
실시예에서, 상기 태스크를 코어에 배치하는 단계는 높은 전압에서 동작하는 태스크부터 낮은 전압에서 동작하는 태스크 순으로 배치하여 수행될 수 있다.
실시예에서, 상기 태스크를 코어에 배치하는 단계는 태스크를 상기 우선 순위가 가장 높은 전압 구역 중 어느 하나의 전압 구역에 배치하는 단계 및 상기 전압 구역의 우선 순위를 재조정하는 단계를 포함할 수 있다.
실시예에서, 재조정된 상기 전압 구역의 우선 순위에 따라 다음 태스크를 배치하는 단계를 더 포함할 수 있다.
실시예에서, 상기 전압 구역의 우선 순위를 재조정하는 단계는 상기 전압 구역 간의 통신하는 데이터량과 통신 거리에 기초하여 수행될 수 있다.
실시예에서, 상기 전압 구역의 우선 순위를 재조정하는 단계는 하기의 수학식
Figure 112014000516562-pat00001
(
Figure 112014000516562-pat00002
는 l층의 c위치에 위치한 전압 구역,
Figure 112014000516562-pat00003
는
Figure 112014000516562-pat00004
와 이미 선택되어 있는 전압 구역 간의 통신하는 데이터 량,
Figure 112014000516562-pat00005
는 이미 선택되어 있는 전압 구역과
Figure 112014000516562-pat00006
간의 최단 통신거리) 에 의해 수행될 수 있다.
본 발명의 실시예에 따른 기록 매체는 상기의 방법 중 어느 하나의 방법을 수행하는 프로그램이 기록될 수 있다.
본 발명이 일 측면에 따르면, 3차원 매니코어 프로세서에서 발열 문제를 해결할 수 있다.
본 발명이 일 측면에 따르면, 3차원 매니코어 프로세서에서 안정적으로 전력을 공급할 수 있다.
본 발명의 효과가 상술한 효과들로 한정되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면들로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.
도 1은 모든 층이 동일한 형태를 가지는 3차원 매니코어 구조에서 한 층을 예시적으로 나타낸 것이다.
도 2는 본 발명의 실시예에 따른 전압섬 형성 방법을 설명하기 위한 도면이다.
도 3은 2개의 층으로 구성되며, 각 층에 16개의 코어를 가지는 3차원 매니코어의 발열 특성을 분석한 것이다.
도 4는 4개의 층으로 구성되며, 각 층에 16개의 코어를 가지는 3차원 매니코어의 발열 특성을 분석한 것이다.
도 5에는 하나의 전압 구역이 4x1 형태로 4개의 코어를 가지면서 상층과 하층의 2층으로 구성된 매니코어를 나타낸 것이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형들 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 '및/또는' 이라는 용어는 나열된 구성들 각각 또는 이들의 다양한 조합을 가리킨다.
한편, 본 명세서 전체에서 사용되는 '~부', '~기', '~블록', '~모듈' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미할 수 있다. 예를 들어 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미할 수 있다. 그렇지만 '~부', '~기', '~블록', '~모듈' 등이 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부', '~기', '~블록', '~모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부', '~기', '~블록', '~모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 '~부', '~기', '~블록', '~모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부', '~기', '~블록', '~모듈'들로 결합되거나 추가적인 구성요소들과 '~부', '~기', '~블록', '~모듈'들로 더 분리될 수 있다.
모든 코어의 공급 전압을 독립적으로 제어할 수 있도록 하나의 코어가 개별 전압구역이 되도록 설계할 수 있다면 주어진 어플리케이션을 최적화화여 전력 소모를 최적화할 수 있으나, 이를 지원할 수 있도록 전력 전송망을 설계하는 것은 현실적으로 불가능하다. 특히, 전력 전송이 불안정한 3차원 구조에서는 온 칩(on-chip) 전압 조정기를 사용하는 것이 바람직한데, 이를 위한 추가적인 면적, 전력 소모를 고려할 때 코어 단위의 전압 제어는 불가능하다. 본 발명은 상술한 문제점을 해결하기 위한 것으로, 3차원 매니코어 프로세서에서 에너지 소모를 감소시키고 발열 문제를 해결할 수 있는 전압섬 형성 방법에 관한 것이다. 본 발명의 실시예에 따르면, 3차원 매니코어 프로세서에서 각 코어의 위치에 따른 발열 특성을 활용하여 전압섬을 형성할 수 있다.
도 1은 모든 층이 동일한 형태를 가지는 3차원 매니코어 구조에서 한 층을 예시적으로 나타낸 것이다.
도 1에 도시된 것처럼, 3차원 매니코어를 구성하는 각 층은 하나의 전압 조정기에 의해 전압 및 주파수가 결정되는 여러 개의 전압구역으로 구성되어 있다. 도 1에서는 2x2 형태로 4 개의 코어가 하나의 전압 구역을 형성하고 있으나, 전압 구역의 형태 및 포함된 코어의 개수는 설계 비용 등을 고려하여 변경이 가능하다. 물리적으로 고정된 전압구역들 하나 이상이 통합되어 하나의 전압섬을 형성할 수 있다.
도 2 내지 도 5는 본 발명의 실시예에 따른 전압섬 형성 방법을 설명하기 위한 도면이다.
도 2에 도시된 것처럼, 본 발명의 실시예에 따른 전압섬 형성 방법은 전압 구역의 우선 순위를 설정하는 단계(S10) 및 우선 순위를 이용하여 전압섬을 형성하는 단계(S20)를 포함한다.
전압 구역의 우선 순위를 설정하는 단계(S10)는 3차원 매니코어의 구조를 고려하여 전압 구역의 발열 특성을 분석하는 단계(S11)를 포함할 수 있다.
실시예에 따르면, 전압 구역의 발열 특성 분석은 동일한 작업을 수행했을 때의 정상 상태 온도를 측정하여 수행되며, 정상 상태 온도가 낮은 전압 구역이 높은 우선 순위를 갖게 된다.
실시예에 따르면, 3차원 매니코어의 구조를 고려하여 전압 구역의 발열 특성을 분석하는 단계(S11)에서 정상 상태 온도가 가장 낮은 전압 구역의 온도와 각 전압 구역의 온도차를 획득할 수 있다. 획득한 각 전압 구역의 온도차는 전압섬 형성에 사용될 수 있다.
실시예에 따르면, 3차원 매니코어의 구조를 고려하여 전압 구역의 발열 특성을 분석하는 단계(S11)는 해당 전압 구역과 해당 전압 구역이 위치한 층의 중심과의 거리를 고려하여 수행될 수 있다. 동일한 층에 놓인 전압 구역이라도 층의 테두리에 배치된 전압 구역과 층 중심에 배치된 전압 구역이 동일한 작업을 수행하면서 동일한 전력을 소모하는 경우, 층의 중심에 배치된 전압 구역은 층의 테두리에 배치된 전압 구역에 비해 열의 발산이 원활하지 않아 온도가 더 높게 된다.
실시예에 따르면, 3차원 매니코어의 구조를 고려하여 전압 구역의 발열 특성을 분석하는 단계(S11)는 해당 전압 구역과 히트 싱크와의 거리를 고려하여 수행될 수 있다. 3차원 매니코어에서는 열을 발산시키는 히트 싱크 가까이에 있는 층에 놓인 전압 구역과 히트 싱크에서 멀리 떨어진 층에 놓인 전압 구역은 동일한 작업을 수행하면서 동일한 전력을 소모하는 경우, 히트 싱크에서 멀리 떨어진 층에 놓인 전압 구역의 온도가 더 높게 된다.
도 3은 2개의 층으로 구성되며, 각 층에 16개의 코어를 가지는 3차원 매니코어의 발열 특성을 분석한 것이고, 도 4는 4개의 층으로 구성되며, 각 층에 16개의 코어를 가지는 3차원 매니코어의 발열 특성을 분석한 것이다.
도 3 및 도 4에 도시된 것처럼, 각 층에서 같은 위치에 배치된 코어의 경우, 층 수가 낮을수록 수직 방향의 발열이 어려워져 우선 순위가 낮아지는 것을 확인할 수 있다. 또한, 같은 층에서는 층의 중심에 가까울수록 발열이 어려워져 우선 순위가 낮아지는 것을 확인할 수 있다.
다시 도 2를 참조하면, 우선 순위를 이용하여 전압섬을 형성하는 단계(S20)는 태스크 그래프를 이용하여 초기 전압을 설정하는 단계(S21), 전압 구역을 선택하여 태스크를 코어에 배치하는 단계(S22), 전압 구역의 우선 순위를 재조정하는 단계(S23) 및 재조정된 우선 순위에 따라 전압 구역을 선택하여 다음 태스크를 배치하는 단계(S24)를 포함한다. 재조정된 우선 순위에 따라 전압 구역을 선택하여 다음 태스크를 배치하는 단계(S24) 후, 스케쥴링이 최적화 되었는지를 확인하여 최적화되지 않았다면 전압 구역의 우선 순위를 재조정하는 단계(S23)가 다시 수행될 수 있다.
태스크 그래프를 이용하여 초기 전압을 설정하는 단계(S21)는 주어진 태스크 그래프를 분석하여 주어진 슬랙(slack)을 최대한 활용할 수 있도록 수행될 수 있다. 실제 태스크가 코어에 배치되지 않았기 때문에 최악의 라우팅을 고려하여 수행될 수 있다.
전압 구역을 선택하여 태스크를 코어에 배치하는 단계(S22)는 초기 전압이 높게 설정된 태스크들부터 배치하여 수행될 수 있다. 해당 전압 레벨을 가지는 태스크들을 배치하기 위해 필요한 전압 구역의 수가 결정되면, 아직 태스크가 배치되지 않은 전압 구역들 중에서 우선 순위가 가장 높은 것들을 선택한다. 특정 전압섬을 구성하기 위해 n개의 전압 구역이 필요하다면 최상위 우선 순위를 가지는 전압 구역들 중에서 무작위로 n개를 선택하여 구성할 수 있으나, 경우에 따라 코어 간의 통신에서 소모되는 에너지를 증가시켜 오히려 전력 소모를 증가시킬 수 있다.
도 5에는 하나의 전압 구역이 4x1 형태로 4개의 코어를 가지면서 상층과 하층의 2층으로 구성된 매니코어를 나타낸 것이다. 도 5에서 VC l_c 는 l층의 c 위치에 위치한 전압 구역을 의미한다. 도 5와 같은 구조에서는 히트 싱크에서 가깝고 열의 발산이 용이한 상층의 VC 1_0, VC 1_7, VC 1_8, VC 1_15가 최상위 우선 순위를 가지고, 하층의 VC 0_0, VC 0_7, VC 0_8, VC 0_15가 다음으로 높은 우선 순위를 가진다. 만약, 특정 전압섬을 구성하기 위해 3개의 전압 구역이 필요하다면 최상위 우선 순위를 가지는 VC 1_0, VC 1_7, VC 1_8, VC 1_15 중 3개를 무작위로 선택할 수 있다. 만약 VC 1_0, VC 1_7, VC 1_8이 선택되었다면, VC 1_0과 VC 1_8은 물리적으로 가깝지만, VC 1_7은 VC 1_0과 VC 1_8과 멀리 떨어져 있기 때문에 통신에 소모되는 에너지가 증가한다. 따라서, VC 1_7 보다는 VC 1_0과 VC 1_8과 가까이에 있으면서 한 단계 낮은 우선 순위를 가지는 VC 0_0이나 VC 0_7을 선택하는 것이 유리할 수 있다.
따라서, 적절한 전압 구역을 선택하기 위해 각 전압 구역의 우선 순위 재조정이 필요해지며, 전압 구역의 우선 순위를 재조정하는 단계(S23)는 전압 구역 간의 통신하는 데이터량과 통신 거리에 기초하여 수행될 수 있다.
본 발명의 실시예에 따르면, 전압 구역의 우선 순위를 재조정하는 단계(S23)는 하기의 수학식 1에 의해 수행될 수 있다.
Figure 112014000516562-pat00007
Figure 112014000516562-pat00008
는 l층의 c위치에 위치한 전압 구역을 의미하고,
Figure 112014000516562-pat00009
는
Figure 112014000516562-pat00010
와 이미 선택되어 있는 전압 구역 간의 통신하는 데이터 량을 의미하며,
Figure 112014000516562-pat00011
는 이미 선택되어 있는 전압 구역과
Figure 112014000516562-pat00012
간의 최단 통신거리를 의미한다.
전압 구역의 우선 순위가 재조정하여 전압 구역이 선택되면, 재조정된 우선 순위에 따라 전압 구역을 선택하여 다음 태스크를 배치하는 단계(S24)가 수행된다. 선택된 전압 구역에 실제 태스크를 배치하고 라우팅을 결정한다. NoC(Network on chip) 기반의 3차원 매니코어 프로세서에서 라우팅은 수직 방향(z 방향)의 이동을 최우선으로 수행한다.
재조정된 우선 순위에 따라 전압 구역을 선택하여 다음 태스크를 배치하는 단계(S24)가 수행된 후, 형성된 전압섬들에서 소모되는 전력을 계산한다. 태스크 그래프를 이용하여 초기 전압을 설정하는 단계(S21)에서 최악의 라우팅을 고려하였기 때문에, 태스크 그래프에 실제 라우팅 정보를 업데이트하여 슬랙의 존재 여부를 확인하여 최적화(S25)가 수행될 수 있다.
전술한 본 발명의 실시예에 따른 전압섬 형성 방법은 컴퓨터에서 실행되기 위한 프로그램으로 제작되어 컴퓨터가 읽을 수 있는 기록 매체에 저장될 수 있다. 상기 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 저장 장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장 장치 등이 있다.
이상의 실시예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시예들도 본 발명의 범위에 속할 수 있음을 이해하여야 한다. 예를 들어, 본 발명의 실시예에 도시된 각 구성 요소는 분산되어 실시될 수도 있으며, 반대로 여러 개로 분산된 구성 요소들은 결합되어 실시될 수 있다. 따라서, 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명에 대하여까지 미치는 것임을 이해하여야 한다.

Claims (11)

  1. 전압 구역들 각각에 대하여 발열 특성을 분석하고, 상기 전압 구역들 각각의 발열 특성에 기초하여 상기 전압 구역들에 대해 우선 순위를 설정하는 단계; 및
    상기 전압 구역들의 우선 순위를 이용하여 전압섬을 형성하는 단계;
    를 포함하는 3차원 매니코어 프로세서를 위한 전압섬 형성 방법.
  2. 제1항에 있어서,
    상기 전압 구역들에 대해 우선 순위를 설정하는 단계는
    3차원 매니코어의 구조를 고려하여 상기 전압 구역들 각각의 발열 특성을 분석하는 단계;
    를 포함하는 3차원 매니코어 프로세서를 위한 전압섬 형성 방법.
  3. 제2항에 있어서,
    상기 3차원 매니코어의 구조를 고려하여 상기 전압 구역들 각각의 발열 특성을 분석하는 단계는
    상기 전압 구역들 각각과 히트 싱크와의 거리 및
    상기 전압 구역들 각각과 상기 전압 구역들 각각이 위치한 층의 중심과의 거리를 고려하여 수행되는
    3차원 매니코어 프로세서를 위한 전압섬 형성 방법.
  4. 제2항에 있어서,
    상기 3차원 매니코어의 구조를 고려하여 상기 전압 구역들 각각의 발열 특성을 분석하는 단계는
    정상상태 온도가 가장 낮은 전압 구역의 온도와 각 전압 구역의 온도차를 획득하는 단계;
    를 포함하는 3차원 매니코어 프로세서를 위한 전압섬 형성 방법.
  5. 제1항에 있어서,
    상기 우선 순위를 이용하여 전압섬을 형성하는 단계는
    미리 지정된 태스크 그래프에 기초하여 초기 전압을 설정하는 단계; 및
    태스크를 코어에 배치하는 단계;
    를 포함하는 3차원 매니코어 프로세서를 위한 전압섬 형성 방법.
  6. 제5항에 있어서,
    상기 태스크를 코어에 배치하는 단계는
    높은 전압에서 동작하는 태스크부터 낮은 전압에서 동작하는 태스크 순으로 배치하여 수행되는 3차원 매니코어 프로세서를 위한 전압섬 형성 방법.
  7. 제5항에 있어서,
    상기 태스크를 코어에 배치하는 단계는
    태스크를 상기 우선 순위가 가장 높은 전압 구역에 배치하는 단계; 및
    상기 전압 구역들의 우선 순위를 재조정하는 단계;
    를 포함하는 3차원 매니코어 프로세서를 위한 전압섬 형성 방법.
  8. 제7항에 있어서,
    재조정된 상기 전압 구역들의 우선 순위에 따라 다음 태스크를 배치하는 단계;
    를 더 포함하는 3차원 매니코어 프로세서를 위한 전압섬 형성 방법.
  9. 제7항에 있어서,
    상기 전압 구역들의 우선 순위를 재조정하는 단계는
    상기 전압 구역들 간의 통신하는 데이터량과 통신 거리에 기초하여 수행되는 3차원 매니코어 프로세서를 위한 전압섬 형성 방법.
  10. 전압 구역의 발열 특성에 기초하여 상기 전압 구역의 우선 순위를 설정하는 단계; 및
    상기 우선 순위를 이용하여 전압섬을 형성하는 단계를 포함하고,
    상기 우선 순위를 이용하여 전압섬을 형성하는 단계는
    미리 지정된 태스크 그래프에 기초하여 초기 전압을 설정하는 단계; 및
    태스크를 코어에 배치하는 단계를 포함하며,
    상기 태스크를 코어에 배치하는 단계는
    상기 태스크를 상기 우선 순위가 가장 높은 전압 구역에 배치하는 단계; 및
    상기 전압 구역의 우선 순위를 재조정하는 단계를 포함하고,
    상기 전압 구역의 우선 순위를 재조정하는 단계는
    상기 전압 구역 간의 통신하는 데이터량과 통신 거리에 기초하여 수행되며,
    상기 전압 구역의 우선 순위를 재조정하는 단계는
    하기의 수학식
    Figure 112015028244415-pat00013
    (
    Figure 112015028244415-pat00014
    는 l층의 c위치에 위치한 전압 구역,
    Figure 112015028244415-pat00015
    는
    Figure 112015028244415-pat00016
    와 이미 선택되어 있는 전압 구역 간의 통신하는 데이터 량,
    Figure 112015028244415-pat00017
    는 이미 선택되어 있는 전압 구역과
    Figure 112015028244415-pat00018
    간의 최단 통신거리)
    에 의해 수행되는 3차원 매니코어 프로세서를 위한 전압섬 형성 방법.
  11. 제1항 내지 제10항의 방법 중 어느 한 항의 방법을 수행하는 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체.
KR1020140000571A 2014-01-03 2014-01-03 3차원 매니코어 프로세서를 위한 전압섬 형성 방법 KR101538458B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140000571A KR101538458B1 (ko) 2014-01-03 2014-01-03 3차원 매니코어 프로세서를 위한 전압섬 형성 방법
US14/579,023 US9230051B2 (en) 2014-01-03 2014-12-22 Method of generating voltage island for 3D many-core chip multiprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140000571A KR101538458B1 (ko) 2014-01-03 2014-01-03 3차원 매니코어 프로세서를 위한 전압섬 형성 방법

Publications (2)

Publication Number Publication Date
KR20150081378A KR20150081378A (ko) 2015-07-14
KR101538458B1 true KR101538458B1 (ko) 2015-07-23

Family

ID=53495410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140000571A KR101538458B1 (ko) 2014-01-03 2014-01-03 3차원 매니코어 프로세서를 위한 전압섬 형성 방법

Country Status (2)

Country Link
US (1) US9230051B2 (ko)
KR (1) KR101538458B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108009099B (zh) * 2017-11-30 2021-08-20 北京中科睿芯科技集团有限公司 一种应用于K-Mean聚类算法中的加速方法及其装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037715A (ko) * 2000-11-15 2002-05-22 포만 제프리 엘 혼합형 공급 전압 설계용 전압 아일런드를 논리적 및물리적으로 동시에 구성하는 방법
KR20060017773A (ko) * 2003-05-07 2006-02-27 모사이드 델라웨어, 인크. 전원 아일랜드를 사용한 집적 회로의 전원 관리
KR20060034270A (ko) * 2003-07-08 2006-04-21 인터내셔널 비지네스 머신즈 코포레이션 중첩된 전압섬 구조
JP2006261581A (ja) * 2005-03-18 2006-09-28 Sony Corp マルチチップモジュール装置及びマルチチップのシャットダウン制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861753B1 (en) 2003-10-09 2005-03-01 International Business Machines Corporation Method and apparatus for performing power routing on a voltage island within an integrated circuit chip
US7721119B2 (en) * 2006-08-24 2010-05-18 International Business Machines Corporation System and method to optimize multi-core microprocessor performance using voltage offsets
US7487012B2 (en) 2007-05-11 2009-02-03 International Business Machines Corporation Methods for thermal management of three-dimensional integrated circuits
US7917785B2 (en) * 2007-05-11 2011-03-29 International Business Machines Corporation Method of optimizing performance of multi-core chips and corresponding circuit and computer program product
US8064197B2 (en) * 2009-05-22 2011-11-22 Advanced Micro Devices, Inc. Heat management using power management information
US8819686B2 (en) * 2009-07-23 2014-08-26 Empire Technology Development Llc Scheduling threads on different processor cores based on memory temperature
US8674510B2 (en) 2010-07-29 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structure having improved power and thermal management
US8793512B2 (en) 2010-10-29 2014-07-29 Advanced Micro Devices, Inc. Method and apparatus for thermal control of processing nodes
US9442773B2 (en) 2011-11-21 2016-09-13 Qualcomm Incorporated Thermally driven workload scheduling in a heterogeneous multi-processor system on a chip
US20130155081A1 (en) 2011-12-15 2013-06-20 Ati Technologies Ulc Power management in multiple processor system
US9746909B2 (en) * 2014-02-25 2017-08-29 International Business Machines Corporation Computer program product and a node implementing power management by associated power management controllers based on distributed node power consumption and priority data

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037715A (ko) * 2000-11-15 2002-05-22 포만 제프리 엘 혼합형 공급 전압 설계용 전압 아일런드를 논리적 및물리적으로 동시에 구성하는 방법
KR20060017773A (ko) * 2003-05-07 2006-02-27 모사이드 델라웨어, 인크. 전원 아일랜드를 사용한 집적 회로의 전원 관리
KR20060034270A (ko) * 2003-07-08 2006-04-21 인터내셔널 비지네스 머신즈 코포레이션 중첩된 전압섬 구조
JP2006261581A (ja) * 2005-03-18 2006-09-28 Sony Corp マルチチップモジュール装置及びマルチチップのシャットダウン制御方法

Also Published As

Publication number Publication date
KR20150081378A (ko) 2015-07-14
US9230051B2 (en) 2016-01-05
US20150193571A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
US9568946B2 (en) Microchip with faraday cages and internal flexibility sipes
Das Design automation and analysis of three-dimensional integrated circuits
US9589092B2 (en) Method for co-designing flip-chip and interposer
US8171446B2 (en) Method for designing a semiconductor device by computing a number of vias, program therefor, and semiconductor device
US8516426B2 (en) Vertical power budgeting and shifting for three-dimensional integration
JP2009140495A (ja) 確率的相互接続構造設計のためのシステムおよび方法
Chen et al. Sharing and placement of on-chip laser sources in silicon-photonic NoCs
KR20140028056A (ko) 집적 회로를 위한 응력 인식 설계
JP2014220498A (ja) 公称最小ピッチの非整数倍であるセル高さを有するスタンダードセル
US8677613B2 (en) Enhanced modularity in heterogeneous 3D stacks
CN108959510A (zh) 一种分布式数据库的分区级连接方法和装置
KR101538458B1 (ko) 3차원 매니코어 프로세서를 위한 전압섬 형성 방법
US20130286595A1 (en) Thermal management floorplan for a multi-tier stacked ic package
WO2019150072A1 (en) Power distribution circuitry
US8901959B2 (en) Hybrid IO cell for wirebond and C4 applications
US9053285B2 (en) Thermally aware pin assignment and device placement
US20220013435A1 (en) Integrated circuit with a ring-shaped hot spot area and multidirectional cooling
Shih et al. Thermal‐Aware Test Schedule and TAM Co‐Optimization for Three‐Dimensional IC
Anand et al. A multiobjective optimization tool for Very Large Scale Integrated nonslicing floorplanning
US20130074027A1 (en) Designing device for semiconductor integrated circuit and designing method for semiconductor integrated circuit
Lin et al. Online thermal-aware task placement in three-dimensional field-programmable gate arrays
US20230394211A1 (en) Timing-aware and simultaneous optimization of latch clustering and placement in an integrated circuit
Kursun et al. Analysis of spatial and temporal behavior of threedimensional multi-core architectures towards run-time thermal management
US10878152B1 (en) Single-bit latch optimization for integrated circuit (IC) design
Lei et al. Simultaneous constrained pin assignment and escape routing for FPGA-PCB codesign

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4