図1には、この発明に係る半導体集積回路装置の一実施例の概略ブロック図が示されている。この実施例の半導体集積回路装置は、入出力回路部と内部回路部から構成される。内部回路部は、内部回路は、特定の機能ブロックを構成するものであり、コアとも呼ばれる。この実施例では、前記特許文献1において提案されているように、スタンバイ電流を低減するために回路の接地電位側を遮断する電源スイッチとしてのMOSFETQ1(電源スイッチSW1)が設けられる。上記MOSFETQ1は、厚膜(厚いゲート絶縁膜)のMOSFETで構成される。
この実施例では、上記入出力回路部は、3.3Vのような電源電圧VCCに対応した信号振幅を扱う回路と、1.2Vのような内部電源電圧VDDに対応した信号振幅を扱う回路及び両者のレベル変換を行う回路とで構成される。このように入出力回路部においては、3.3V系回路と、1.2V系回路に分けられる。そして、1.2V系回路は、内部回路部と同様に薄膜(薄いゲート絶縁膜)MOSFETで構成される。マイクロコンピュータ等のようなモバイル向けの半導体集積回路装置では、上記入出力端子数は、約400本等のように多い。それ故、本願発明者においては、上記入出力回路部は、400個もの入出力回路が存在し、上記1.2V系回路で消費されるリーク電流が無視できないことに気が付いた。特に、内部回路部が電源スイッチ(SW1)のオフによりリーク電流を遮断した場合、上記1.2V系回路でのリーク電流の相対的割合が多くなって、半導体集積回路装置全体としてのスタンバイ電流の低減には上記入出力回路部でのリーク電流の低減が効果的となる。
上記入出力回路部の3.3V系回路は、電源電圧VCCと回路の接地電位VSSが定常的に供給される。これに対して、1.2V系回路は、特に制限されないが、電源電圧VDDが定常的に供給され、回路の接地電位VSSは、電源スイッチSW2を構成する厚膜MOSFETQ2を介して選択的に供給される。言い換えるならば、上記内部回路部がスタンバイ状態になるときには、内部回路の電源スイッチMOSFETQ1がオフ状態にされるとともに、上記1.2V系回路の上記電源スイッチMOSFETQ2もオフ状態にされる。これにより、入出力回路部のうち、上記1.2V系回路については、スタンバイ状態のときには、内部回路部と同様にリーク電流を遮断するスイッチMOSFETQ2がオフ状態にされる。
この実施例では、内部回路側及び入出力回路部の1.2V系回路は、VSS側に電源スイッチ(厚膜MOSFETQ1、Q2)が配置される。このように入出力回路部の1.2V系回路は、VSS側で回路を切断し、内部回路部も同様にVSS側で回路を遮断することで、電源スイッチMOSFETQ2及びQ1の総チャネル幅のオフリーク量がスタンバイ電流を決めることになる。薄膜MOSFETと厚膜MOSFETのオフリーク電流は、一般に2〜3桁も差があることから、半導体集積回路装置の全体でみたスタンバイ電流を大幅に低減することができる。このことは、上記定常的に電源電圧VCC及びVSSが供給される3.3V系回路でのリーク電流も上記2〜3桁少ないことを意味し、実質的に入出力回路部でのスタンバイ時のリーク電流の大半が上記1.2V系回路で消費されることになる。この実施例では、上記入出力回路部でのリーク電流が2〜3桁も少なくされることにより、半導体集積回路装置全体としてのスタイバイ状態でのリーク電流を大幅に低減することができる。更に、この実施例の入出力回路部の1.2系回路と内部回路部の電源遮断領域間の入出力信号が、電源遮断時に同一方向に遷移するため、信号レベルのミスマッチはなく、信号の不定伝播等を考慮する必要がない。
例えば、前記のように入出力端子数が400個の場合は、1つの入出力端子数当たりのリーク電流が0.1μA/IOと考えられる全体で40μAものリーク電流が発生することになる。この実施例では、前記スイッチMOSFETQ2を設けて、それをオフ状態にすることにより、約40μAものリーク電流の削減が可能になる。ちなみに、上記400端子を有するマイクロコンピュータのような半導体集積回路装置(内部回路部)におけるスタンバイ状態でのリーク電流は、前記特許文献1の技術を適用して上記電源スイッチMOSFETQ1のオフ状態により、100μA程度に小さくすることができる。したがって、入出力回路部に上記スイッチMOSFETQ2を設けない場合には、スタンバイ状態でのリーク電流が約140μA程度あったものを、上記スイッチMOSFETQ2を設けて、それをスタンバイ状態でオフ状態にすることにより上記100μA程度に小さくすることができる。つまり、上記スイッチMOSFETQ2を設けただけで、約30%ものリーク電流の削減が可能になる。
図2には、この発明に係る半導体集積回路装置の他の一実施例の概略ブロック図が示されている。この実施例では、入出力回路部でのリーク電流の低減のために、1.2V系回路については、VDD側に電源スイッチSW2としてMOSFETQ2が設けられる。この構成では、入出力回路部の1.2系回路と内部回路部の電源遮断領域間の入出力信号が、電源遮断時にVSSとVDDのように異なる方向に遷移するため、信号レベルのミスマッチを防止する不定伝播防止回路が設けられる。この不定伝播防止回路については、例えば後述するようなゲート回路で構成される。他の構成は、前記図1と同様であり、前記図1の実施例と同様に半導体集積回路装置全体としてのスタンバイ状態でのリーク電流を大幅に低減することができる。
図3には、この発明に係る半導体集積回路装置の一実施例の全体レイアウト図が示されている。この実施例では、IO(入出力回路)部のVSS側に電源スイッチSW2を配置している。内部回路部は、前記特許文献1と同様に電源スイッチSW1が設けられる。内部回路部は、AないしC領域及びRAM領域のように機能ブロック毎が電源遮断領域とされる。これらの電源遮断領域の同図における両側にVSS側に設けられる電源スイッチSW1がそれぞれ配置される。この実施例のように、I/O部のVSS側で回路を切断し、内部回路部では、それぞれの電源遮断領域である機能ブロック(以下、コアともいう)側でVSS側を切断する構成とした場合は、I/O部とコア側の電源遮断領域間の入出力信号が遮断時に同一方向であるVDD側に遷移するため、不定伝播等の考慮をする必要がない。この実施例では、電源スイッチSW2をI/Oセルに組み込んでいるために、遮断制御信号の結線を施せば良い。結果、電源スイッチの配置を意識する必要はなく、IO部のレイアウトは、各外部端子に対応して予め設計されたIOセルを並べるだけでよい。
図4には、図3の半導体集積回路装置の一実施例の概略回路図が示されている。図4は、図3の一部の入出力回路及びそれに対応した1つの内部回路(ユーザー論理)が代表として例示的に示されている。1つの外部端子に対応したIOセルは、入出力回路部は、3.3Vのような電源電圧VCCで動作し、外部端子との間での信号授受を行う3.3V系回路と、1.2Vのような電源電圧VDDに対応した内部回路部との間で信号授受を行う1.2V系回路とで構成される。上記3.3V系回路と、1.2V系回路には、3.3Vと1.2Vの信号振幅のレベル変換を行うレベル変換回路も含まれる。この実施例では、上記1.2V系回路の接地電位VSS側に電源スイッチとしてのMOSFETQ2が設けられる。
内部回路であるユーザー論理は、インバータ回路、ノアゲート回路あるいはナンドゲート回路のような論理回路が横方向に並べられてセルROWが構成される。このセルROWに沿って電源線VDD、接地線VSS及び仮想接地線VSSMが横方向に配置される。上記接地線VSSと仮想接地線VSSMの両端部に電源スイッチとしてのMOSFETQ12,Q13等が配置される。これらのMOSFETQ12、Q13は、前記図3のようにコアの両側のSW1に対応している。この実施例では、コア領域の外側(左右外側)に電源スイッチを構成するMOSFETQ11〜Q14が配置されて、それぞれのゲートを接続する制御信号線GATEがリング状態にされる。電源スイッチコントローラVSWCは、制御信号線GATEをリング状の一端から供給し、他端からモニタ信号MONIを得ることができる。つまり、電源スイッチSW1を構成する全MOSFETのオン/オフを上記モニタ信号MONIにより確認することができる。上記電源スイッチコントローラVSWCは、システムコントローラSYSCからの制御信号に従って、上記電源スイッチSW1,SW2を制御する制御信号GATE等を形成する。
上記ユーザー論理を構成する各回路は、同図にインバータ回路を構成するMOSFETが例示的に示されているように1.2Vのような低電源電圧VDDに対応した耐圧しか持たない薄膜MOSにより構成される。これらの薄膜MOSは、当然に低しきい値電圧にされる。これに対して、前記電源スイッチSW1を構成するMOSFETQ11〜Q14及び電源スイッチSW2を構成するMOSFETQ2は、3.3Vに対応した高耐圧を持つ厚膜MOSにより構成され、高しきい値電圧を持つようにされる。この厚膜MOSFETは、前記入出力回路部の3.3V系回路を構成するMOSFETとしても用いられる。
図5には、この発明に係る半導体集積回路装置の他の一実施例の全体レイアウト図が示されている。この実施例では、IO(入出力回路)部のVSS側に電源スイッチSW2を配置している。内部回路部は、前記特許文献1と同様に電源スイッチSW1が設けられる。内部回路部は、前記同様にAないしC領域及びRAM領域のように機能ブロック毎が電源遮断領域とされる。これらの電源遮断領域の同図における両側にVSS側に設けられる電源スイッチSW1がそれぞれ配置される。この実施例のように、I/O部のVSS側で回路を切断し、内部回路部では、それぞれの電源遮断領域である機能ブロック(以下、コアともいう)側でVSS側を切断する構成とした場合は、I/O部とコア側の電源遮断領域間の入出力信号が遮断時に同一方向であるVDD側に遷移するため、不定伝播等の考慮をする必要がない。この実施例の電源スイッチSW2は、入出力回路部と内部回路部の間に内部回路部を取り囲むようリング状に配置される。
図6には、図5の半導体集積回路装置の一実施例の概略回路図が示されている。図6は、図5に点線示した部分の入出力回路及び内部回路が示されている。1つの外部端子に対応したIOセルは、前記同様に入出力回路部は、3.3Vのような電源電圧VCCで動作し、外部端子との間での信号授受を行う3.3V系回路と、1.2Vのような電源電圧VDDに対応した内部回路部との間で信号授受を行う1.2V系回路とで構成される。上記3.3V系回路と、1.2V系回路には、3.3Vと1.2Vの信号振幅のレベル変換を行うレベル変換回路も含まれる。この実施例では、上記1.2V系回路の接地電位VSS側に電源スイッチSW2としてのMOSFETQ21〜23が内部回路を取り囲むようにリング状に設けられる。このように電源スイッチSW2を構成するMOSFETをリング状にすることで半導体集積回路装置LSIの4辺に配置したIO部に対して、各IO部からの仮想接地線VSSMと接地線VSSの結線が自由な位置で可能になる。結果、配線が最短化でき、IO部の1.2V系(VDD系)回路の接地線の低抵抗化も可能になる。他の構成は、前記図3、図4と同様である。
図7には、この発明に係る半導体集積回路装置の他の一実施例の全体レイアウト図が示されている。この実施例では、IO(入出力回路)部のVSS側に電源スイッチSW2を配置している。内部回路部は、前記特許文献1と同様に電源スイッチSW1が設けられる。前記同様に内部回路部は、AないしC領域及びRAM領域のように機能ブロック毎が電源遮断領域とされる。これらの電源遮断領域の同図における両側にVSS側に設けられる電源スイッチSW1がそれぞれ配置される。この実施例のように、I/O部のVSS側で回路を切断し、内部回路部では、それぞれの電源遮断領域である機能ブロック(以下、コアともいう)側でVSS側を切断する構成とした場合は、I/O部とコア側の電源遮断領域間の入出力信号が遮断時に同一方向であるVDD側に遷移するため、不定伝播等の考慮をする必要がない。この実施例の電源スイッチSW2は、I/Oセル外に電源遮断スイッチ領域SW2を設け、複数のI/Oセルを纏めて遮断する。
図8には、図7の半導体集積回路装置の一実施例の概略回路図が示されている。図8は、図7に点線示した部分の入出力回路及び内部回路が示されている。1つの外部端子に対応したIOセルは、前記同様に入出力回路部は、3.3Vのような電源電圧VCCで動作し、外部端子との間での信号授受を行う3.3V系回路と、1.2Vのような電源電圧VDDに対応した内部回路部との間で信号授受を行う1.2V系回路とで構成される。上記3.3V系回路と、1.2V系回路には、3.3Vと1.2Vの信号振幅のレベル変換を行うレベル変換回路も含まれる。この実施例では、複数のIOセルに対して纏めて1つのMOSFETQ2が設けられる。
本願のようにIO部のVDD遮断構成に於いては、電源スイッチSW2が厚膜MOSで構成され、遮断時の素子レイアウト分離が必要で、遮断に必要なMOSFETのサイズが大きくなることから、IOセル毎にいれることはIOセルサイズを長くすることになる。この結果、X/Y方向にチップサイズを大きくし、チップ面積的に好ましくないことが生じる可能性がある。そこで、この実施例では、複数のIOセルを纏めて、1箇所に遮断MOSFETQ2を配置する構成とされる。さらに、電源スイッチSW2は、配線による電位低下(ドロップ)の悪影響を防止するため、IOセル内の薄膜MOS系回路の近傍に設けられる。
この実施例では、電源スイッチSW2のレイアウトは適宜変更でき、電源スイッチSW2のゲート幅Wも容易に増減できることからWサイズの大小で、電源スイッチSW2のオン/オフ時間を制御することができる。この結果、遮断する領域(回路規模)に応じてオン時間を高速化したり低速にしたり調整できることから、遮断速度の調整によって電源ノイズの原因となる突入電流等を緩和することもできる利点も生じる。複数のIOセル毎に電源スイッチSW2を纏めて配置することにより、個々のIOセル内の面積を低減し、また任意の位置またモジュール(もしくはIP)もしくはセル間の隙間が生じた空間に配置する事で面積効率の向上が図られる。
図9には、この発明に係る半導体集積回路装置の一実施例の概略回路図が示されている。この実施例では、入出力回路部の電源スイッチSW2が、内部回路部の電源スイッチSW1が共用される。前記実施例のように、入出力回路部及び内部回路部ともに接地電位側VSSに電源スイッチを設ける構成では、それぞれを共用することができる。この実施例では、入出力回路部のVDD系回路の仮想接地線VSSMを複数纏めて、内部回路側の仮想接地線VSSMに接続するものである。
図10には、この発明に係る半導体集積回路装置の他の一実施例の概略回路図が示されている。この実施例は、図9の実施例の変形例であり、IOセルの仮想接地線VSSMを一本毎に内部回路側の遮断領域の仮想接地線VSSMと接続するものである。図9及び図10のようにIOセルの仮想接地線VSSMを内部回路の仮想接地線VSSMに接続する構成では、IOセル用に電源スイッチSW2を予め準備する必要がない。また、内部回路部の仮想接地線VSSMと入出回路部と仮想接地線VSSMを共有化することで、内部回路部の電源スイッチSW1を有効に生かし、入出回路部の電源スイッチSW2が削除でき、チップサイズを抑えて低コスト化および小型化に寄与できる。
図11には、この発明に係る半導体集積回路装置の他の一実施例の全体レイアウト図が示されている。この実施例では、IO(入出力回路)部のVDD側に電源スイッチSW2を配置している。内部回路部は、前記特許文献1と同様に電源スイッチSW1が設けられる。前記同様に内部回路部は、AないしC領域及びRAM領域のように機能ブロック毎が電源遮断領域とされる。これらの電源遮断領域の同図における両側にVSS側に設けられる電源スイッチSW1がそれぞれ配置される。この実施例のように、I/O部のVDD側で回路を切断し、内部回路部では、それぞれの電源遮断領域である機能ブロック(以下、コアともいう)側でVSS側を切断する構成とした場合は、I/O部とコア側の電源遮断領域間の入出力信号が遮断時にVSS側とVDD側のように異なる電位に遷移するため、不定伝播防止回路G1,G2が配置される。
図12には、図11の半導体集積回路装置の一実施例の概略回路図が示されている。図12は、図11に点線示した部分の入出力回路及び内部回路が示されている。1つの外部端子に対応したIOセルは、前記同様に入出力回路部は、3.3Vのような電源電圧VCCで動作し、外部端子との間での信号授受を行う3.3V系回路と、1.2Vのような電源電圧VDDに対応した内部回路部との間で信号授受を行う1.2V系回路とで構成される。上記3.3V系回路と、1.2V系回路には、3.3Vと1.2Vの信号振幅のレベル変換を行うレベル変換回路も含まれる。この実施例では、IOセル毎に電源電圧VDDを遮断するMOSFETQ2が設けられる。
本実施例においては、電源VDD、VSSを遮断すると出力信号が不定となり入力信号がハイインピーダンスとなる可能性があることから、信号を受け取った側のモジュールで不定が伝播したり、不定で貫通電流が発生したりする虞がある。従って、不定伝播を防止する例えばアンド(AND)回路G1,G2がIO側と遮断領域側に配置される。この不定伝播防止回路は遮断領域間(A領域−B領域等)でも同様に考慮が必要である。例えば、A領域のVSSを遮断し、B領域のVSSを遮断しないで動作状態にするとき、A領域からB領域に不定レベルが入力される可能性のある信号経路がある場合には、かかる不定レベルの伝播を防止する必要がある。
上記ゲート回路G1、G2の制御入力端子には、特に制限されないが、システムコントローラSYSCで形成された不定伝播防止のための信号がレベルシフタLSによりVDDレベルに変換されて供給される。また、入出力回路部の電源電圧VDDと内部回路部の電源電圧VDDが異なる外部電源端子からそれぞれ供給される場合、静電破壊防止のためのダイオードD1,D2がそれぞれの制御信号のレベルに対応して接地電位側VSS,電源電圧側VDDに配置される。
この実施例のように、電源電圧VDD側を遮断する場合は、VDD側遮断は、遮断対応でないIOセルでも構築できる利点がある。つまり、遮断しないIOセルと遮断するIOセルが隣接して配置されていても、VDD電源の電源線が異なる場合には、そのVDD線毎に遮断することができる。この実施例では、不定伝播防止回路は左側に配置した例で示しているが、上下辺に対しても、右辺に対しても必要に応じて不定伝播防止回路を付加すればよい。
図13には、この発明に係る半導体集積回路装置の他の一実施例の全体レイアウト図が示されている。この実施例でも、IO(入出力回路)部のVDD側に電源スイッチSW2を配置している。ただし、前記図7の実施例と同様に複数のIOセルに纏めて電源スイッチSW2を構成するMOSFETが設けられる。前記不定伝播防止回路は、内部回路側の電源スイッチSW1とIO部との中間に配置される。
図14には、図13の半導体集積回路装置の一実施例の概略回路図が示されている。図12は、図13の一部の入出力回路及びそれに対応した内部回路が例示的に示されている。1つの外部端子に対応したIOセルは、前記同様に入出力回路部は、3.3Vのような電源電圧VCCで動作し、外部端子との間での信号授受を行う3.3V系回路と、1.2Vのような電源電圧VDDに対応した内部回路部との間で信号授受を行う1.2V系回路とで構成される。上記3.3V系回路と、1.2V系回路には、3.3Vと1.2Vの信号振幅のレベル変換を行うレベル変換回路も含まれる。この実施例では、複数のIOセルに対して纏めて電源電圧VDDを遮断するMOSFETQ2が設けられる。そして、これらの電源スイッチSW2と内部回路部との間に、前記図12に示したような不定伝播防止回路が配置される。この実施例のようにI/Oセルの外側に纏めて電源スイッチSW2SWを設けることで、前記図7、図8と同様な効果が期待できる。また、VDD側遮断の場合、図12で説明したように遮断対応でないIOセルでも構築できる。
図15には、この発明に係るIOセルの一実施例の回路図が示されている。同図には、内部回路の一部も例示的に示されている。IOセルは、入力系回路と出力系回路から構成される。入力系回路は、入力系回路として入力回路IN、レベルシフタDLS及びバッファ回路BA1で構成される。出力系回路としてバッファ回路BA2、レベルシフタULS、出力回路OB及びフリップフロップ回路FFで構成される。入力系回路において、入力回路INは、外部端子から供給される入力信号Dが供給される。レベルシフタDLSは、VCCレベルの信号をVDDレベルにレベルダウン動作を行う。バッファ回路BA1は、VDDレベルに変換された入力信号を内部回路に伝える。出力系回路において、バッファ回路には、内部回路からのVDDレベルの信号が供給される。レベルシフタULSは、VDDレベルの信号をVCCレベルにレベルアップ動作を行う。出力回路OBは、VCCレベルに変換された出力信号Qを外部端子から出力させる。
上記入力回路INと出力回路OBと、レベルシフタDLS、ULSの一部には電源電圧VCCが供給される。上記レベルシフタDLS、ULSの一部とバッファ回路BA1,BA2には電源電圧VDDが供給される。上記電源電圧VDDが供給される回路の接地電位は、仮想接地線VSSMに接続される。この仮想接地線VSSMは、電源スイッチSW2を構成するMOSFETQ2を介して接地線VSSに接続される。このMOSFETQ2のゲートには、電源スイッチコントローラVSWCで形成された制御信号swcaが供給される。上記電源スイッチSW2を構成するMOSFETQ2は、前記説明したようにIOセル単位に設けても良いし、複数のIOセル毎に纏めて設けても良い。更にVSSMの配線抵抗が低抵抗の範囲であれば、IOセル側とコア側のVSSMを複数纏めても共通化してもよい。
図16には、この発明に係る半導体集積回路装置の他の一実施例の全体レイアウト図が示されている。この実施例では、内部回路部がマルチVDD化(VDD1〜VDDn)された電源遮断領域で構成される。このようにマルチVDD化された場合、電源電圧側VDD1〜VDDnに電源スイッチSW2が設けられ、異なるVDD1〜VDDnの遮断が制御される。この実施例のようにマルチVDD化する目的は、電源電圧をオーバードライブ、もしくはアンダードライブ化して、高速化と低電力を得るための技術である。この際、内部回路部においては、少なくとも各遮断領域間には電源レベルが異なることからレベルシフタLSと不定伝播防止回路Gが設けられる。一方、各IO部の電源電圧は、コア側遮断領域の電源種に応じてVDD1〜VDDnを同一種として揃えているので、コアの遮断領域1〜遮断領域nと、それぞれに対応したIO部の間には、レベルシフタ回路が不要である。ただし、前記IO部は、電源電圧側VDDを遮断し、内部回路側は接地電位側VSSを遮断するので、前記不定伝播防止回路が内部回路側又はIO部に設けられる。
この実施例では、図示しないシステムコントローラSYSCからの指示でパワーマネージャPMGは、電源遮断コントローラVSWCを制御し、遮断領域のオン/オフを制御すると共に各領域のVDDをオーバードライブ、もしくはアンダードライブ化の指示をする。この実施例のようにマルチVDD化として、VDD1、VDD2、…VDDnが複数ある場合、VDDにある程度以上レベル差があると、遮断中に電源間で電流が流れるため、遮断領域間でレベルシフタLSが必要となる。更には各領域間で不定伝播防止回路Gが必要になる。これらのレベルシフタLSは、後述するように遮断対応も図れる様にすることで、不要な際は一層低電力化される。
図17には、この発明に係る半導体集積回路装置の他の一実施例の全体レイアウト図が示されている。この実施例では、前記図16と同様に内部回路部がマルチVDD化(VDD1〜VDDn)された電源遮断領域で構成される。このようにマルチVDD化された場合、電源電圧側VDD1〜VDDnに電源スイッチSW2が設けられ、異なるVDD1〜VDDnの遮断が制御される。一方、各IO部の電源電圧は、VCCと同一種のVDDとされる。この場合は、電源遮断される領域があることから、IO部と内部回路(遮断領域)との間に不定伝播防止(兼レベルシフタ)回路を付加される。さらにIO部にも不定伝播回路、レベルシフタ回路が付加される。この実施例では、IO部の電源種はVCC,VDDの同一タイプになるので、図16の実施例のように電源種VDD1〜VDDnの違いによるIO部の分離領域が不要になり、また不定伝播防止等制御信号等も不要であり、レイアウトが容易になる。他の構成は、前記図16と同様である。
図18には、この発明に係る半導体集積回路装置の他の一実施例の全体レイアウト図が示されている。この実施例では、前記図17の実施例に加えて、不定伝播防止/レベルシフタ回路も完全に遮断する様、電源スイッチが付加される。この実施例では、前記不定伝播防止/レベルシフタ回路に付加される電源スイッチは、不定伝播防止回路のVSSMとVSS間の低抵抗化を実現する意味で分割した単位で配置される。この構成は、内部回路の遮断領域1〜nに設けられた不定伝播防止回路にも、スイッチMOSFETを付加して全ての内部回路の遮断時に制御信号swccによりリーク電流を遮断する。
図19には、この発明に係る半導体集積回路装置の内部回路に設けられる電源スイッチの一実施例のブロック図が示されている。内部回路の機能ブロック又は遮断領域に設けられる電源スイッチは、VDD側もしくはVSS側に挿入され、PチャネルMOSFET、NチャネルMOSFETの二通りの組み合わせになる。PチャネルMOSFET、NチャネルMOSFETの各利点を考慮して付加される。
図19(A)の例は、VSS遮断、厚膜NチャネルMOSFETが用いられ、ゲートには0/VCC振幅の制御信号が供給される。図19(B)の例は、VDD遮断、厚膜PチャネルMOSFETが用いられ、ゲートには0/VDD振幅の制御信号が供給される。図19(C)の例は、VDD遮断、厚膜NチャネルMOSFETが用いられ、ゲートには0/VCC振幅の制御信号が供給される。図19(D)の例は、VDD/VSS両遮断、厚膜NチャネルMOSFETと厚膜PチャネルMOSFETが用いられる。NチャネルMOSFETのゲートには、0/VCC振幅の制御信号が供給され、PチャネルMOSFETのゲートには、0/VDD振幅の制御信号が供給される。
図20には、この発明に係る半導体集積回路装置の入出力回路部における出力系回路に設けられる電源スイッチの一実施例のブロック図が示されている。図20(A)の例は、VSS遮断のための厚膜NチャネルMOSFETが制御信号swcaでスイッチ制御される。出力部には出力情報保持のためのフリップフロップ回路FFと、VDD系回路での電源遮断時の不定伝播防止用のためのゲート回路が設けられる。このゲート回路は、VDD系電源遮断時に信号cにより出力信号を固定レベルにする。
図20(B)の例は、VDD遮断のための厚膜PチャネルMOSFETが制御信号/swcaでスイッチ制御される。出力部には前記同様に出力情報保持のためのフリップフロップ回路FFと、VDD系回路での電源遮断時の不定伝播防止用のためのゲート回路が設けられる。このゲート回路は、VDD系電源遮断時に信号cにより出力信号を固定レベルにする。
図20(C)の例は、VDD/VSS遮断のための厚膜PチャネルMOSFET/厚膜NチャネルMOSFETが制御信号/swcaとswcaでスイッチ制御される。出力部には前記同様に出力情報保持のためのフリップフロップ回路FFと、VDD系回路での電源遮断時の不定伝播防止用のためのゲート回路が設けられる。このゲート回路は、VDD系電源遮断時に信号cにより出力信号を固定レベルにする。
図21には、この発明に係る半導体集積回路装置の入出力回路部における出力系回路に設けられる電源スイッチの他の一実施例のブロック図が示されている。図21(D)の例は、VSS遮断のための厚膜NチャネルMOSFETが制御信号swcaでスイッチ制御される。出力部はフリップフロップ回路FFが設けられない。フリップフロップ回路FFが不要な場合、VDD系の出力が不定レベルになっても、あるいはVDD系の出力が電源遮断により一定レベルになり、VCCとの間で直流電流が流れない場合である。
図21(E)の例は、VDD遮断のための厚膜PチャネルMOSFETが制御信号/swcaでスイッチ制御される。出力部は前記(D)と同様にフリップフロップ回路FFが設けられない。図21(F)の例は、VSS遮断のための厚膜NチャネルMOSFETが制御信号swcaでスイッチ制御される。出力部はフリップフロップ回路FFが設けられる。出力部の動作電圧は、VOEとVOSが用いられる。このVOEとVOSは高速差動出力回路の動作電圧である。
図22には、この発明に係る半導体集積回路装置の一実施例の概略構成図が示されている。この実施例は、携帯電話機等のモバイル電子装置に用いられるマイクロコンピュータに向けられており、内部回路は電源遮断領域として、マイクロコンピュータ部、USB部クロック生成部CPGM及びアナログ部AD/DAから構成される。マイクロコンピュータ部の上部には、保持RAM部が設けられ、VCCとVSSとが定常的に供給されて、マイクロコンピュータ部での電源遮断時のおける保持データの退避エリアとして用いられる。この保持RAMは、マイクロコンピュータ部のURAM(ユーザーメモリ)やレジスタでの必要なデータを保持する等ために用いられる。上記の内部回路は、スタンバイ時には電源スイッチSW1がオフ状態にされて低消費電力モードにされる。このときに、必要なデータは、上記保持RAMに退避される。
この実施例では、スタンバイ時での入出力回路部のVDD系回路については、同図では図示しない電源スイッチが設けられて、前記同様にスタンバイ時に遮断される。この実施例では、半導体チップの外周に沿って配置された入出力回路部上に、USB部、アナログ部を除いて、外側から順にVSS−VCC−VCC−VSS−VSS−VDD−VSSの順に電源線が配置される。外側から順にVSS−VCCのペアは、前記図15の入力回路IN,出力回路OBに用いられる。次のVCC−VSSのペアは、前記図15のレベルシフタDLS、ULSを構成する回路に用いられる。そして、VSS−VDD−VSSは、図14のレベルシフタDLS、ULSを構成する回路、バッファ回路BA1,BA2及び内部回路への電源線として用いられる。入出力回路部においては、VSSはスイッチを介して上記レベルシフタDLS、ULSを構成する回路、バッファ回路BA1,BA2のVSSMと接続される。これらの電源線には、チップの4つの辺からそれぞれ複数の外部端子が設けられて供給される。
上記クロック生成部CPGMには、PLLVSS、PLLVDDが、USB部にはUSBVDD,USBVCC、USBVSS、USBVDDA,USBVCCA、USBVSSAが、AD/DA部にはAVCC,AVSS及び基準電圧AVREFがそれぞれの外部端子から独自に供給される。厚膜MOSFETで構成される電源VCC系からなるリアルタイムクロックRTC、パワーマネージャPMGなどのシステムコントロール回路SYSCは、常時電源供給されて動作状態に置かれる。アナログ回路AD/DAなどはオフリークが2〜3桁小であり定常的に電源供給AVCC,AVSSが供給される。薄膜MOSFET,VDD系回路はオフリークが多いので、コアとIO部を含んでスイッチSW1によって遮断する構成となっている。なお、電源スイッチSW2はIO部用にチップの上下左右に(例えば各SW1の左右外側に)別途配置し、また上下に配置し、IO部電源VDDを遮断して良い事はいうまでもない。
図23には、図22の半導体集積回路装置の入出力部の一実施例のレイアウト図が示されている。この実施例は、IO部とコア間に電源スイッチを配置する例であり、IO側はVSS遮断で、コア側もVSS遮断の場合が示されている。この実施例は、コア側に設けられる電源スイッチをIO側の複数のIOセルのVDD系回路の仮想接地線VSSMに接続する例が示されている。この構成は、前記図9の構成に対応している。
図24には、図22の半導体集積回路装置の入出力部の他の一実施例のレイアウト図が示されている。この実施例は、IO部とコア間に電源スイッチを配置する例であり、IO側はVDD遮断で、コア側はVSS遮断の場合が示されている。IO側に設けられた2つのスイッチMOSFETは、電源電圧VDDを上下のIOセル群の仮想電源線VDDMに振り分けて電源電圧VDDを供給する。これに対して、コア側に設けられた2つのスイッチMOSFETは、接地電位VSSを上下のセルROWの仮想接地線VSSMに振り分けて接地電位VSSを供給する。このようにIO側のVDD系回路遮断スイッチは、IOセル幾つかごとに纏めて分散配置される。
図25には、図22の半導体集積回路装置の入出力部の更に他の一実施例のレイアウト図が示されている。半導体チップ(LSI)において、上辺は電源スイッチを配置し、IO側VSSMとコア側VSSMの結線をする。このことは、図示しない半導体チップの下辺においても同様である。半導体チップ左辺は、IO側VSSMとコア側VSSMとが結線される。つまり、IO側に設けられる電源スイッチSW2は、コア側の電源スイッチSW1を併用する。図示しない半導体チップの右辺においても同様である。本実施例ではコア側左右の電源スイッチSW1を活用してIO側に併用し、上下辺では左右の電源スイッチSW1では距離が遠すぎることから、またチップの大きさ(5〜10mm)を考慮すると電源配線を太くして低抵抗するにも限界があることから、別途IO近傍に電源スイッチSW2を配置するものである。
図26には、この実施例の半導体集積回路装置における電源スイッチの制御動作の一実施例を示すフローチャート図が示されている。この発明に係る半導体集積回路装置における電源遮断復帰について、ディープスタンバイ動作の遷移フローとして以下に説明する。状態1は電源オフ状態からVCC,VDDの電源を投入した過渡状態である。状態2では電源の投入が完了後チップは通常動作状態になっている。通常動作時にCPUからディープスタンバイの命令が実行されると状態3になり、下記の順番で電源遮断が行われる。
状態3において、URAMの情報保持及びIOバッファの前置情報保持の有無を選択する。状態4は、IOのVDD電源遮断が実行される過渡状態である。この状態4によりは、コア部のVSSの電源遮断(ディープスタンバイ状態)にされる。
状態6は、端子からの復帰信号を入力される過渡状態である。状態7は、IOのVDD電源の復帰が行われる過渡状態である。状態8では、コアのVSS電源の復帰が行われて、前記状態2の通常の動作状態になる。
図27には、図15の入力系回路の一実施例の回路図が示されている。図15の入力回路INは、インバータ回路IV1で構成される。インバータ回路IV2と、MOSFETQ10〜Q14がレベルシフタDLSを構成する。インバータ回路IV1とIV2は、電源電圧VCCで動作し、厚膜MOSFETで構成される。インバータ回路IV2は、レベルシフト動作のために入力信号Dと同相の内部信号を形成してNチャネルMOSFETQ10のゲートに供給する。NチャネルMOSFETQ11のゲートには、上記インバータ回路IV1の出力信号が供給される。これらのMOSFETQ10とQ11は、上記VCCレベルの入力信号が供給されるので、Nチャネル型の厚膜MOSFETで構成される。上記MOSFETQ10とQ11のドレインと電源電圧VDDとの間には、ゲートとドレインとが交差接続されてラッチ形態にされたPチャネルMOSFETQ12とQ13が設けられる。これらのMOSFETQ12とQ13は、薄膜MOSFETで構成される。
上記MOSFETQ11とQ13の共通接続されたドレインからレベルシフトされた出力信号が形成され、インバータ回路IV3、IV4を通して内部回路に伝えられる信号dinが形成される。これらのMOSFETQ10、Q11及びインバータ回路IV3,IV4は、仮想接地線VSSMに接続される。この仮想接地線VSSMと接地線VSSとの間には、電源スイッチMOSFETQ2が設けられる。このMOSFETQ2は、厚膜ゲートMOSFETで構成される。
図28には、図15の出力系回路の一実施例の回路図が示されている。図15の出力回路OBは、駆動用インバータ回路IV7と出力段としてのインバータ回路IV8で構成される。インバータ回路IV7とIV8は、電源電圧VCCで動作し、厚膜MOSFETで構成される。内部回路で形成された信号qは、バッファ回路BA2を構成するインバータ回路IV5に入力される。インバータ回路IV6と、MOSFETQ20〜Q24がレベルシフタULSを構成する。上記インバータ回路IV6は、レベルシフト動作のために入力信号qと同相の内部信号を形成してNチャネルMOSFETQ20のゲートに供給する。NチャネルMOSFETQ21のゲートには、上記インバータ回路IV5の出力信号が供給される。これらのMOSFETQ20とQ21は、上記VCCで動作するのでNチャネル型の厚膜MOSFETで構成される。上記MOSFETQ20とQ21のドレインと電源電圧VCCとの間には、ゲートとドレインとが交差接続されてラッチ形態にされたPチャネルMOSFETQ22とQ23が設けられる。これらのMOSFETQ22とQ23は、厚膜MOSFETで構成される。
上記MOSFETQ21とQ23の共通接続されたドレインからレベルシフトされた出力信号が形成され、上記インバータ回路IV7、IV8を通して外部端子から出力信号Qが出力される。これらのMOSFETQ20、Q21及びインバータ回路IV5,IV6は、仮想接地線VSSMに接続される。この仮想接地線VSSMと接地線VSSとの間には、電源スイッチMOSFETQ2が設けられる。このMOSFETQ2は、厚膜ゲートMOSFETで構成される。この出力系回路のMOSFETQ2と前記入力系回路のMOSFETQ2は同じものである。この実施例では、前記図15のフリップフロップ回路FFに代えて、MOSFETQ24がインバータ回路IV7の入力端子と電源電圧VCCとの間に設けられて、上記スイッチMOSFETQ2の制御信号swcaが供給される。制御信号swcaがロウレベルにされるとき、MOSFETQ2がオフ状態にされてVDD系回路の電源遮断が行われるとき、MOSFETQ24がオン状態となってインバータ回路IV7の入力信号をVCCレベルにプルアップする。これにより、出力系回路から出力される出力信号Qはロウレベルに固定される。なお、VCC系のMOSFETQ20、Q21、22、Q23は厚膜系MOSFETでありオフリーク電流が薄膜より2〜3桁小の為、VDD側インバータ回路IV5,IV6の仮想接地線VSSMのみに上記スイッチMOSFETQ2を接続する構成としても良い。
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、前記半導体チップの角部の入出力回路が形成されない領域に、システムコントローラSYSC等が配置されるようにしてもよい。データを保持したいために電源遮断を行えないRAMやレジスタについては、電源電圧VDDを低電圧に切り替えたり、仮想接地電位VSSMをデータ保持に必要な電圧を確保しつつ、中間電位にしたりする等の低消費電力技術を組み合わせるものであってもよい。
SW1,SW2…電源スイッチ、IO部…入出力回路部、SYSC…システムコントローラ、VSWC…電源スイッチコントラーラ、G1,G2…ゲート回路(不定伝播防止回路)、IN…入力回路、OB…出力回路、DLS…レベルシフタ(ダウン)、ULS…レベルシフタ(アップ)、BA1,BA2…バッファ回路、URAM…ユーザーRAM、CARAM…キャッシュメモリ、CPGM…クロック生成部、AD/DA…アナログ回路部、Q1(Q11〜Q14)…電源スイッチMOSFET、Q2(Q21〜Q23)…電源スイッチMOSFET、IV1〜IV8…インバータ回路、Q10〜Q24…MOSFET。