JP3719671B2 - レベルシフタ回路 - Google Patents
レベルシフタ回路 Download PDFInfo
- Publication number
- JP3719671B2 JP3719671B2 JP2002286178A JP2002286178A JP3719671B2 JP 3719671 B2 JP3719671 B2 JP 3719671B2 JP 2002286178 A JP2002286178 A JP 2002286178A JP 2002286178 A JP2002286178 A JP 2002286178A JP 3719671 B2 JP3719671 B2 JP 3719671B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage power
- level
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、レベルシフタ回路に関し、特に電位の異なる複数の電源で動作する回路を1つに集積した半導体集積回路内において、異なる電圧で動作する回路間の信号伝達を実現するために信号振幅を変換するレベルシフタ回路に関するものである。
【０００２】
【従来の技術】
近年のＬＳＩ設計では、半導体集積回路内において、低電圧電源で動作する回路と高電圧電源で動作する回路に分割し、回路の大半を占める論理回路を低電圧で動作させることにより消費電力の削減を図り、また外部回路との電圧レベルの整合を取るため、入出力インターフェース回路は高電圧電源で動作する回路を使用している。このような半導体集積回路において、異なる電圧で動作する回路間で信号伝達を行うには信号振幅を変換する回路が必要であり、これを実現するため、レベルシフタ回路を搭載し半導体集積回路の低消費電力化に大きく貢献できるようにしている。
【０００３】
以下に従来のレベルシフタ回路について説明する。
図３に従来のレベルシフタ回路の例を示す（例えば、特許文献１参照）。図３に示すレベルシフタ回路は、低電圧電源で動作する回路からの入力を、高電圧電源で動作する回路へ出力する、振幅レベルアップ型のレベルシフタ回路である。図３において、入力端子Ａから入力される低電圧電源で動作する回路からの信号は、低電圧電源で動作するインバータ３０１，３０２によって逆位相と同位相の２つの信号に変換される。インバータ３０２の出力を、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ３０３のゲートで受け、また、インバータ３０１の出力をソースがＧＮＤレベルに接続されたＮｃｈトランジスタ３０４のゲートで受ける。Ｎｃｈトランジスタ３０３のドレインは、ソースを高電圧電源に接続されたＰｃｈトランジスタ３０５のドレインに接続されるとともに、ソースを高電圧電源に接続されたＰｃｈトランジスタ３０６のゲートに接続されている。また、Ｎｃｈトランジスタ３０４のドレインは、Ｐｃｈトランジスタ３０６のドレインに接続されるとともに、Ｐｃｈトランジスタ３０５のゲート、および、高電圧電源で動作するインバータ３０７の入力に接続されている。高電圧電源で動作するインバータ３０８はインバータ３０７の出力を入力とし、その出力がレベルシフタ回路の出力Ｙとなる。
【０００４】
以上のように構成されたレベルシフタ回路について、以下にその動作を説明する。動作例として、入力端子ＡにＨレベルの信号が入力されている場合を考える。
この時、Ｎｃｈトランジスタ３０３はゲートがＨレベルであるため、ＯＮ状態、逆にＮｃｈトランジスタ３０４はゲートがＬレベルであるため、ＯＦＦ状態になっている。Ｎｃｈトランジスタ３０３がＯＮ状態であると、Ｐｃｈトランジスタ３０６のゲートにはＧＮＤレベルが印加されるので、Ｐｃｈトランジスタ３０６はＯＮ状態に設定される。Ｐｃｈトランジスタ３０６がＯＮ状態であると、Ｐｃｈトランジスタ３０６のドレイン電圧がソース電位である高電圧電源電位まで上昇し、それをゲートに受けるＰｃｈトランジスタ３０５はＯＦＦ状態になる。また、インバータ３０７への入力電圧はＰｃｈトランジスタ３０６のドレインであるので、Ｈレベルと認識され、インバータ３０８への入力電圧はＬレベルとなり、レベルシフト回路の最終出力Ｙは、入力端子Ａと同位相のＨレベルに設定される。この時、高電圧電源からＧＮＤへの経路における、Ｐｃｈトランジスタ３０５、およびＮｃｈトランジスタ３０４はＯＦＦしており、該両トランジスタには電流は流れない。
【０００５】
入力端子Ａの信号がＬレベルに変化した時は、Ｎｃｈトランジスタ３０３およびＮｃｈトランジスタ３０４の状態が、入力端子Ａの信号がＨレベルの場合と逆、すなわち、Ｎｃｈトランジスタ３０３はＯＦＦ状態、Ｎｃｈトランジスタ３０４はＯＮ状態となり、これを受けてＰｃｈトランジスタ３０５およびＰｃｈトランジスタ３０６の状態も、入力端子Ａの信号がＨレベルの場合と逆、すなわち、Ｐｃｈトランジスタ３０５はＯＮ状態、Ｐｃｈトランジスタ３０６はＯＦＦ状態となる。よって、インバータ３０７への入力電圧はＮｃｈトランジスタ３０４のドレインであるので、Ｌレベルと認識され、インバータ３０８への入力電圧はＨレベルとなり、レベルシフト回路の最終出力Ｙは、入力端子Ａと同位相のＬレベルとなる。この時、高電圧電源からＧＮＤへの経路における、Ｐｃｈトランジスタ３０６、およびＮｃｈトランジスタ３０３はＯＦＦしており、該両トランジスタには電流は流れない。
【０００６】
また、図４に従来の別の形態のレベルシフト回路を示す。図４は、高電圧電源で動作する回路からの入力を、低電圧電源で動作する回路へ出力する、振幅レベルダウン型のレベルシフタ回路である。図４において、入力端子Ａから入力される高電圧電源で動作する回路からの信号は、高電圧電源で動作するインバータ４０１を介して、低電圧電源で動作する高耐圧のトランジスタからなるインバータ４０２に入力される。インバータ４０２の出力は低電圧電源で動作するインバータ４０３，およびインバータ４０４を介してレベルシフタ回路の出力Ｙとなる。
【０００７】
以上のように構成されたレベルシフタ回路について、以下にその動作を説明する。動作例として、入力端子ＡにＨレベルの信号が入力されている場合を考える。
この時、インバータ４０１の出力はＬレベルとなり、これを入力に受けるインバータ４０２は、高電圧電源と低電圧電源ともに同一レベルをＬレベルと認識するため、正しくＬレベルが入力されていると認識し、その電源電圧である低電圧電源におけるＨレベルを出力する。さらに、この電圧レベルが変換されたＨレベル信号は、インバータ４０３，およびインバータ４０４を介してレベルシフタ回路の最終出力Ｙより、入力端子Ａと同位相のＨレベル信号として出力される。
【０００８】
入力端子Ａの信号がＬレベルに変化した時は、インバータ４０１の出力が高電圧電源におけるＨレベルになる。これを入力に受けるインバータ４０２は、低電圧電源で動作しているが、入力されるＨレベルが自身の電源電圧より高い電位であるため、やはりＨレベルと認識し正しくＬレベルを出力する。さらにこのＬレベル信号は、インバータ４０３，およびインバータ４０４を介してレベルシフタ回路の最終出力Ｙより、入力端子Ａと同位相のＬレベル信号として出力される。
【０００９】
以上のような動作により、低電圧電源の信号を高電圧電源の信号に、あるいは、高電圧電源の信号を低電圧電源の信号に、レベル変換することが出来る。また、電流が流れるのは、信号が変化する時のみであり、このため、その消費電力は通常のＣＭＯＳ回路での消費電力と何ら変わらない。
【００１０】
【特許文献１】
特開２００１−３６３９８号公報
【００１１】
【発明が解決しようとする課題】
しかし、図３に示す従来のレベルシフタ回路では、低電圧電源が遮断された時のように低電圧電源で動作する回路からの出力が不定になった場合、Ｎｃｈトランジスタ３０３，Ｎｃｈトランジスタ３０４の状態が不定となり、これらのドレイン電位をゲートに受けるＰｃｈトランジスタ３０５，３０６の状態も不定となるため、Ｎｃｈトランジスタ３０３→Ｐｃｈトランジスタ３０５、もしくはＮｃｈトランジスタ３０４→Ｐｃｈトランジスタ３０６の経路で貫通電流が流れてしまい、更なる低消費電力化を狙った電源遮断を実現することはできなかった。
【００１２】
また、図４に示す従来のレベルシフタ回路では、低電圧電源を遮断した場合、インバータ４０２の電源が遮断されているにもかかわらず、インバータ４０１の電圧レベルがＨレベルにもＬレベルにもなり得るため、電源供給されていないインバータ４０２に異常なストレスがかかり、信頼性上の不具合、具体的にはインバータ４０２の特性変動を引き起こすという可能性があった。
【００１３】
本発明は、上記のような問題点を解消するためになされたもので、低電圧電源の遮断時における貫通電流の発生や、回路の特性変動等の不具合を防ぐことができるレベルシフタ回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明（請求項１）にかかるレベルシフタ回路は、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、低電圧電源で動作する回路の信号振幅を、高電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記低電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記高電圧電源で動作する回路への出力信号を保持するラッチ回路を含む出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部から前記出力回路部への信号の出力を停止させる第１のスイッチ回路と、外部から与えられる制御信号に応じて、前記ラッチ回路を除く出力回路部への電源の供給を停止させる第２のスイッチ回路と、を備えたことを特徴とするものである。
【００１６】
【発明の実施の形態】
本発明の実施の形態によるレベルシフタ回路について図面を参照しながら具体的に説明する。
【００１７】
実施の形態１．
図１は、本発明の実施の形態１によるレベルシフタ回路の構成を示す回路図である。
図１において、入力端子Ａから入力される、低電圧電源で動作する回路からの信号は、入力回路部１５０を構成する、低電圧電源で動作するインバータ１０１，１０２によって逆位相・同位相の２つの信号に変換される。インバータ１０２の出力は、電源遮断制御を行う入力信号Ｃをゲートに受けるＮｃｈトランジスタ１１０と、高電圧電源で動作するインバータ１１６によって生成される入力信号Ｃの逆位相の信号をゲートに受けるＰｃｈトランジスタ１０９と、からなるアナログスイッチ１６１を介して、入力信号Ｃの逆位相の信号がゲートに接続され、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１１３のドレインに接続されるとともに、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１０３のゲートに接続される。インバータ１０１によって逆位相に変換された信号は、入力信号Ｃをゲートに受けるＮｃｈトランジスタ１１２と、インバータ１１６によって生成される入力信号Ｃの逆位相の信号をゲートに受けるＰｃｈトランジスタ１１１と、からなるアナログスイッチ１６２を介して、入力信号Ｃの逆位相の信号がゲートに接続され、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１１４のドレインに接続されるとともに、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１０４のゲートに接続される。
【００１８】
また、Ｎｃｈトランジスタ１０３のドレインは、インバータ１１６によって生成される入力信号Ｃの逆位相の信号がゲートに接続され、ソースが高電圧電源に接続されたＰｃｈトランジスタ１１５のドレインがソースに接続されたＰｃｈトランジスタ１０５のドレインに接続されるとともに、Ｐｃｈトランジスタ１１５のドレインがソースに接続されたＰｃｈトランジスタ１０６のゲートに接続される。Ｎｃｈトランジスタ１０４のドレインは、Ｐｃｈトランジスタ１０５のゲートに接続されるとともに、Ｐｃｈトランジスタ１０６のドレインに接続され、高電圧電源で動作するインバータ１０７、１０８を介して、レベルシフタ回路の出力端子Ｙから出力される。
【００１９】
また、インバータ１０７の出力は、高電圧電源で動作するインバータ１１７を介してインバータ１０７の入力に戻されることにより、ラッチ回路Ｌを構成している。Ｎｃｈトランジスタ１０３，１０４、Ｐｃｈトランジスタ１０５、１０６、及びインバータ１０７，１０８，１１７により、出力回路部１４０が構成される。
【００２０】
以下、このように構成された本実施の形態１によるレベルシフタ回路の動作について説明する。動作例として、入力端子ＡにＨレベル、電源遮断制御入力端子ＣにＨレベルが設定されているとする。この時、第１のスイッチ回路を構成するアナログスイッチ１６１，１６２の、それぞれ形成するＰｃｈトランジスタ１０９，およびＰｃｈトランジスタ１１１は、それらのゲートに、入力信号Ｃがインバータ１１６により逆位相とされた、Ｌレベルの信号が入力されるため、ＯＮ状態に設定される。また、アナログスイッチ１６１，１６２を、それぞれ形成するＮｃｈトランジスタ１１０、およびＮｃｈトランジスタ１１２は、それらのゲートに、入力信号Ｃと同じＨレベルの信号が入力されるため、ＯＮ状態に設定される。よって、Ｎｃｈトランジスタ１０３はそのゲートがＨレベルとなり、ＯＮ状態に、逆にＮｃｈトランジスタ１０４はそのゲートがＬレベルとなり、ＯＦＦ状態に設定される。
【００２１】
Ｎｃｈトランジスタ１０３、１０４のゲートに接続されているＮｃｈトランジスタ１１３、１１４は、電源遮断制御入力端子Ｃから入力されるＨレベルの信号がインバータ１１６により逆位相とされた、Ｌレベルをゲートに受けるので、これらのＮｃｈトランジスタ１１３，１１４は、ＯＦＦ状態に設定され、上記電源遮断制御入力端子Ｃから入力される信号がＨレベルである間は、本回路の動作に影響を及ぼさない。また、Ｐｃｈトランジスタ１１５は、入力端子Ｃの逆位相であるＬレベルをゲートに受けるので、ＯＮ状態に設定される。したがって、上記電源遮断制御入力端子Ｃから入力される信号がＨレベルである、この状態では、本回路は従来のレベルシフタ回路と全く同一の動作をする。
【００２２】
上記電源遮断制御入力端子の信号ＣがＬレベルに変化した場合、Ｐｃｈトランジスタ１０９，１１１、及びＮｃｈトランジスタ１１０，１１２のゲート電圧が反転するため、アナログスイッチ１６１，１６２はＯＦＦ状態に設定され、かつ、Ｎｃｈトランジスタ１１３，１１４は、それらのゲートに入力信号Ｃの逆位相であるＨレベルが印加されることにより、ＯＮ状態となり、これによりＮｃｈトランジスタ１０３，１０４は、それらのゲートにＬレベルが印加され、共にＯＦＦ状態となる。また、入力信号Ｃの逆位相であるＨレベルをゲートに受けるＰｃｈトランジスタ１１５は、ＯＦＦ状態に設定されるため、Ｐｃｈトランジスタ１０５，１０６のソースが高電圧電源から切り離され、インバータ１０７の入力は、インバータ１１７により入力信号Ｃを切り替える直前の値に保持される。
【００２３】
このように、本実施の形態１によるレベルシフタ回路では、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、低電圧電源で動作する回路の信号振幅を、高電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記低電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記高電圧電源で動作する回路への出力信号を保持するラッチ回路を含む出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部から前記出力回路部への信号の出力を停止させる第１のスイッチ回路と、外部から与えられる制御信号に応じて、前記ラッチ回路を除く出力回路部への電源の供給を停止させる第２のスイッチ回路と、を備えた構成とし、低電圧電源を遮断したときには、従来かかる時に不定となっていた入力回路部１５０の出力を、外部からの制御信号Ｃに応じて第１のスイッチ回路１６１，１６２で出力回路部１４０から切り離し、かつ、トランジスタ１１３，１１４によって出力回路部１４０に入力される電位を固定するとともに、第２のスイッチ回路１１５によって出力回路部１４０への電源供給を、同じく上記制御信号Ｃに応じて停止することにより、低電圧電源を遮断した際のＮｃｈトランジスタ１０３，１０４、およびＰｃｈトランジスタ１０５，１０６での貫通電流の発生を防ぐことができる。また、出力回路部１４０にインバータ１０７，１１７からなるラッチ回路を設けることにより、レベルシフタ回路からの出力を低電圧電源を遮断する直前の値に保持することができる。
【００２４】
実施の形態２．
次に、実施の形態２について、図面を参照しながら説明する。
図２は、本実施の形態２によるレベルシフト回路の構成を示す回路図である。
【００２５】
図２において、２０１は、入力端子Ａから入力される、高電圧電源で動作する回路からの信号を、一方の入力で受け、電源遮断制御を行う入力信号Ｃを高電圧電源で動作するインバータ２０５を介して他方の入力で受ける２入力ＮＯＲ回路である。ＮＯＲ回路２０１の出力は、低電圧電源で動作する高耐圧のトランジスタからなるインバータ２０２に入力され、さらに、低電圧電源で動作するインバータ２０３，２０４を介してレベルシフタ回路の出力Ｙとなる。
【００２６】
以下、このように構成された本実施の形態２によるレベルシフタ回路の動作について説明する。動作例として、入力端子ＡにＨレベル、電源遮断制御入力端子ＣにＨレベルが設定されているとする。この時、ＮＯＲ回路２０１において、入力端子Ｃの逆位相であるＬレベルを一方の入力に受けるため、動作上は単なるインバータと同様であり、従来のレベルシフタ回路と全く同一の動作をする。
【００２７】
入力信号ＣがＬレベルに変化した場合、インバータ２０５を介してＮＯＲ回路２０１に入力される信号がＨレベルに変化する為、ＮＯＲ回路２０１の出力はＬレベルに固定され、インバータ２０２に入力される。
【００２８】
このように、本実施の形態２によるレベルシフタ回路においては、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、高電圧電源で動作する回路の信号振幅を、低電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記高電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記入力回路部が出力する信号を受け、該信号に応じた信号を前記低電圧電源で動作する回路への出力信号を出力する出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部からの信号を固定するスイッチ回路と、を備えた構成とし、外部からの制御信号Ｃに応じて、スイッチ回路であるＮＯＲ回路２０１によって高電圧電源で動作する回路からの出力をＬレベルに確定させるようにしたから、低電圧電源を遮断した場合に電源遮断されているトランジスタにはＬレベルしか入力されず、従来発生する可能性があった低電圧電源で動作する高耐圧のトランジスタからなるインバータの特性変動といった信頼性上の問題の発生を防止することができる。
【００２９】
【発明の効果】
以上のように、本発明（請求項１）にかかるレベルシフタ回路によれば、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、低電圧電源で動作する回路の信号振幅を、高電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記低電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記高電圧電源で動作する回路への出力信号を保持するラッチ回路を含む出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部から前記出力回路部への信号の出力を停止させる第１のスイッチ回路と、外部から与えられる制御信号に応じて、前記ラッチ回路を除く出力回路部への電源の供給を停止させる第２のスイッチ回路と、を備えた構成としたので、低電圧電源を遮断した際に不定となる入力信号に起因する貫通電流を阻止することができ、かつ電源遮断する直前の出力状態を保持することを可能とでき、外部の回路構成に依らず電源遮断による更なる低消費電力を実現することができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるレベルシフタ回路の構成を示す回路図。
【図２】本発明の実施の形態２によるレベルシフタ回路の構成を示す回路図。
【図３】従来のレベルシフタ回路の一例を示す回路図。
【図４】従来のレベルシフタ回路の他の例を示す回路図。
【符号の説明】
Ａ 低電圧電源で動作する回路からの信号
Ｃ 電源遮断時にＬレベルに設定する信号
Ｙ レベルシフタ回路出力
１０１，１０２ 低電圧電源で動作するインバータ
１０３，１０４，１１０，１１２，１１３，１１４ Ｎｃｈトランジスタ
１０５，１０６，１０９，１１１，１１５ Ｐｃｈトランジスタ
１０７，１０８，１１６，１１７ 高電圧電源で動作するインバータ
２０１ 高電圧電源で動作する２入力ＮＯＲ回路
２０２ 低電圧電源で動作する高耐圧トランジスタを使用したインバータ
２０３，２０４ 低電圧電源で動作するインバータ
３０１，３０２ 低電圧電源で動作するインバータ
３０３，３０４ Ｎｃｈトランジスタ
３０５，３０６ Ｐｃｈトランジスタ
３０７，３０８ 高電圧電源で動作するインバータ
４０１ 高電圧電源で動作するインバータ
４０２ 低電圧電源で動作する高耐圧トランジスタを使用したインバータ
４０３，４０４ 低電圧電源で動作するインバータ
【発明の属する技術分野】
本発明は、レベルシフタ回路に関し、特に電位の異なる複数の電源で動作する回路を1つに集積した半導体集積回路内において、異なる電圧で動作する回路間の信号伝達を実現するために信号振幅を変換するレベルシフタ回路に関するものである。
【０００２】
【従来の技術】
近年のＬＳＩ設計では、半導体集積回路内において、低電圧電源で動作する回路と高電圧電源で動作する回路に分割し、回路の大半を占める論理回路を低電圧で動作させることにより消費電力の削減を図り、また外部回路との電圧レベルの整合を取るため、入出力インターフェース回路は高電圧電源で動作する回路を使用している。このような半導体集積回路において、異なる電圧で動作する回路間で信号伝達を行うには信号振幅を変換する回路が必要であり、これを実現するため、レベルシフタ回路を搭載し半導体集積回路の低消費電力化に大きく貢献できるようにしている。
【０００３】
以下に従来のレベルシフタ回路について説明する。
図３に従来のレベルシフタ回路の例を示す（例えば、特許文献１参照）。図３に示すレベルシフタ回路は、低電圧電源で動作する回路からの入力を、高電圧電源で動作する回路へ出力する、振幅レベルアップ型のレベルシフタ回路である。図３において、入力端子Ａから入力される低電圧電源で動作する回路からの信号は、低電圧電源で動作するインバータ３０１，３０２によって逆位相と同位相の２つの信号に変換される。インバータ３０２の出力を、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ３０３のゲートで受け、また、インバータ３０１の出力をソースがＧＮＤレベルに接続されたＮｃｈトランジスタ３０４のゲートで受ける。Ｎｃｈトランジスタ３０３のドレインは、ソースを高電圧電源に接続されたＰｃｈトランジスタ３０５のドレインに接続されるとともに、ソースを高電圧電源に接続されたＰｃｈトランジスタ３０６のゲートに接続されている。また、Ｎｃｈトランジスタ３０４のドレインは、Ｐｃｈトランジスタ３０６のドレインに接続されるとともに、Ｐｃｈトランジスタ３０５のゲート、および、高電圧電源で動作するインバータ３０７の入力に接続されている。高電圧電源で動作するインバータ３０８はインバータ３０７の出力を入力とし、その出力がレベルシフタ回路の出力Ｙとなる。
【０００４】
以上のように構成されたレベルシフタ回路について、以下にその動作を説明する。動作例として、入力端子ＡにＨレベルの信号が入力されている場合を考える。
この時、Ｎｃｈトランジスタ３０３はゲートがＨレベルであるため、ＯＮ状態、逆にＮｃｈトランジスタ３０４はゲートがＬレベルであるため、ＯＦＦ状態になっている。Ｎｃｈトランジスタ３０３がＯＮ状態であると、Ｐｃｈトランジスタ３０６のゲートにはＧＮＤレベルが印加されるので、Ｐｃｈトランジスタ３０６はＯＮ状態に設定される。Ｐｃｈトランジスタ３０６がＯＮ状態であると、Ｐｃｈトランジスタ３０６のドレイン電圧がソース電位である高電圧電源電位まで上昇し、それをゲートに受けるＰｃｈトランジスタ３０５はＯＦＦ状態になる。また、インバータ３０７への入力電圧はＰｃｈトランジスタ３０６のドレインであるので、Ｈレベルと認識され、インバータ３０８への入力電圧はＬレベルとなり、レベルシフト回路の最終出力Ｙは、入力端子Ａと同位相のＨレベルに設定される。この時、高電圧電源からＧＮＤへの経路における、Ｐｃｈトランジスタ３０５、およびＮｃｈトランジスタ３０４はＯＦＦしており、該両トランジスタには電流は流れない。
【０００５】
入力端子Ａの信号がＬレベルに変化した時は、Ｎｃｈトランジスタ３０３およびＮｃｈトランジスタ３０４の状態が、入力端子Ａの信号がＨレベルの場合と逆、すなわち、Ｎｃｈトランジスタ３０３はＯＦＦ状態、Ｎｃｈトランジスタ３０４はＯＮ状態となり、これを受けてＰｃｈトランジスタ３０５およびＰｃｈトランジスタ３０６の状態も、入力端子Ａの信号がＨレベルの場合と逆、すなわち、Ｐｃｈトランジスタ３０５はＯＮ状態、Ｐｃｈトランジスタ３０６はＯＦＦ状態となる。よって、インバータ３０７への入力電圧はＮｃｈトランジスタ３０４のドレインであるので、Ｌレベルと認識され、インバータ３０８への入力電圧はＨレベルとなり、レベルシフト回路の最終出力Ｙは、入力端子Ａと同位相のＬレベルとなる。この時、高電圧電源からＧＮＤへの経路における、Ｐｃｈトランジスタ３０６、およびＮｃｈトランジスタ３０３はＯＦＦしており、該両トランジスタには電流は流れない。
【０００６】
また、図４に従来の別の形態のレベルシフト回路を示す。図４は、高電圧電源で動作する回路からの入力を、低電圧電源で動作する回路へ出力する、振幅レベルダウン型のレベルシフタ回路である。図４において、入力端子Ａから入力される高電圧電源で動作する回路からの信号は、高電圧電源で動作するインバータ４０１を介して、低電圧電源で動作する高耐圧のトランジスタからなるインバータ４０２に入力される。インバータ４０２の出力は低電圧電源で動作するインバータ４０３，およびインバータ４０４を介してレベルシフタ回路の出力Ｙとなる。
【０００７】
以上のように構成されたレベルシフタ回路について、以下にその動作を説明する。動作例として、入力端子ＡにＨレベルの信号が入力されている場合を考える。
この時、インバータ４０１の出力はＬレベルとなり、これを入力に受けるインバータ４０２は、高電圧電源と低電圧電源ともに同一レベルをＬレベルと認識するため、正しくＬレベルが入力されていると認識し、その電源電圧である低電圧電源におけるＨレベルを出力する。さらに、この電圧レベルが変換されたＨレベル信号は、インバータ４０３，およびインバータ４０４を介してレベルシフタ回路の最終出力Ｙより、入力端子Ａと同位相のＨレベル信号として出力される。
【０００８】
入力端子Ａの信号がＬレベルに変化した時は、インバータ４０１の出力が高電圧電源におけるＨレベルになる。これを入力に受けるインバータ４０２は、低電圧電源で動作しているが、入力されるＨレベルが自身の電源電圧より高い電位であるため、やはりＨレベルと認識し正しくＬレベルを出力する。さらにこのＬレベル信号は、インバータ４０３，およびインバータ４０４を介してレベルシフタ回路の最終出力Ｙより、入力端子Ａと同位相のＬレベル信号として出力される。
【０００９】
以上のような動作により、低電圧電源の信号を高電圧電源の信号に、あるいは、高電圧電源の信号を低電圧電源の信号に、レベル変換することが出来る。また、電流が流れるのは、信号が変化する時のみであり、このため、その消費電力は通常のＣＭＯＳ回路での消費電力と何ら変わらない。
【００１０】
【特許文献１】
特開２００１−３６３９８号公報
【００１１】
【発明が解決しようとする課題】
しかし、図３に示す従来のレベルシフタ回路では、低電圧電源が遮断された時のように低電圧電源で動作する回路からの出力が不定になった場合、Ｎｃｈトランジスタ３０３，Ｎｃｈトランジスタ３０４の状態が不定となり、これらのドレイン電位をゲートに受けるＰｃｈトランジスタ３０５，３０６の状態も不定となるため、Ｎｃｈトランジスタ３０３→Ｐｃｈトランジスタ３０５、もしくはＮｃｈトランジスタ３０４→Ｐｃｈトランジスタ３０６の経路で貫通電流が流れてしまい、更なる低消費電力化を狙った電源遮断を実現することはできなかった。
【００１２】
また、図４に示す従来のレベルシフタ回路では、低電圧電源を遮断した場合、インバータ４０２の電源が遮断されているにもかかわらず、インバータ４０１の電圧レベルがＨレベルにもＬレベルにもなり得るため、電源供給されていないインバータ４０２に異常なストレスがかかり、信頼性上の不具合、具体的にはインバータ４０２の特性変動を引き起こすという可能性があった。
【００１３】
本発明は、上記のような問題点を解消するためになされたもので、低電圧電源の遮断時における貫通電流の発生や、回路の特性変動等の不具合を防ぐことができるレベルシフタ回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明（請求項１）にかかるレベルシフタ回路は、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、低電圧電源で動作する回路の信号振幅を、高電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記低電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記高電圧電源で動作する回路への出力信号を保持するラッチ回路を含む出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部から前記出力回路部への信号の出力を停止させる第１のスイッチ回路と、外部から与えられる制御信号に応じて、前記ラッチ回路を除く出力回路部への電源の供給を停止させる第２のスイッチ回路と、を備えたことを特徴とするものである。
【００１６】
【発明の実施の形態】
本発明の実施の形態によるレベルシフタ回路について図面を参照しながら具体的に説明する。
【００１７】
実施の形態１．
図１は、本発明の実施の形態１によるレベルシフタ回路の構成を示す回路図である。
図１において、入力端子Ａから入力される、低電圧電源で動作する回路からの信号は、入力回路部１５０を構成する、低電圧電源で動作するインバータ１０１，１０２によって逆位相・同位相の２つの信号に変換される。インバータ１０２の出力は、電源遮断制御を行う入力信号Ｃをゲートに受けるＮｃｈトランジスタ１１０と、高電圧電源で動作するインバータ１１６によって生成される入力信号Ｃの逆位相の信号をゲートに受けるＰｃｈトランジスタ１０９と、からなるアナログスイッチ１６１を介して、入力信号Ｃの逆位相の信号がゲートに接続され、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１１３のドレインに接続されるとともに、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１０３のゲートに接続される。インバータ１０１によって逆位相に変換された信号は、入力信号Ｃをゲートに受けるＮｃｈトランジスタ１１２と、インバータ１１６によって生成される入力信号Ｃの逆位相の信号をゲートに受けるＰｃｈトランジスタ１１１と、からなるアナログスイッチ１６２を介して、入力信号Ｃの逆位相の信号がゲートに接続され、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１１４のドレインに接続されるとともに、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１０４のゲートに接続される。
【００１８】
また、Ｎｃｈトランジスタ１０３のドレインは、インバータ１１６によって生成される入力信号Ｃの逆位相の信号がゲートに接続され、ソースが高電圧電源に接続されたＰｃｈトランジスタ１１５のドレインがソースに接続されたＰｃｈトランジスタ１０５のドレインに接続されるとともに、Ｐｃｈトランジスタ１１５のドレインがソースに接続されたＰｃｈトランジスタ１０６のゲートに接続される。Ｎｃｈトランジスタ１０４のドレインは、Ｐｃｈトランジスタ１０５のゲートに接続されるとともに、Ｐｃｈトランジスタ１０６のドレインに接続され、高電圧電源で動作するインバータ１０７、１０８を介して、レベルシフタ回路の出力端子Ｙから出力される。
【００１９】
また、インバータ１０７の出力は、高電圧電源で動作するインバータ１１７を介してインバータ１０７の入力に戻されることにより、ラッチ回路Ｌを構成している。Ｎｃｈトランジスタ１０３，１０４、Ｐｃｈトランジスタ１０５、１０６、及びインバータ１０７，１０８，１１７により、出力回路部１４０が構成される。
【００２０】
以下、このように構成された本実施の形態１によるレベルシフタ回路の動作について説明する。動作例として、入力端子ＡにＨレベル、電源遮断制御入力端子ＣにＨレベルが設定されているとする。この時、第１のスイッチ回路を構成するアナログスイッチ１６１，１６２の、それぞれ形成するＰｃｈトランジスタ１０９，およびＰｃｈトランジスタ１１１は、それらのゲートに、入力信号Ｃがインバータ１１６により逆位相とされた、Ｌレベルの信号が入力されるため、ＯＮ状態に設定される。また、アナログスイッチ１６１，１６２を、それぞれ形成するＮｃｈトランジスタ１１０、およびＮｃｈトランジスタ１１２は、それらのゲートに、入力信号Ｃと同じＨレベルの信号が入力されるため、ＯＮ状態に設定される。よって、Ｎｃｈトランジスタ１０３はそのゲートがＨレベルとなり、ＯＮ状態に、逆にＮｃｈトランジスタ１０４はそのゲートがＬレベルとなり、ＯＦＦ状態に設定される。
【００２１】
Ｎｃｈトランジスタ１０３、１０４のゲートに接続されているＮｃｈトランジスタ１１３、１１４は、電源遮断制御入力端子Ｃから入力されるＨレベルの信号がインバータ１１６により逆位相とされた、Ｌレベルをゲートに受けるので、これらのＮｃｈトランジスタ１１３，１１４は、ＯＦＦ状態に設定され、上記電源遮断制御入力端子Ｃから入力される信号がＨレベルである間は、本回路の動作に影響を及ぼさない。また、Ｐｃｈトランジスタ１１５は、入力端子Ｃの逆位相であるＬレベルをゲートに受けるので、ＯＮ状態に設定される。したがって、上記電源遮断制御入力端子Ｃから入力される信号がＨレベルである、この状態では、本回路は従来のレベルシフタ回路と全く同一の動作をする。
【００２２】
上記電源遮断制御入力端子の信号ＣがＬレベルに変化した場合、Ｐｃｈトランジスタ１０９，１１１、及びＮｃｈトランジスタ１１０，１１２のゲート電圧が反転するため、アナログスイッチ１６１，１６２はＯＦＦ状態に設定され、かつ、Ｎｃｈトランジスタ１１３，１１４は、それらのゲートに入力信号Ｃの逆位相であるＨレベルが印加されることにより、ＯＮ状態となり、これによりＮｃｈトランジスタ１０３，１０４は、それらのゲートにＬレベルが印加され、共にＯＦＦ状態となる。また、入力信号Ｃの逆位相であるＨレベルをゲートに受けるＰｃｈトランジスタ１１５は、ＯＦＦ状態に設定されるため、Ｐｃｈトランジスタ１０５，１０６のソースが高電圧電源から切り離され、インバータ１０７の入力は、インバータ１１７により入力信号Ｃを切り替える直前の値に保持される。
【００２３】
このように、本実施の形態１によるレベルシフタ回路では、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、低電圧電源で動作する回路の信号振幅を、高電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記低電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記高電圧電源で動作する回路への出力信号を保持するラッチ回路を含む出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部から前記出力回路部への信号の出力を停止させる第１のスイッチ回路と、外部から与えられる制御信号に応じて、前記ラッチ回路を除く出力回路部への電源の供給を停止させる第２のスイッチ回路と、を備えた構成とし、低電圧電源を遮断したときには、従来かかる時に不定となっていた入力回路部１５０の出力を、外部からの制御信号Ｃに応じて第１のスイッチ回路１６１，１６２で出力回路部１４０から切り離し、かつ、トランジスタ１１３，１１４によって出力回路部１４０に入力される電位を固定するとともに、第２のスイッチ回路１１５によって出力回路部１４０への電源供給を、同じく上記制御信号Ｃに応じて停止することにより、低電圧電源を遮断した際のＮｃｈトランジスタ１０３，１０４、およびＰｃｈトランジスタ１０５，１０６での貫通電流の発生を防ぐことができる。また、出力回路部１４０にインバータ１０７，１１７からなるラッチ回路を設けることにより、レベルシフタ回路からの出力を低電圧電源を遮断する直前の値に保持することができる。
【００２４】
実施の形態２．
次に、実施の形態２について、図面を参照しながら説明する。
図２は、本実施の形態２によるレベルシフト回路の構成を示す回路図である。
【００２５】
図２において、２０１は、入力端子Ａから入力される、高電圧電源で動作する回路からの信号を、一方の入力で受け、電源遮断制御を行う入力信号Ｃを高電圧電源で動作するインバータ２０５を介して他方の入力で受ける２入力ＮＯＲ回路である。ＮＯＲ回路２０１の出力は、低電圧電源で動作する高耐圧のトランジスタからなるインバータ２０２に入力され、さらに、低電圧電源で動作するインバータ２０３，２０４を介してレベルシフタ回路の出力Ｙとなる。
【００２６】
以下、このように構成された本実施の形態２によるレベルシフタ回路の動作について説明する。動作例として、入力端子ＡにＨレベル、電源遮断制御入力端子ＣにＨレベルが設定されているとする。この時、ＮＯＲ回路２０１において、入力端子Ｃの逆位相であるＬレベルを一方の入力に受けるため、動作上は単なるインバータと同様であり、従来のレベルシフタ回路と全く同一の動作をする。
【００２７】
入力信号ＣがＬレベルに変化した場合、インバータ２０５を介してＮＯＲ回路２０１に入力される信号がＨレベルに変化する為、ＮＯＲ回路２０１の出力はＬレベルに固定され、インバータ２０２に入力される。
【００２８】
このように、本実施の形態２によるレベルシフタ回路においては、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、高電圧電源で動作する回路の信号振幅を、低電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記高電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記入力回路部が出力する信号を受け、該信号に応じた信号を前記低電圧電源で動作する回路への出力信号を出力する出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部からの信号を固定するスイッチ回路と、を備えた構成とし、外部からの制御信号Ｃに応じて、スイッチ回路であるＮＯＲ回路２０１によって高電圧電源で動作する回路からの出力をＬレベルに確定させるようにしたから、低電圧電源を遮断した場合に電源遮断されているトランジスタにはＬレベルしか入力されず、従来発生する可能性があった低電圧電源で動作する高耐圧のトランジスタからなるインバータの特性変動といった信頼性上の問題の発生を防止することができる。
【００２９】
【発明の効果】
以上のように、本発明（請求項１）にかかるレベルシフタ回路によれば、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、低電圧電源で動作する回路の信号振幅を、高電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記低電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記高電圧電源で動作する回路への出力信号を保持するラッチ回路を含む出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部から前記出力回路部への信号の出力を停止させる第１のスイッチ回路と、外部から与えられる制御信号に応じて、前記ラッチ回路を除く出力回路部への電源の供給を停止させる第２のスイッチ回路と、を備えた構成としたので、低電圧電源を遮断した際に不定となる入力信号に起因する貫通電流を阻止することができ、かつ電源遮断する直前の出力状態を保持することを可能とでき、外部の回路構成に依らず電源遮断による更なる低消費電力を実現することができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるレベルシフタ回路の構成を示す回路図。
【図２】本発明の実施の形態２によるレベルシフタ回路の構成を示す回路図。
【図３】従来のレベルシフタ回路の一例を示す回路図。
【図４】従来のレベルシフタ回路の他の例を示す回路図。
【符号の説明】
Ａ 低電圧電源で動作する回路からの信号
Ｃ 電源遮断時にＬレベルに設定する信号
Ｙ レベルシフタ回路出力
１０１，１０２ 低電圧電源で動作するインバータ
１０３，１０４，１１０，１１２，１１３，１１４ Ｎｃｈトランジスタ
１０５，１０６，１０９，１１１，１１５ Ｐｃｈトランジスタ
１０７，１０８，１１６，１１７ 高電圧電源で動作するインバータ
２０１ 高電圧電源で動作する２入力ＮＯＲ回路
２０２ 低電圧電源で動作する高耐圧トランジスタを使用したインバータ
２０３，２０４ 低電圧電源で動作するインバータ
３０１，３０２ 低電圧電源で動作するインバータ
３０３，３０４ Ｎｃｈトランジスタ
３０５，３０６ Ｐｃｈトランジスタ
３０７，３０８ 高電圧電源で動作するインバータ
４０１ 高電圧電源で動作するインバータ
４０２ 低電圧電源で動作する高耐圧トランジスタを使用したインバータ
４０３，４０４ 低電圧電源で動作するインバータ
Claims (1)
- 電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、低電圧電源で動作する回路の信号振幅を、高電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、
前記低電圧電源で動作する回路からの入力信号を受ける入力回路部と、
前記高電圧電源で動作する回路への出力信号を保持するラッチ回路を含む出力回路部と、
外部から与えられる制御信号に応じて、前記入力回路部から前記出力回路部への信号の出力を停止させる第１のスイッチ回路と、
外部から与えられる制御信号に応じて、前記ラッチ回路を除く出力回路部への電源の供給を停止させる第２のスイッチ回路と、を備えた、
ことを特徴とするレベルシフタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002286178A JP3719671B2 (ja) | 2002-09-30 | 2002-09-30 | レベルシフタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002286178A JP3719671B2 (ja) | 2002-09-30 | 2002-09-30 | レベルシフタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004128590A JP2004128590A (ja) | 2004-04-22 |
| JP3719671B2 true JP3719671B2 (ja) | 2005-11-24 |
Family
ID=32279299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002286178A Expired - Lifetime JP3719671B2 (ja) | 2002-09-30 | 2002-09-30 | レベルシフタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3719671B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059838A (ja) | 2004-08-17 | 2006-03-02 | Nec Electronics Corp | 半導体装置とそれを使用する電子装置 |
| JP4089704B2 (ja) | 2005-06-13 | 2008-05-28 | セイコーエプソン株式会社 | 半導体集積回路 |
| KR100691349B1 (ko) | 2005-07-20 | 2007-03-12 | 삼성전자주식회사 | 멀티 파워 시스템에 사용되는 차동 회로, 출력 버퍼 회로및 반도체 집적 회로 |
| KR101147358B1 (ko) * | 2005-12-19 | 2012-05-22 | 매그나칩 반도체 유한회사 | 레벨 시프팅 인버터 회로 |
| JP5071764B2 (ja) * | 2006-11-07 | 2012-11-14 | 独立行政法人産業技術総合研究所 | 半導体集積回路 |
| JP5095184B2 (ja) * | 2006-11-22 | 2012-12-12 | フリースケール セミコンダクター インコーポレイテッド | レベルシフタ回路 |
| JP5172233B2 (ja) * | 2007-07-27 | 2013-03-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP5203791B2 (ja) * | 2008-04-18 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | レベルシフト回路 |
| US20100085078A1 (en) * | 2008-10-07 | 2010-04-08 | Vns Portfolio Llc | Digital Logic Voltage Level Shifter |
| JP5363879B2 (ja) * | 2009-06-03 | 2013-12-11 | ルネサスエレクトロニクス株式会社 | ドライバ回路 |
| KR20120110868A (ko) | 2011-03-30 | 2012-10-10 | 삼성전자주식회사 | 반도체 장치 |
-
2002
- 2002-09-30 JP JP2002286178A patent/JP3719671B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004128590A (ja) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6768368B2 (en) | Level shifter circuit and semiconductor device including the same | |
| JP2993462B2 (ja) | 出力バッファ回路 | |
| KR100574488B1 (ko) | 레벨 쉬프터 | |
| KR101623117B1 (ko) | 레벨 쉬프팅이 가능한 로직 회로 | |
| US7852118B2 (en) | High speed conditional back bias virtual ground restoration circuit | |
| US9525421B2 (en) | High speed low voltage hybrid output driver for FPGA I/O circuits | |
| JP3719671B2 (ja) | レベルシフタ回路 | |
| JP2006054886A (ja) | ロー漏洩電流を持つレベルシフタ | |
| JP3921456B2 (ja) | 信号経路およびパワーゲート方法ならびにフルサイクルラッチ回路 | |
| US20080054982A1 (en) | Low power level shifter and method thereof | |
| US6429683B1 (en) | Low-power CMOS digital voltage level shifter | |
| JP2004260242A (ja) | 電圧レベルシフタ | |
| JP4117275B2 (ja) | 半導体集積回路 | |
| JPH10301680A (ja) | プル・アップ回路及び半導体装置 | |
| JP3742335B2 (ja) | 入出力バッファ回路 | |
| JP4724575B2 (ja) | レベル変換回路 | |
| WO2006033638A1 (en) | A digital voltage level shifter | |
| CN101546999A (zh) | 电平转换电路 | |
| JPH0237823A (ja) | レベルシフト回路 | |
| JP2003198358A (ja) | レベルシフト回路 | |
| JPH1174764A (ja) | 電圧レベル変換機能付ラッチ回路及びフリップフロップ回路 | |
| KR20100133610A (ko) | 전압 레벨 시프터 | |
| CN110932705A (zh) | 一种电源轨切换电路 | |
| JP3948656B2 (ja) | 入力バッファ回路、出力バッファ回路および入出力バッファ回路 | |
| KR20080005648A (ko) | 레벨 시프터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050902 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |