CN103346158A - 电可擦可编程只读存储器 - Google Patents

电可擦可编程只读存储器 Download PDF

Info

Publication number
CN103346158A
CN103346158A CN2013102710119A CN201310271011A CN103346158A CN 103346158 A CN103346158 A CN 103346158A CN 2013102710119 A CN2013102710119 A CN 2013102710119A CN 201310271011 A CN201310271011 A CN 201310271011A CN 103346158 A CN103346158 A CN 103346158A
Authority
CN
China
Prior art keywords
eeprom
programmable read
memo
voltage
erasable programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102710119A
Other languages
English (en)
Inventor
杨光军
胡剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2013102710119A priority Critical patent/CN103346158A/zh
Publication of CN103346158A publication Critical patent/CN103346158A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

本发明公开一种电可擦可编程只读存储器,包括:半导体衬底;于该半导体衬底上设置深N阱;于该深阱上设有多个P阱,每个P阱上具有间隔设置的源极区域和漏极区域及沟道区,沟道区位于源极区域与漏极区域之间;第一浮栅,设置于沟道区上方靠近该源极区域,第二浮栅,设置于该沟道区上方靠近该漏极区域,第一浮栅和第二浮栅分别构成第一存储位单元和第二存储位单元;第一控制栅和第二控制栅,分别设置于该第一浮栅和该第二浮栅上方;字线,位于该沟道区上方并位于该第一浮栅和第二浮栅之间;各存储单元的浮栅、控制栅、字线、位线、漏极区域、源极区域、沟道区域均被P阱包围,通过本发明,可避免大量使用字线电压选择开关,减少芯片的面积。

Description

电可擦可编程只读存储器
技术领域
本发明关于一种半导体存储器件,特别是涉及一种电可擦可编程只读存储器(EEPROM)。
背景技术
在半导体存储装置中,电可擦可编程只读存储器(EEPROM)是一种易失性存储器,且属于可擦除可编程只读存储器(Erasable Programmable Read-OnlyMemory,EPROM)。电可擦可编程只读存储器(EEPROM)的优点是其可针对整个存储器区块进行擦除,且擦除速度快,约需一至两秒。因此,近年来,电可擦可编程只读存储器(EEPROM)已运用于各种消费性电子产品中,例如:数码相机、数码摄影机、移动电话或笔记本电脑等。
一般而言,电可擦可编程只读存储器(EEPROM)分分栅结构或堆叠栅结构或两种结构的组合。分栅式电可擦可编程只读存储器(EEPROM)由于其特殊的结构,相比堆叠栅电可擦可编程只读存储器(EEPROM)在编程和擦除的时候都体现出其独特的性能优势,因此分栅式结构由于具有高的编程效率,字线的结构可以避免“过擦除”等优点,应用尤为广泛。但是由于分栅式电可擦可编程只读存储器(EEPROM)相对于堆叠栅电可擦可编程只读存储器(EEPROM)多了一个字线从而使得芯片的面积也会增加,因此如何提高芯片性能的同时进一步减小芯片的尺寸是亟待解决的问题。
现有技术中减小芯片尺寸的常见做法是令两个存储单元共享一个字线。图1为现有技术中一种共享字线的电可擦可编程只读存储器(EEPROM)的结构示意图。如图1所示,现有技术的电可擦可编程只读存储器(EEPROM)包括:半导体衬底100,在半导体衬底上具有间隔设置的源极区域110和漏极区域120及沟道区130,沟道区130位于源极区域110和漏极区域120之间;第一位线BL0和第二位线BL1,分别连接于源极区域110和漏极区域120;第一浮栅310,设置于沟道区130和源极区域110上方;第二浮栅320,设置于沟道区130和漏极区域120上方,第一浮栅310和第二浮栅320分别构成第一存储位单元和第二存储位单元;第一控制栅CG0和第二控制栅CG1,分别设置于第一浮栅310和第二浮栅320上方;字线WL,位于沟道区130上方并位于第一浮栅310和第二浮栅320之间。
擦除时,对选中单元Cell a,对应块的字线WL接高压8V,控制栅CG0/CG1接负高压-7V,这样该字线WL和控制栅间高压达到15V,字线WL与CG0、CG1间的高压形成强电场,浮栅上的电子被拉至WL,从而将对应浮栅上的电子清楚干净从而形成擦除,对于未选中单元,字线WL=0V,没有高压,不会发生浮栅电子迁移即擦除。因擦除时字线WL电压与读及编程时不同,故字线控制电压转换需要高压开关,而字线数量众多且控制复杂,其高压开关数量较大,所占用面积也较大,不利于芯片的设计。
发明内容
为克服上述现有技术存在的导致芯片面积增加的问题,本发明的主要目的在于提供一种电可擦可编程只读存储器(EEPROM),其通过在半导体衬底上增加深N阱DNW和P阱P-well,其P阱可以将存储单元Cell相互隔开,其深N阱可以将存储单元块相互隔开,从而可以对存储单元和存储区块单独控制,避免了使用大量字线电压选择开关,减少了芯片的面积。
为达上述及其它目的,本发明提供一种电可擦可编程只读存储器,至少包括:
半导体衬底;
于该半导体衬底上设置深N阱;
于该深阱上设有多个P阱,每个P阱上具有间隔设置的源极区域和漏极区域及沟道区,该沟道区位于该源极区域与该漏极区域之间;
第一浮栅,设置于该沟道区上方靠近该源极区域,第二浮栅,设置于该沟道区上方靠近该漏极区域,该第一浮栅和该第二浮栅分别构成第一存储位单元和第二存储位单元;
第一控制栅和第二控制栅,分别设置于该第一浮栅和该第二浮栅上方;
字线,位于该沟道区上方并位于该第一浮栅和第二浮栅之间;
各存储单元的浮栅、控制栅、字线、位线、漏极区域、源极区域、沟道区域均被P阱包围。
进一步地,该半导体衬底为P型衬底。
进一步地,在对该电可擦可编程只读存储器进行擦除操作时,对选中单元,该第一控制栅及该第二控制栅电压为负高压[-5~-9V],该第一位线及该第二位线悬空,对该字线施加的电压范围是[0~1.5V],对该P阱施加的电压范围是[5~9V],对该深N阱施加的电压范围是[5~9V]。
进一步地,在对该电可擦可编程只读存储器进行擦除操作时,该深N阱接5-9V高压。
进一步地,在对该电可擦可编程只读存储器进行擦除操作时,对相同行未选中单元,该字线电压保持0~1.5V,该第一控制栅及该第二控制栅接负高压-5V~-8V;对不同行的未选中单元,该字线电压保持0~1.5V,控制其P阱电压为0V或8V,第一控制栅及第二控制栅电压为1.5V。
进一步地,在对该电可擦可编程只读存储器进行编程操作时,对选中单元,该第一控制栅及第二控制栅施加电压范围为5~8V,该第一位线施加电压范围为5~7V,及该第二位线施加电流范围为1~5uA,对该字线施加的电压范围是[1~2V]。
进一步地,在对该电可擦可编程只读存储器进行读出时,对该第一控制栅及该第二控制栅施加0V电压,对选中单元,该第二位线BL1施加电压范围为0~1.5V,该第一位线接0V电压,对该字线WL施加的电压范围是[3~5V]。
进一步地,在对该电可擦可编程只读存储器进行编程和读取操作时,对所有P阱施加的电压是0V,该深N阱施加的电压为电源电压。
与现有技术相比,本发明一种电可擦可编程只读存储器(EEPROM)通过在半导体衬底上增加一深N阱DNW按区块将存储单元分开,于深N阱内增加多个P阱P-well将各存储单元隔开,从而使得每个存储单元可以单独控制,每块存储单元可以单独控制,避免了大量使用字线电压选择开关,减少了芯片的面积。
附图说明
图1为现有技术中一种共享字线的电可擦可编程只读存储器(EEPROM)的结构示意图;
图2为本发明较佳实施例的一种电可擦可编程只读存储器(EEPROM)单元结构示意图;
图3为图2之电可擦可编程只读存储器(EEPROM)的组阵示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用,本说明书中的各项细节亦可基于不同观点与应用,在不背离本发明的精神下进行各种修饰与变更。
图2为本发明较佳实施例的一种电可擦可编程只读存储器(EEPROM)单元结构示意图。如图2所示,本发明一种电可擦可编程只读存储器(EEPROM)单元,包括:半导体衬底10,在本发明较佳实施例中,半导体衬底10为P型衬底,其上设有深N阱(DNW,Deep N-Well)20,深N阱20上设有多个P阱(PW,P-well)30,P阱30上具有间隔设置的源极区域210和漏极区域220及沟道区230;沟道区230,位于源极区域210和漏极区域220之间;第一位线BL0和第二位线BL1,分别连接于源极区域210和漏极区域220;第一浮栅310,设置于沟道区230上方靠近源极区域210;第二浮栅320,设置于沟道区230上方靠近漏极区域220,第一浮栅310和第二浮栅320分别构成第一存储位单元和第二存储位单元;第一控制栅CG0和第二控制栅CG1,分别设置于第一浮栅310和第二浮栅320上方;字线WL,位于沟道区230上方并位于第一浮栅310和第二浮栅320之间,各存储单元的浮栅、控制栅、字线、位线、漏极区域、源极区域、沟道区域均被P阱包围,P阱又被深N阱包围,一个深N阱包围组成区块的多个P阱及其包围的存储单元,在此说明一下,源极区域210与漏极区域220均接位线,其源漏关系是相对的。
图3为该存储单元组阵示意图,控制栅极CG0/CG1和字线WL组成X方向引线,位线BL0/BL1构成Y方向引线,各存储单元P阱引线PW在Y方向引出,多个存储单元组成一个区块并由深N阱隔开,块的深N阱引线在Y方向引出。
擦除时,对选中单元Cell a,字线电压WL为0~1.5V,在本发明较佳实施例中字线电压WL为0V,DNW接5~9V高压,在本发明较佳实施例中,DNW接高压8V,对应块的P阱PW接高压5V-9V,在本发明较佳实施例中,PW接高压8V,控制栅CG0/CG1接负高压-5V~-8V,在本发明较佳实施例中,控制栅CG0/CG1接负高压-7V,这样该单元P阱PW和控制栅间高压达到15V,这会形成强电场,将对应浮栅上的电子清楚干净从而形成擦除,因擦除时P阱电压与读及编程时不同,故P阱控制电压转换也需要高压开关,但因为擦除是成块操作,每块的P阱可以连接在一起,相应地高压开关少,从而能减小EEPROM面积。对未选中单元DNW均接5-9V高压,在本发明较佳实施例中,DNW接高压8V,对相同行未选中单元,字线电压WL保持0~1.5V,在本发明较佳实施例中字线电压WL接0V,控制栅CG0/CG1接负高压-5V~-8V,在本发明较佳实施例中控制栅CG0/CG1接-7V,对不同行的未选中单元,字线电压保持0~1.5V,在本发明较佳实施例中字线电压WL接1.5V,控制其P阱电压为0V/8V,控制栅极CG0/CG1为1.5V,无论同行还是不同行未选中单元,控制栅极CG0/CG1与P阱PW或字线WL间高压不足使浮栅上电子发生迁移,从而其信息不会被擦除。
在对该电可擦可编程只读存储器进行编程和读操作时,对P阱施加的电压都是0V,对深N阱施加的电压都是是Vdd。
在对该电可擦可编程只读存储器进行编程时,对选中单元,控制栅CG0/CG1施加电压范围为5~8V,在本发明较佳实施例中,CG0/CG1接8V,BL0施加电压范围为5~7V,在本发明较佳实施例中,BL0接5.5V,及BL1施加电流范围为1~5uA,对字线WL施加的电压范围是[1~2V],在本发明较佳实施例中,WL接1.5V,热电子由BL0注入至浮栅310上形成信息存储;对同行未选中单元,BL0接0V,因无热电子注入,故浮栅上不会残留电子形成信息存储;对不同行未选中单元,字线不论接0V(不同列不同行)还是5.5V(同列不同行)控制栅CG0/CG1、字线WL均接0V,不存在热电子流动,不会向浮栅输送电子,不影响该单元状态。
在对该电可擦可编程只读存储器进行读出时,对控制栅CG0/CG1施加电压均为0V,对选中单元,BL1施加电压范围为0~1.5V,在本发明较佳实施例中,BL1接0.8V,及BL0接0V,对字线WL施加的电压范围是[3~5V],在本发明较佳实施例中,WL接3V,此时在沟道区230形成一个受浮栅310信息控制的电流,此电流被读出放大器放大后还原为当初写入的信息;对同行未选中单元,因位线BL1接0V,沟道区域230内存在沟道但无电流流动,对应单元的信息不会被感知亦不会对选中单元形成影响;对不同行未选中单元,不论字线BL1接0V(不同列不同行)还是0.8V(同列不同行),因字线WL均0V,沟道区域230内无法形成沟道,对应单元信息同样不会被感知亦不会对选中单元形成影响。
综上所述,本发明一种电可擦可编程只读存储器(EEPROM)通过在半导体衬底上增加一深N阱和P阱P-well将各单元Cell隔开,并在擦除时使P阱P-Well引脚和控制栅极间接高压,从而使得每个存储单元的控制栅极可以单独控制且P阱P-well可以按块控制,避免了使用大量字线电压选择开关,减少了芯片的面积。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修饰与改变。因此,本发明的权利保护范围,应如权利要求书所列。

Claims (8)

1.一种电可擦可编程只读存储器,至少包括:
半导体衬底;
于该半导体衬底上设置深N阱;
于该深阱上设有多个P阱,每个P阱上具有间隔设置的源极区域和漏极区域及沟道区,该沟道区位于该源极区域与该漏极区域之间;
第一浮栅,设置于该沟道区上方靠近该源极区域,第二浮栅,设置于该沟道区上方靠近该漏极区域,该第一浮栅和该第二浮栅分别构成第一存储位单元和第二存储位单元;
第一控制栅和第二控制栅,分别设置于该第一浮栅和该第二浮栅上方;
字线,位于该沟道区上方并位于该第一浮栅和第二浮栅之间;
各存储单元的浮栅、控制栅、字线、位线、漏极区域、源极区域、沟道区域均被P阱包围。
2.如权利要求1所述的一种电可擦可编程只读存储器,其特征在于:该半导体衬底为P型衬底。
3.如权利要求1所述的一种电可擦可编程只读存储器,其特征在于:在对该电可擦可编程只读存储器进行擦除操作时,对选中单元,该第一控制栅及该第二控制栅电压为负高压[-5~-9V],该第一位线及该第二位线悬空,对该字线施加的电压范围是[0~1.5V],对该P阱施加的电压范围是[5~9V],对该深N阱施加的电压范围是[5~9V]。
4.如权利要求3所述的一种电可擦可编程只读存储器,其特征在于:在对该电可擦可编程只读存储器进行擦除操作时,该深N阱接5-9V高压。
5.如权利要求4所述的一种电可擦可编程只读存储器,其特征在于:在对该电可擦可编程只读存储器进行擦除操作时,对相同行未选中单元,该字线电压保持0~1.5V,该第一控制栅及该第二控制栅接负高压-5V~-8V;对不同行的未选中单元,该字线电压保持0~1.5V,控制其P阱电压为0V或8V,第一控制栅及第二控制栅电压为1.5V。
6.如权利要求1所述的一种电可擦可编程只读存储器,其特征在于:在对该电可擦可编程只读存储器进行编程操作时,对选中单元,该第一控制栅及第二控制栅施加电压范围为5~8V,该第一位线施加电压范围为5~7V,及该第二位线施加电流范围为1~5uA,对该字线施加的电压范围是[1~2V]。
7.如权利要求1所述的一种电可擦可编程只读存储器,其特征在于:在对该电可擦可编程只读存储器进行读出时,对该第一控制栅及该第二控制栅施加0V电压,对选中单元,该第二位线BL1施加电压范围为0~1.5V,该第一位线接0V电压,对该字线WL施加的电压范围是[3~5V]。
8.如权利要求1所述的一种电可擦可编程只读存储器,其特征在于:在对该电可擦可编程只读存储器进行编程和读取操作时,对所有P阱施加的电压是0V,该深N阱施加的电压为电源电压。
CN2013102710119A 2013-06-28 2013-06-28 电可擦可编程只读存储器 Pending CN103346158A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013102710119A CN103346158A (zh) 2013-06-28 2013-06-28 电可擦可编程只读存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102710119A CN103346158A (zh) 2013-06-28 2013-06-28 电可擦可编程只读存储器

Publications (1)

Publication Number Publication Date
CN103346158A true CN103346158A (zh) 2013-10-09

Family

ID=49280943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102710119A Pending CN103346158A (zh) 2013-06-28 2013-06-28 电可擦可编程只读存储器

Country Status (1)

Country Link
CN (1) CN103346158A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446271A (zh) * 2020-04-14 2020-07-24 中国科学院微电子研究所 存储单元结构及存储器阵列结构、电压偏置方法
CN113470718A (zh) * 2021-06-30 2021-10-01 芯天下技术股份有限公司 一种闪存结构、擦除方法、装置和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243292B1 (en) * 2000-01-27 2001-06-05 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device capable of reducing memory array area
US20070114629A1 (en) * 2005-11-21 2007-05-24 Dialog Semiconductor, Gmbh Pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor
CN101640205A (zh) * 2009-08-25 2010-02-03 上海宏力半导体制造有限公司 一种闪存
CN101667582A (zh) * 2009-09-25 2010-03-10 上海宏力半导体制造有限公司 一种浮栅为sonos结构的闪存
JP2013030525A (ja) * 2011-07-27 2013-02-07 Toshiba Corp 不揮発性半導体記憶装置
CN103165621A (zh) * 2013-02-26 2013-06-19 上海宏力半导体制造有限公司 电可擦可编程只读存储器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243292B1 (en) * 2000-01-27 2001-06-05 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device capable of reducing memory array area
US20070114629A1 (en) * 2005-11-21 2007-05-24 Dialog Semiconductor, Gmbh Pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor
CN101640205A (zh) * 2009-08-25 2010-02-03 上海宏力半导体制造有限公司 一种闪存
CN101667582A (zh) * 2009-09-25 2010-03-10 上海宏力半导体制造有限公司 一种浮栅为sonos结构的闪存
JP2013030525A (ja) * 2011-07-27 2013-02-07 Toshiba Corp 不揮発性半導体記憶装置
CN103165621A (zh) * 2013-02-26 2013-06-19 上海宏力半导体制造有限公司 电可擦可编程只读存储器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446271A (zh) * 2020-04-14 2020-07-24 中国科学院微电子研究所 存储单元结构及存储器阵列结构、电压偏置方法
CN111446271B (zh) * 2020-04-14 2023-01-24 中国科学院微电子研究所 存储单元结构及存储器阵列结构、电压偏置方法
CN113470718A (zh) * 2021-06-30 2021-10-01 芯天下技术股份有限公司 一种闪存结构、擦除方法、装置和电子设备

Similar Documents

Publication Publication Date Title
CN103165621A (zh) 电可擦可编程只读存储器
CN102148059B (zh) 非易失性存储器件、其操作方法和包括其的存储系统
CN102568584B (zh) 包括减少穿通泄漏的非挥发性存储器单元的集成电路
CN102163456B (zh) 非易失性存储器件、其操作方法以及包括其的存储系统
CN104517970B (zh) 非易失性内存单元
CN107017023A (zh) 存储阵列
CN101510441B (zh) 存储器的操作方法
CN101640067B (zh) 用于减少穿通泄漏的存储器单元与阵列操作方法
US8493787B2 (en) FTP memory device programmable and erasable at cell level
CN102339644B (zh) 存储器及其操作方法
CN103377701B (zh) 半导体存储器装置
CN204991153U (zh) 存储器单元和非易失性存储器
CN101573764A (zh) 双晶体管nor式非挥发性内存单元数组与双晶体管nor式非挥发性内存的数据处理方法
CN100466259C (zh) 与非闪存装置及形成与非闪存装置的阱的方法
CN103514954A (zh) 闪存的擦除方法、读取方法及编程方法
CN104299646B (zh) 基于标准工艺的超低功耗非易失性存储器
CN104361906A (zh) 基于标准cmos工艺的超低功耗非易失性存储器
CN102122662A (zh) P型mos存储单元
CN105280646A (zh) 一种包括多个阶的3d阵列的存储器及其制作方法
CN103366810A (zh) Eeprom存储器阵列
CN104051007A (zh) 一种非挥发性多次可编程存储器
CN103151356A (zh) 一种eeprom存储阵列结构及其制造方法
US20120243335A1 (en) Non-volatile semiconductor memory with bit line hierarchy
CN103346158A (zh) 电可擦可编程只读存储器
CN1937078A (zh) 多重操作模式的非易失性存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140506

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140506

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20131009