CN107845398B - 一种使用杂交mos管的mram芯片 - Google Patents

一种使用杂交mos管的mram芯片 Download PDF

Info

Publication number
CN107845398B
CN107845398B CN201711163944.0A CN201711163944A CN107845398B CN 107845398 B CN107845398 B CN 107845398B CN 201711163944 A CN201711163944 A CN 201711163944A CN 107845398 B CN107845398 B CN 107845398B
Authority
CN
China
Prior art keywords
hybrid
nmos transistor
standard
nmos tube
mram chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711163944.0A
Other languages
English (en)
Other versions
CN107845398A (zh
Inventor
戴瑾
王志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201711163944.0A priority Critical patent/CN107845398B/zh
Publication of CN107845398A publication Critical patent/CN107845398A/zh
Application granted granted Critical
Publication of CN107845398B publication Critical patent/CN107845398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供了一种使用杂交MOS管的MRAM芯片，包括外部电路和由若干个存储单元组成的存储单元阵列，存储单元阵列通过字线和位线与外部电路连接，每个存储单元由磁性隧道结和杂交NMOS管组成，杂交NMOS管的栅极宽度和/或氧化层厚度与标准NMOS管不同。本发明的有益效果：(1)杂交NMOS管的电流，特别是不利方向上的电流大幅度提高，可以不用超压或者很小的超压就能完成写操作，这样延长了NMOS管也就是MRAM芯片的使用寿命。(2)电流能力的提高同时对应于MOS管等效电阻的降低，帮助降低写功耗。(3)制成杂交管不需要修改晶圆厂的现有工艺。

Description

一种使用杂交MOS管的MRAM芯片
技术领域
本发明涉及一种磁性随机存储器(MRAM，Magnetic Radom Access Memory)芯片，具体涉及一种使用杂交MOS管的MRAM芯片，属于半导体芯片技术领域，其最重要的应用在于对内容寻址有需求的大数据处理、固态硬盘等场合。
背景技术
MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。
MRAM的原理，是基于一个叫做MTJ(磁性隧道结)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1和图2所示。下面的一层铁磁材料是具有固定磁化方向的参考层13，上面的铁磁材料是可变磁化方向的记忆层11，记忆层11的磁化方向可以和参考层13相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层12，但是MTJ的电阻和可变磁化层的磁化方向有关。记忆层11和参考层13的磁化方向相平行时电阻低，如图1；反平行时电阻高，如图2。读取MRAM的过程就是对MTJ的电阻进行测量。使用比较新的STT-MRAM技术，写MRAM也比较简单：使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层反平行的方向。自上而下的电流把它置成平行的方向。
不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容，MRAM可以和逻辑电路集成到一个芯片中。每个MRAM的存储单元由一个MTJ和一个NMOS选择管组成。每个存储单元需要连接三根线：NMOS管的栅极连接到芯片的字线(Word Line)32，负责接通或切断这个单元；NMOS管的一极连在源极线(Source Line)33上，NMOS管的另一极和MTJ 34的一极相连，MTJ 34的另一极连在位线(Bit Line)31上，如图3所示。
MRAM的写电路设计，由于需要在两个不同的方向通电，有一个很大的困难：当位线31电位高时，NMOS选择管连接源极线33的一端是源极，此时NMOS管处于正常的工作模式下，这是有利方向。当源极线33电位高时，NMOS选择管连接源极线33的一端实际上不是源极，连接位线31的一端才是源极。MOS管的饱和电流对Vgs十分敏感。此时因为MTJ 34上有压降，Vgs大幅度减小，MOS管往往不能够提供足够大的电流完成写操作，这是不利方向。
为了克服上述困难，厂家通常采用的方法是提高栅极电压，以抵消在不利方向上Vgs的损失。带来的问题有两个：
(1)每一个工艺节点，对于NMOS管上栅极电压Vg都有最高限制，这个限制就是VDD。对于现代纳米级的工艺，VDD在1.2～1.0V左右。NMOS管通常就在VDD下工作。提高Vg超越VDD，虽然不会很快造成损坏，但会影响它的寿命。
(2)即使提高了Vg，电流仍然会有所损失。这是所谓的体效应(body effect)，当Vsb提高，NMOS管的饱和电流会有所损失。
发明内容
为了解决上述技术问题，本发明提供了如下技术方案：
一种使用杂交MOS管的MRAM芯片，包括外部电路和由若干个存储单元组成的存储单元阵列，存储单元阵列通过字线和位线与外部电路连接，每个存储单元由磁性隧道结和杂交NMOS管组成，且至少符合下述要求(1)与(2)之中的一个：
(1)杂交NMOS管的栅极宽度与标准NMOS管的栅极宽度不同；
(2)杂交NMOS管的氧化层厚度与标准NMOS管的氧化层厚度不同。
进一步地，杂交NMOS管的栅极宽度是标准NMOS管的栅极宽度的85％～130％。更进一步地，杂交NMOS管的氧化层厚度大于标准NMOS管的氧化层厚度。
进一步地，杂交NMOS管的栅极耐压大于标准NMOS管的栅极耐压，杂交NMOS管的源极耐压与标准NMOS管的源极耐压相同或接近，杂交NMOS管的漏极耐压与标准NMOS管的漏极耐压相同或接近。更进一步地，杂交NMOS管的栅极耐压为1.8～3.3V。
进一步地，杂交NMOS管的源极和漏极由标准N+掺杂工艺制得。杂交NMOS管的源极尺寸与标准NMOS管的源极尺寸相同，杂交NMOS管的漏极尺寸与标准NMOS管的漏极尺寸相同。杂交NMOS管的各个触点由标准工艺制得。
进一步地，NMOS杂交管与字线连接。
进一步地，外部电路包括：行地址解码器、列地址解码器、读写控制器、输入输出控制器。
本发明的有益效果：
(1)杂交管的电流，特别是不利方向上的电流大幅度提高(仿真表明提高至少60％)，可以不用超压或者很小的超压就能完成写操作。延长了NMOS管，也就是MRAM芯片的使用寿命。
(2)电流能力的提高同时对应于MOS管等效电阻的降低，帮助降低写功耗。
(3)更重要的，制成杂交管不需要修改晶圆厂的现有工艺。(半导体工艺的研发非常昂贵)。
附图说明
图1是磁性隧道结处于低电阻态时，记忆层与参考层磁性平行的示意图；
图2是磁性隧道结处于高电阻态时，记忆层与参考层磁性反平行的示意图；
图3是存储单元由一个磁性隧道结和一个NMOS管组成的结构示意图；
图4是本发明一个较佳实施例中的杂交NMOS管的结构示意图；
图5是本发明一个较佳实施例中的MRAM芯片的工作流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
标准NMOS管由标准半导体工艺制得。NMOS管的源极和漏极是通过在p型衬底上做N+掺杂再制作连接点得到的，而栅极则是在p型衬底上蚀刻一层绝缘的氧化物(通常是二氧化硅)，再覆盖多晶硅或金属连接线得到的。如图4所示，NMOS管有栅极41、源极42、漏极43，另外还有氧化层44、N+掺杂区45，还有p型衬底46。p型衬底46也叫作体。通常情况下，电路中NMOS管的p型衬底46接地，体电位是0。t表示氧化层44的厚度。L表示栅极41的宽度，栅极宽度也称沟道长度。
NMOS管的栅极电压Vg都有最高限制，耐压主要取决于氧化层44的厚度t。这个限制就是VDD。现代纳米级的标准半导体工艺，内部电路使用NMOS管称作核心器件(coredevice)，把Vg的耐压表示为VDD，VDD通常在1.0～1.2V左右。对于核心器件，晶圆厂会提供一套设计规则，指定栅极的宽度，也就是沟道长度L，使得源极漏极之间的耐压也是VDD。VDD比较低有好处，能够节省芯片的功耗。
但芯片的输入输出常常会被要求使用更高的电压(1.8V、2.5V、3.3V)，所以晶圆厂都提供一套或几套IO器件(IO device)。它们使用更厚的氧化层满足栅极的耐压，在设计规则上同时要求更大的沟道长度以满足源极和漏极更高的耐压，因此芯片面积大很多。
本发明的使用杂交MOS管的MRAM芯片，包括外部电路和由若干个存储单元组成的存储单元阵列，存储单元阵列通过字线和位线与外部电路连接，每个存储单元由磁性隧道结和杂交NMOS管组成，且至少符合下述要求(1)与(2)之中的一个：
(1)杂交NMOS管的栅极宽度与标准NMOS管的栅极宽度不同；
(2)杂交NMOS管的氧化层厚度与标准NMOS管的氧化层厚度不同。
杂交NMOS管的栅极宽度是标准NMOS管的栅极宽度的85％～130％。更进一步地，杂交NMOS管的氧化层厚度大于标准NMOS管的氧化层厚度。杂交NMOS管的源极和漏极由标准N+掺杂工艺制得。杂交NMOS管的源极尺寸与标准NMOS管的源极尺寸相同，杂交NMOS管的漏极尺寸与标准NMOS管的漏极尺寸相同。杂交NMOS管的各个触点由标准工艺制得。
这样以后，杂交NMOS管的栅极耐压大于标准NMOS管的栅极耐压，杂交NMOS管的源极耐压与标准NMOS管的源极耐压相同或接近，杂交NMOS管的漏极耐压与标准NMOS管的漏极耐压相同或接近。更进一步地，杂交NMOS管的栅极耐压为1.8～3.3V，基于选择不同的氧化层厚度。
以下举生产中的实例说明：
某晶圆代工厂一个标准NMOS管的工艺如下：在55nm工艺节点上，核心器件的特性是：(1)氧化层厚度t＝2.54nm；(2)沟道长度要求L>＝55nm；(3)它的耐压性能是Vg和Vds<＝1.2V，Vg与Vds相同或接近。
核心器件和IO器件的制成，可通过不同层的光罩(MASK)，先后蚀刻不同厚度的氧化层。源极、漏极、连接点的制成是同时进行的。一种增强型NMOS管的工艺如下：先基于一种标准IO器件的光罩，在沉积和蚀刻栅极多晶硅之前，增加一层光罩层，增加该区域的氧化层厚度。这个器件的特性是：(1)氧化层厚度t＝3.61nm；(2)沟道长度要求L>＝180nm；(3)它的耐压性能是Vg和Vds<＝1.8V，Vg与Vds相同或接近。
与上述NMOS工艺相区别，本发明中的一种杂交NMOS管的制成方法是：使用1.8V器件的光罩层，形成t＝3.61nm的氧化层，但把沟道长度设计成L＝55nm。按这样的设计蚀刻加工，形成杂交管，耐压Vg<＝1.8V，Vds<＝1.2V。
通过仿真研究对比杂交NMOS管和普通的NMOS管：发现使用传统设计，需要把普通NMOS管的Vg从1.2V大幅度提高到1.8V才可以达到所需要的电流输出，大幅度超出耐压值，会影响使用寿命；而使用杂交管，只需要从1.8V小幅度提升Vg到2.0V，不会影响使用寿命。
如图5所示，外部电路包括行地址解码器、列地址解码器、读写控制器、输入输出控制器。行地址解码器：用于把收到的地址变成字线的选择。列地址解码器：用于把收到的地址变成位线的选择。读写控制器：用于控制位线上的读(测量)写(加电流)操作。输入输出控制器：用于和外部交换数据。杂交NMOS管与字线连接。读写操作时，在字线上使用杂交NMOS管能承受的更高的电压。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (9)

1.一种MRAM芯片，包括外部电路和由若干个存储单元组成的存储单元阵列，所述存储单元阵列通过字线和位线与所述外部电路连接，其特征在于，每个所述存储单元由磁性隧道结和杂交NMOS管组成，且至少符合下述要求：
所述杂交NMOS管通过以下方式制成：使用1.8V器件的光罩层，形成t＝3.61nm的氧化层，将栅极宽度设计成L＝55nm，按上述设计蚀刻加工，形成杂交NMOS管；
所述杂交NMOS管的栅极宽度是标准NMOS管的栅极宽度的85％～130％。
2.根据权利要求1所述的一种MRAM芯片，其特征在于，所述杂交NMOS管的氧化层厚度大于标准NMOS管的氧化层厚度。
3.根据权利要求2所述的一种MRAM芯片，其特征在于，所述杂交NMOS管的栅极耐压大于标准NMOS管的栅极耐压，所述杂交NMOS管的源极耐压与标准NMOS管的源极耐压相同或接近，所述杂交NMOS管的漏极耐压与标准NMOS管的漏极耐压相同或接近。
4.根据权利要求3所述的一种MRAM芯片，其特征在于，所述杂交NMOS管的栅极耐压为1.8V～3.3V。
5.根据权利要求1所述的一种MRAM芯片，其特征在于，所述杂交NMOS管的源极和漏极由标准N+掺杂工艺制得。
6.根据权利要求1所述的一种MRAM芯片，其特征在于，所述杂交NMOS管的源极尺寸与标准NMOS管的源极尺寸相同，所述杂交NMOS管的漏极尺寸与标准NMOS管的漏极尺寸相同。
7.根据权利要求1所述的一种MRAM芯片，其特征在于，所述杂交NMOS管的各个触点由标准工艺制得。
8.根据权利要求1所述的一种MRAM芯片，其特征在于，所述杂交NMOS管与所述字线连接。
9.根据权利要求1所述的一种MRAM芯片，其特征在于，所述外部电路包括：行地址解码器、列地址解码器、读写控制器、输入输出控制器。
CN201711163944.0A 2017-11-21 2017-11-21 一种使用杂交mos管的mram芯片 Active CN107845398B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711163944.0A CN107845398B (zh) 2017-11-21 2017-11-21 一种使用杂交mos管的mram芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711163944.0A CN107845398B (zh) 2017-11-21 2017-11-21 一种使用杂交mos管的mram芯片

Publications (2)

Publication Number Publication Date
CN107845398A CN107845398A (zh) 2018-03-27
CN107845398B true CN107845398B (zh) 2021-06-29

Family

ID=61679746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711163944.0A Active CN107845398B (zh) 2017-11-21 2017-11-21 一种使用杂交mos管的mram芯片

Country Status (1)

Country Link
CN (1) CN107845398B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994137A (zh) * 2019-03-20 2019-07-09 浙江大学 一种单管单阻随机存储器阵列的快速写入方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385905A (zh) * 2001-03-28 2002-12-18 海力士半导体有限公司 具有垂直结构晶体管的磁性随机存取存储器及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7835173B2 (en) * 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
US8223534B2 (en) * 2009-04-03 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Raising programming currents of magnetic tunnel junctions using word line overdrive and high-k metal gate
JP5542550B2 (ja) * 2010-07-08 2014-07-09 株式会社東芝 抵抗変化メモリ
TWI550621B (zh) * 2013-09-21 2016-09-21 上峰科技股份有限公司 單次可編程記憶體、電子系統、操作單次可編程記憶體方法及編程單次可編程記憶體方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385905A (zh) * 2001-03-28 2002-12-18 海力士半导体有限公司 具有垂直结构晶体管的磁性随机存取存储器及其制造方法

Also Published As

Publication number Publication date
CN107845398A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
US10748913B2 (en) SRAM cell with T-shaped contact
US20140063933A1 (en) Asymmetric write scheme for magnetic bit cell elements
TWI720641B (zh) 記憶體裝置及讀取記憶體裝置的方法
JP6230224B2 (ja) 半導体メモリ装置
US8059480B2 (en) Semiconductor memory device
US10050044B2 (en) Static random-access memory device
CN111489777A (zh) 磁性存储器结构、阵列、读写控制方法及制备方法
US10373663B2 (en) Non-volatile memory circuit
CN107017873A (zh) 数字电路结构
CN109859784A (zh) 一种mram芯片的阵列结构
CN107845398B (zh) 一种使用杂交mos管的mram芯片
CN109817253B (zh) 一种控制体电位的mram芯片
JP5331204B2 (ja) ラッチ回路の電圧特性調整方法および半導体装置の電圧特性調整方法並びにラッチ回路の電圧特性調整器
CN113744776B (zh) 存储器电路及其数据写入和读取方法、存储器、电子设备
US9397106B2 (en) Method for producing MROM memory based on OTP memory
CN102148057A (zh) Sram单元、sram存储器
TWI717033B (zh) 具有電荷儲存式電晶體的記憶體單元及其操作方法
US20240237328A9 (en) Memory circuit, dynamic random access memory and operation method thereof
CN108735742B (zh) 一种高密度随机存储器制造方法
CN108735738B (zh) 一种特殊栅极的随机存储器架构
CN108735772B (zh) 一种共享型的高密度随机存储器架构
Zhu et al. ReadMagin Enhanced PCSA for AOSFET 2TOC Gain Cell Memory
CN116312684A (zh) Dram存储单元、多位存储方法、电子设备
TW202418280A (zh) 隨機存取記憶體
JP2018018844A (ja) 磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant