CN108735772B - 一种共享型的高密度随机存储器架构 - Google Patents

一种共享型的高密度随机存储器架构 Download PDF

Info

Publication number
CN108735772B
CN108735772B CN201710244625.6A CN201710244625A CN108735772B CN 108735772 B CN108735772 B CN 108735772B CN 201710244625 A CN201710244625 A CN 201710244625A CN 108735772 B CN108735772 B CN 108735772B
Authority
CN
China
Prior art keywords
region
random access
type
access memory
tandem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710244625.6A
Other languages
English (en)
Other versions
CN108735772A (zh
Inventor
肖荣福
郭一民
陈峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201710244625.6A priority Critical patent/CN108735772B/zh
Publication of CN108735772A publication Critical patent/CN108735772A/zh
Application granted granted Critical
Publication of CN108735772B publication Critical patent/CN108735772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种由共享型CMOS场效应三极管制作的高密度随机存储器架构，包括：由第一区域、第二区域、第三区域、第四区域和第五区域依次排布形成的串联式半导体薄膜，其中，第一区域、第三区域和第五区域具有第一掺杂类型，第二区域和第四区域具有第二掺杂类型；在串联式半导体薄膜的第一区域上方形成有第一漏极，在串联式半导体薄膜的第三区域上方形成有源极，而且在串联式半导体薄膜的第五区域上方形成有第二漏极；在串联式半导体薄膜的第二区域下方形成有第一栅极，在串联式半导体薄膜的第四区域下方形成有第二栅极；而且在串联式半导体薄膜与第一栅极和第二栅极之间形成有氧化物绝缘层。

Description

一种共享型的高密度随机存储器架构
技术领域
本发明涉及半导体技术领域，尤其涉及一种共享型的高密度随机存储器架构。
背景技术
随着大数据时代的来临，数据存储器的需求迎来了爆发式增长。在中国，高速发展的半导体产业对存储器的对外依赖，已经严重影响国家高科技的发展。中国各级政府最近在存储器领域数项千亿级的投资，已经拉开了攻克存储器伟大战役的号角。
DRAM(Dynamic Random Access Memory)也称动态随机存取存储器，是最为常见的系统内存，具有高速度(读写速度小于50ns)，大容量(大于1GB)的特性。DRAM 的内部结构可以说是电子芯片中最简单的，是由许多重复的“单元(cell)”组成。而且，如图1所示，每一个单元由一个电容C0和一个晶体管T0(一般是p沟道 MOSFET)构成(即，1T1C)，其中晶体管T0的栅极和漏极分别连字线WL0和位线 BL0；其中的电容可储存1位(bit)数据量，充放电后电荷的多少(电势高低)分别对应二进制数据0和1。由于电容会有漏电现象，因此过一段时间之后电荷会丢失，导致电势不足而丢失数据，因此必须经常进行充电保持电势，这个充电的动作叫做刷新，因此动态存储器具有刷新特性，这个刷新的操作一直要持续到数据改变或者断电。
除了DRAM以外，近年来出现了几种新型的随机存取存储器，如下述表1所示：
参数/种类 DRAM RRAM PCRAM pSTT‐MRAM
容量 8Gb 128Gb 1Gb 32Gb
读取时间 30ns 40ns 50ns 1‐10ns
写入时间/消除时间 15ns 50ns 50ns 1‐10ns
记忆力 0 >10年 >10年 >20年
元件尺寸(F2) 8 6 6 6
表1
具体地说，提出了将记忆电容用一个可变电阻替代的RRAM，通过控制材料相变的PRAM，特别是采用磁性隧道结(MTJ)的磁性随机存储器(MRAM)。近年来，MRAM 被人们认为是未来理想的通用固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其读写中有磁性记忆层它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。
上述各种随机存取存储器(DRAM,RRAM,PRAM,MRAM)的制作过程中，进一步缩小存储器尺寸的关键之一是CMOS场效应三极管(FET)的小型化。对于FET，它的电流曲线与漏-源之间的沟槽(即栅下面的尺寸)成反比，要得到一个较大的电流(例如在MRAM的情况)，沟槽长度需要进一步缩短。而一般常规的的FET结构，漏-源- 栅是并排放置在n+/p/n+串联半导体薄膜的同一侧，其尺寸是不可能任意缩小的。所以需要寻找新的FET的结构部局，以达到缩小整个记忆芯片尺寸的目的。
发明内容
有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种通用随机存储器(RAM)的CMOS场效应三极管(FET)的小型化新型架构，特别是通过使用磁性隧道结(MTJ)替代DRAM中的记忆电容，制作一种高速度、大容量、非忆失型的新型磁性随机存储器MRAM。
为实现上述目的，本发明提供了一种共享型的高密度随机存储器架构，包括：由第一区域、第二区域、第三区域、第四区域和第五区域依次排布形成的串联式半导体薄膜，其中，第一区域、第三区域和第五区域具有第一掺杂类型，第二区域和第四区域具有第二掺杂类型；在串联式半导体薄膜的第一区域上方形成有第一漏极，在串联式半导体薄膜的第三区域上方形成有源极，而且在串联式半导体薄膜的第五区域上方形成有第二漏极；在串联式半导体薄膜的第二区域下方形成有第一栅极，在串联式半导体薄膜的第四区域下方形成有第二栅极；而且在串联式半导体薄膜与第一栅极和第二栅极之间形成有氧化物绝缘层。
优选地，第一掺杂类型为n+型掺杂类型，第二掺杂类型为p型掺杂类型。
优选地，第一掺杂类型为p+型掺杂类型，第二掺杂类型为n型掺杂类型。
优选地，第一区域、第三区域和第五区域的类型和掺杂浓度相等。
优选地，第二区域和第四区域的类型和掺杂浓度相等。
优选地，第二区域和第四区域的类型与第一区域和第三区域和第五区域相反，且掺杂浓度小于第一区域、第三区域和第五区域的掺杂浓度。
优选地，第一漏极和源极之间由第一氧化物隔离区域隔开。
优选地，第二漏极和源极之间由第二氧化物隔离区域隔开。
并且，栅极底部均用氧化物绝缘层将其与衬底隔开。
优选地，所述第一栅极连接随机存储器的第一字线，所述第二栅极连接随机存储器的第二字线，所述第一漏极通过一个记忆单元M与连接随机存储器的第一位线，所述第二漏极通过另一个记忆单元M与连接随机存储器的第二位线，所述源极连接随机存储器的源线。
优选地，所述共享型的高密度随机存储器架构具有常闭式电路控制功能。
由此，本发明提供了一种通用随机存储器(RAM)的CMOS场效应三极管(FET) 的小型化新型架构，具体方法是将门栅极从与漏源并排的方式移到n+/p/n+极的另一侧，然后通过将相邻记忆器配对共享一路源极来缩小FET对的尺寸，通过使用磁性隧道结(MTJ)替代DRAM中的记忆电容，制作一种高速度、大容量、非忆失型的新型磁性随机存储器MRAM。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1是根据现有技术的1T1C DRAM的一般电路示意图。
图2是根据本发明优选实施例的共享型的高密度随机存储器架构的截面结构示意图。
图3是根据本发明优选实施例的共享型的高密度随机存储器架构的电路连接图。
图4是根据本发明优选实施例的共享型的高密度随机存储器架构读写过程中的电路开关状态。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
图2是根据本发明优选实施例的共享型的高密度随机存储器架构的截面结构示意图。
如图2所示，根据本发明优选实施例的共享型的高密度随机存储器架构包括：由第一区域10、第二区域20、第三区域30、第四区域40和第五区域50依次排布形成的串联式半导体薄膜，其中，第一区域10、第三区域30和第五区域50具有第一掺杂类型，第二区域20和第四区域40具有第二掺杂类型。
优选地，第一区域10、第三区域30和第五区域50的掺杂浓度相等。优选地，第二区域20和第四区域40的类型和掺杂浓度相等。
而且，优选地，第二区域20和第四区域40的第二区域和第四区域的类型与第一区域和第三区域和第五区域相反，且掺杂浓度小于第一区域10、第三区域30和第五区域50的掺杂浓度。
例如，第一掺杂类型为n+型掺杂类型，第二掺杂类型为p型掺杂类型。或者，第一掺杂类型为p+型掺杂类型，第二掺杂类型为n型掺杂类型。
在串联式半导体薄膜的第一区域10上方形成有第一漏极D1，在串联式半导体薄膜的第三区域30上方形成有源极S1，而且在串联式半导体薄膜的第五区域50 上方形成有第二漏极D2；在串联式半导体薄膜的第二区域20下方形成有第一栅极 G1，在串联式半导体薄膜的第四区域40下方形成有第二栅极G2；而且在串联式半导体薄膜与第一栅极G1和第二栅极G2之间形成有氧化物绝缘层ILD1。
例如，第一漏极D1和源极S1之间由第一氧化物隔离区域60隔开，第二栅极 G2和源极S1之间由第二氧化物隔离区域70隔开。并且，栅极底部均用氧化物绝缘层将其与衬底隔开。
其中，所述第一栅极G1连接随机存储器的第一字线WL1，所述第二栅极G2连接随机存储器的第二字线WL2，所述第一漏极D1连接随机存储器的第一位线BL1，所述第二漏极D2连接随机存储器的第二位线BL2，所述源极S1连接随机存储器的源线SL1。
更具体地说，图3是根据本发明优选实施例的共享型的高密度随机存储器架构的电路连接图，优选使用常闭式(normally off)FET(D-S之间的连线用虚线表示以别于用实线连接的如图1所示的常开式FET)。其中两个漏极分别与每个存储器单元相连接，然后再与位线线相连接。源极可以相互连接，一种选择是将源极接地。所述的一对栅极分别与随机存储器的记忆单元M与两个字线相连接，作为相互独立的FET的控制闸。
图4是根据本发明优选实施例的共享型的高密度随机存储器架构读写过程中的电路开关状态。如图3的两个存储器写操作的两个写周期W1和W0所示，当其中与记忆单元对应的栅极开启后(加一个电压VG1S在第一栅极和源极之间)，导通对应的第一栅极至源极(加一个电压VD1S在第一栅极至源极之间),写电流流经第一个记忆单元，在第一个记忆单元上写入1或0信号。同样如果开启第二栅极后(加一个电压在第一栅极上VG1S)，导通对应的第二栅极至源极(加一个电压VD2S在第二栅极至源极之间),写电流第二个流经记忆单元，在第二个记忆单元上就可以写入1 或0信号。至于读操作，如图3的存储器读取操作周期R0所示，当对应的栅极开启后，对应的漏源导通，只需加一个较小的读电流即可读去记忆单元的记忆态,通常使用一个较小的栅极电压VGS来实现读取操作(图4中RO所指)。
对于不同类型的随机存储器，例如RRAM和PRAM,写电流可以是同一方向，大小不同的值，以便能产生两个不同的电阻太或者晶相态，达到记忆的目的；又例如 pSTT-MRAM，就需要使用两个方向相反的电流，通过自旋动量转移矩，获得两个激化方向相反的磁取向作为两个不同的记忆态。
作为优先，根据本发明优选实施例的共享型的高密度随机存储器架构具有常闭式(normally-off)电路控制功能。
在上述n+/p/n+中，与漏源极接着的是重掺杂的n+型半导体材料，在栅极和 ILD1上方的是p掺杂的半导体材料。当然CMOS场效应三极管(FET)也可以做成 p+/n/p+型的，与漏源极接着就应换成p+型半导体材料，而与栅极极接着的就是n 掺杂的半导体材料。为了提高CMOS场效应三极管(FET)的电子(空隙)输运性能，除了Si,Ge,以外，也可以用具有更高电子输运性能的III-V(例如GaAs,InP, GaN,…)或II-VI(例如,CdS,ZnS,CdTe,…)半导体基底材料。
上述CMOS场效应三极管(FET)结构是一种通用随机存储器控制器。如果用电容作为记忆单元，就得到DRAM；将电容换为一个可变电阻，就得到RRAM；换为一种相变材料，就得到PRAM；通过使用磁性隧道结(MTJ)替代DRAM中的记忆电容，就可以制作一种高速度、大容量、非忆失型的新型磁性随机存储器MRAM(我们又把它叫mDRAM)，特别是使用垂直型磁电阻材料，就可以做成所谓的pSTT-MRAM芯片。
由此，本发明涉及一种通用随机存储器(RAM)的CMOS场效应三极管(FET) 的小型化新型结构，其中将栅极从与漏-源并排的方式移到n+/p/n+极的另一侧，通过一层氧化物绝缘层将其与p半导体层隔离，缩小单个FET的尺寸，然后再配对将FET做成对称式链接，共享源极，从而进一步缩小记忆芯片的尺寸，达到布线最大6F2的密度。这样以来，既解决了存储器尺寸受限于栅极的尺寸，又可以进一步缩短沟道(p型)的尺寸，进而增加FET的输出电流，为记忆单元特别是对MRAM 提供足够的写电流，因为FET中流经漏源的电流与栅极下方沟道的尺寸成反比的关系。由于栅极位置的变化，除了上述小尺寸、大电流输出的优点，本发明的对称式 FET链接还为随机存储器芯片的生产简化了工艺难度，增加了漏源和栅极工艺灵活性和独立性。
综上所述，本发明提供了一种通用随机存储器(RAM)的CMOS场效应三极管 (FET)的小型化新型架构，具体方法是将门栅极从与漏源并排的方式移到n+/p/n+ 极的另一侧，然后通过将相邻记忆器配对共享一路源极来缩小FET对的尺寸，通过使用磁性隧道结(MTJ)替代DRAM中的记忆电容，制作一种高速度、大容量、非忆失型的新型磁性随机存储器MRAM。
上述说明示出并描述了本发明的优选实施例，如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (6)

1.一种由共享型CMOS场效应三极管制作的高密度随机存储器架构，所述共享型的高密度随机存储器架构具有常闭式电路控制功能；其特征在于包括：由第一区域、第二区域、第三区域、第四区域和第五区域依次排布形成的串联式半导体薄膜，其中，第一区域、第三区域和第五区域具有第一掺杂类型，第二区域和第四区域具有第二掺杂类型；在串联式半导体薄膜的第一区域上方形成有第一漏极，在串联式半导体薄膜的第三区域上方形成有源极，而且在串联式半导体薄膜的第五区域上方形成有第二漏极；在串联式半导体薄膜的第二区域下方形成有第一栅极，在串联式半导体薄膜的第四区域下方形成有第二栅极；而且在串联式半导体薄膜与第一栅极和第二栅极之间形成有氧化物绝缘层；相邻的漏极与源极之间由氧化物隔离区域隔开,栅极底部均用氧化物绝缘层将其与衬底隔开；所述第一栅极连接随机存储器的第一字线，所述第二栅极连接随机存储器的第二字线，所述第一漏极连接随机存储器的第一位线，所述第二漏极连接随机存储器的第二位线，所述源极连接随机存储器的源线。
2.如权利要求1所述的由共享型CMOS场效应三极管制作的高密度随机存储器架构，其特征在于，第一掺杂类型为n+型掺杂类型，第二掺杂类型为p型掺杂类型。
3.如权利要求1所述的由共享型CMOS场效应三极管制作的高密度随机存储器架构，其特征在于，第一掺杂类型为p+型掺杂类型，第二掺杂类型为n型掺杂类型。
4.如权利要求1至3之一所述的由共享型CMOS场效应三极管制作的高密度随机存储器架构，其特征在于，第一区域、第三区域和第五区域的类型和掺杂浓度相等。
5.如权利要求1至3之一所述的由共享型CMOS场效应三极管制作的高密度随机存储器架构，其特征在于，第二区域和第四区域的类型和掺杂浓度相等。
6.如权利要求1至3之一所述的由共享型CMOS场效应三极管制作的高密度随机存储器架构，其特征在于，第二区域和第四区域的类型与第一区域和第三区域和第五区域相反，且掺杂浓度小于第一区域、第三区域和第五区域的掺杂浓度。
CN201710244625.6A 2017-04-14 2017-04-14 一种共享型的高密度随机存储器架构 Active CN108735772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710244625.6A CN108735772B (zh) 2017-04-14 2017-04-14 一种共享型的高密度随机存储器架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710244625.6A CN108735772B (zh) 2017-04-14 2017-04-14 一种共享型的高密度随机存储器架构

Publications (2)

Publication Number Publication Date
CN108735772A CN108735772A (zh) 2018-11-02
CN108735772B true CN108735772B (zh) 2020-08-21

Family

ID=63924087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710244625.6A Active CN108735772B (zh) 2017-04-14 2017-04-14 一种共享型的高密度随机存储器架构

Country Status (1)

Country Link
CN (1) CN108735772B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1446378A (zh) * 2000-08-11 2003-10-01 因芬尼昂技术股份公司 存储单元,存储单元装置和制造方法
CN101506966A (zh) * 2006-08-21 2009-08-12 美光科技公司 具有凹陷式栅极的动态随机存取存储器晶体管及其制作方法
US20140001525A1 (en) * 2012-06-28 2014-01-02 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1446378A (zh) * 2000-08-11 2003-10-01 因芬尼昂技术股份公司 存储单元,存储单元装置和制造方法
CN101506966A (zh) * 2006-08-21 2009-08-12 美光科技公司 具有凹陷式栅极的动态随机存取存储器晶体管及其制作方法
US20140001525A1 (en) * 2012-06-28 2014-01-02 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same

Also Published As

Publication number Publication date
CN108735772A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
US10109334B2 (en) Magnetic memory
US9385160B2 (en) Semiconductor storage device
US8089108B2 (en) Double-gated transistor memory
US7936583B2 (en) Variable resistive memory punchthrough access method
US9093140B2 (en) Semiconductor memory device
CN108807413B (zh) 使用垂直型鳍式场效晶体管的超高密度随机存储器架构
Siddiqi Dynamic RAM: technology advancements
US9583166B2 (en) Magnetoresistive random-access memory
KR20180027709A (ko) 반도체 메모리 장치
GB2616375A (en) Two-bit magnetoresistive random-access memory cell
JP2008300863A (ja) 磁気抵抗ラム
Kim et al. Double-gated ferroelectric-gate field-effect-transistor for processing in memory
CN108735743A (zh) 一种超高密度随机存储器制造方法
CN109817253B (zh) 一种控制体电位的mram芯片
CN108735772B (zh) 一种共享型的高密度随机存储器架构
US10283180B2 (en) Nonvolatile resistance changing semiconductor memory using first and second writing operations
CN108735894B (zh) 一种高密度随机存储器架构
WO2022252099A1 (zh) 磁性随机存储器及其控制方法、电子设备
CN108735738B (zh) 一种特殊栅极的随机存储器架构
CN108735742B (zh) 一种高密度随机存储器制造方法
CN108735773A (zh) 一种超高密度随机存储器架构
TW202107463A (zh) 儲存單元陣列
US9646667B2 (en) Semiconductor memory device
JP2004297072A (ja) スピントランジスタ磁性ランダムアクセスメモリデバイス
US20220384523A1 (en) Mram circuit structure and layout structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant