CN108807413B - 使用垂直型鳍式场效晶体管的超高密度随机存储器架构 - Google Patents

使用垂直型鳍式场效晶体管的超高密度随机存储器架构 Download PDF

Info

Publication number
CN108807413B
CN108807413B CN201710302212.9A CN201710302212A CN108807413B CN 108807413 B CN108807413 B CN 108807413B CN 201710302212 A CN201710302212 A CN 201710302212A CN 108807413 B CN108807413 B CN 108807413B
Authority
CN
China
Prior art keywords
semiconductor region
random access
access memory
ultra
high density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710302212.9A
Other languages
English (en)
Other versions
CN108807413A (zh
Inventor
肖荣福
郭一民
陈峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201710302212.9A priority Critical patent/CN108807413B/zh
Publication of CN108807413A publication Critical patent/CN108807413A/zh
Application granted granted Critical
Publication of CN108807413B publication Critical patent/CN108807413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

本发明公开了一种使用垂直型鳍式场效晶体管的超高密度随机存储器架构，包括：以垂直叠加的形式生成的第一半导体区域、第二半导体区域和第三半导体区域；在第三半导体区域正上方邻接地形成有漏极，在第一半导体区域正下方邻接地形成有源极，鳍式栅极以部分地环绕第二半导体区域的方式形成在第二半导体区域周围；其中鳍式栅极与第二半导体区域经由氧化物绝缘物隔开；第一半导体区域和第三半导体区域具有第一掺杂类型，第二半导体区域具有第二掺杂类型。

Description

使用垂直型鳍式场效晶体管的超高密度随机存储器架构
技术领域
本发明涉及存储器领域，尤其涉及一种使用垂直型鳍式场效晶体管的超高密度随机存储器架构。
背景技术
随着大数据时代的来临，数据存储器的需求迎来了爆发式增长。在中国，高速发展的半导体产业对存储器的对外依赖，已经严重影响国家高科技的发展。
DRAM(Dynamic Random Access Memory)也称动态随机存取存储器,是最为常见的系统内存,具有高速度(读写速度:<50ns)，大容量(>1GB)的特性。DRAM的内部结构可以说是电子芯片中最简单的，是由许多重复的“单元”组成，每一个单元由一个电容和一个晶体管(一般是N沟道MOSFET)构成，电容可储存1位(bit)数据量，充放电后电荷的多少(电势高低)分别对应二进制数据0和1。由于电容会有漏电现象，因此过一段时间之后电荷会丢失，导致电势不足而丢失数据，因此必须经常进行充电保持电势，这个充电的动作叫做刷新，因此动态存储器具有刷新特性，这个刷新的操作一直要持续到数据改变或者断电。
除了DRAM以外，近年来出现的几种新型的随机存取存储器，将记忆电容用一个可变电阻替代的RRAM,通过控制材料相变的PRAM,特别是用磁性隧道结(MTJ)的磁性随机存储器(MRAM)。近年来，采用磁性隧道结(MTJ)的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其读写中有磁性记忆层它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。
上述各种随机存取存储器(DRAM、RRAM、PRAM、MRAM)的制作过程中，进一步缩小存储器尺寸的关键之一是CMOS场效应三极管(FET)的小型化。对于FET，它的电流曲线与漏-源(D-S)之间的沟道,即栅(G)极下面的尺寸(LENGTH)成反比，要得到一个较大的电流(例如在MRAM的情况)，沟道长度需要进一步缩短。而一般常规的的FET结构，漏-源-栅(D-G-S)是并排放置在n+/p/n+串联半导体薄膜的同一侧，其尺寸是不可能任意缩小的。所以需要寻找新的FET的结构部局，以达到缩小整个记忆芯片尺寸的目的。
发明内容
有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种通用随机存储器(RAM)的垂直型鳍式场效晶体管(vFinFET)的小型化新型架构，特别是通过使用磁性隧道结(MTJ)替代DRAM中的记忆电容，制作一种高速度、大容量、非忆失型的新型磁性随机存储器MRAM。
为实现上述目的，本发明提供了一种使用垂直型鳍式场效晶体管的超高密度随机存储器架构，包括：以垂直叠加的形式生成的第一半导体区域、第二半导体区域和第三半导体区域；在第三半导体区域正上方邻接地形成有漏极，在第一半导体区域正下方邻接地形成有源极，鳍式栅极以部分地环绕第二半导体区域的方式形成在第二半导体区域周围；其中鳍式栅极与第二半导体区域经由氧化物绝缘物隔开；第一半导体区域和第三半导体区域具有第一掺杂类型，第二半导体区域具有第二掺杂类型。
优选地，第一半导体区域、第二半导体区域、第三半导体区域、漏极和源极为长方体结构，而且鳍式栅极形成在第二半导体区域的三个侧面。
优选地，第一半导体区域、第二半导体区域、第三半导体区域、漏极和源极为半圆柱形结构，而且鳍式栅极形成在第二半导体区域的弧形侧面。
优选地，第一掺杂类型为n+型掺杂类型，第二掺杂类型为p型掺杂类型。
优选地，第一掺杂类型为p+型掺杂类型，第二掺杂类型为n型掺杂类型。
优选地，第一半导体区域和第三半导体区域的掺杂浓度大于第二半导体区域的掺杂浓度。
优选地，所有存储单元的源极通过衬底接地。
优选地，存储单元的源极经由氧化物绝缘层与衬底隔离；而且，各个存储单元的源极经由各自的源线引出。
优选地，各个漏极分别与一个存储器单元相连接，然后再与一条位线相连接。
由此，本发明提供了一种使用垂直型鳍式场效晶体管(vFinFET)的通用随机存储器(RAM)的小型化新型架构，该架构最大限度地缩小随机存储器芯片的MOSFET控制线路的尺寸。通过使用磁性隧道结(MTJ)替代DRAM中的记忆电容，制作一种高速度、大容量、非忆失型的新型磁性随机存储器MRAM。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1是根据本发明第一优选实施例的使用垂直型鳍式场效晶体管的超高密度随机存储器架构的立体结构示意图。
图2是根据本发明第二优选实施例的使用垂直型鳍式场效晶体管的超高密度随机存储器架构的立体结构示意图。
图3是根据本发明优选实施例的使用垂直型鳍式场效晶体管的超高密度随机存储器架构的横截面图。
图4是根据本发明第一优选实施例的使用垂直型鳍式场效晶体管的超高密度随机存储器架构的俯视截面结构示意图。
图5是根据本发明优选实施例的使用垂直型鳍式场效晶体管的超高密度随机存储器架构的另一种横截面图。
图6是与图3相对应的vFinFET的随机存储器电路连接图。
图7是与图5相对应的vFinFET的随机存储器电路连接图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
图1是根据本发明第一优选实施例的使用垂直型鳍式场效晶体管的超高密度随机存储器架构的立体结构示意图。图2是根据本发明第二优选实施例的使用垂直型鳍式场效晶体管的超高密度随机存储器架构的立体结构示意图。图3是根据本发明优选实施例的使用垂直型鳍式场效晶体管的超高密度随机存储器架构的横截面图。图4是根据本发明第一优选实施例的使用垂直型鳍式场效晶体管的超高密度随机存储器架构的俯视截面结构示意图。图5是根据本发明优选实施例的使用垂直型鳍式场效晶体管的超高密度随机存储器架构的另一种横截面图。
如图1至图5所示，根据本发明优选实施例的使用垂直型鳍式场效晶体管的超高密度随机存储器架构包括：以垂直叠加的形式生成的第一半导体区域10、第二半导体区域20和第三半导体区域30；在第三半导体区域30正上方邻接地形成有漏极40，在第一半导体区域10正下方邻接地形成有源极50，鳍式栅极60以部分地环绕第二半导体区域20的方式形成在第二半导体区域20周围；其中鳍式栅极60与第二半导体区域20经由氧化物绝缘物70隔开。
例如，如图1所示，第一半导体区域10、第二半导体区域20、第三半导体区域30、漏极40和源极50为长方体结构，而且鳍式栅极60形成在第二半导体区域20的三个侧面。
例如，如图2所示，第一半导体区域10、第二半导体区域20、第三半导体区域30、漏极40和源极50为半圆柱形结构，而且鳍式栅极60形成在第二半导体区域20的弧形侧面。
其中，第一半导体区域10和第三半导体区域30具有第一掺杂类型，第二半导体区域20具有第二掺杂类型。
例如，第一掺杂类型为n+型掺杂类型，第二掺杂类型为p型掺杂类型。或者，第一掺杂类型为p+型掺杂类型，第二掺杂类型为n型掺杂类型。
而且，优选地，第一半导体区域10和第三半导体区域30的掺杂浓度大于第二半导体区域20的掺杂浓度。
如在图4所示的实施例那样，所有存储单元的源极通过衬底接地。或者，在图5所示的实施例那样，存储单元的源极经由氧化物绝缘层50与衬底隔离；而且进一步地，各个存储单元的源极经由各自的源线引出。
更具体地，发明提出了一种如图1(方柱形)或图2(半圆柱形)所示的垂直型鳍式场效晶体管(vFinFET)，其中把鳍式栅极以垂直方式放置于n+/p/n+周围三面，并用介电质绝缘层将其与中间的p层半导体层隔开，把漏极垂直放置在最上方通过欧姆接触(OHMICCONTACT)与下面的n+型半导体层相连，源极放在最下方过欧姆接触(OHMIC CONTACT)与上面的n+型半导体层相连，从而最大限度的缩小FET的尺寸，达到最大化的布线(4F2)密度。通过将多个vFinFET做在一起，就可以形成vFinFET阵列，为随机存储器芯片，特别是pSTT-MRAM记忆整列提供写，读电流。图3是相邻两个vFinFET组的截面图.在此种vFinFET中，源极直接与下面的硅衬底接着并接地。图4为其俯视图，显示了4(2x2)对vFinFET，其中每个vFinFET之间用氧化物绝缘层(OX)将其与邻近的vFinFET隔离，鳍式栅极从三面将中心的FET包围。图5是图2vFinFET阵列结构的一种变化，其中源极与下面的衬底通过一层氧化物绝缘材料隔离，所有源极分别通过一条源线导出。
本发明通过鳍式栅(G)极来控制中心的FET，有效提高了FET对记忆单元电流的输出的调制，也更便于对FET中漏电流的控制。这样以来，既解决了存储器尺寸受限于栅极的尺寸，又可以进一步缩短p沟道的尺寸L，增加了FET的输出电流，更有效的对漏，电流加以控制，极大的提高了开关比(ION/IOFF)，为记忆单元特别是对MRAM提供足够的写电流。
依据本所述垂直型鳍式场效晶体管(vFinFET)的结构部局，随机存储器记忆单元(M)与vFinFET阵列的线路链接可以用图6和图7来表示，其中图6是图3所示的vFinFET架构的线路链接,其中有四组vFinFET(用F1、F2、F3、F4表示)和四个忆单元(M1、M2、M3、M4)。每个漏极分别单独与一个存储器单元M1、M2、M3、M4相连接，然后再与位线(BL1、BL2)相连接。所有的源极相互连接并接地。栅极分别接字线(WL1、WL2)。图7是图5所示的vFinFET架构的线路链接,其中每个源极分别与自己的一组源线(SL1、SL2)相连导出。
所述垂直型鳍式场效晶体管(vFinFET)的写过程，当一条鳍式栅极开启的时候，vFinFET中从漏线流入的写电流，在记忆单元M写入1或0信号。至于读操作，当对应的鳍式栅极开启后并且使用一个较低的电压VR，对应的漏极-源极导通，只需加一个较小的读电流(小于写电流)即可读出记忆体的记忆状态。鳍式闸极允许在“开启”状态时尽可能增加电流量(以增进效能)，和在“关闭”状态时让电流量趋近于零(减少耗能)，并且可以让晶体管状态之间的转换速度变得更快(同样，可以增加效能)。
对于不同类型的随机存储器，例如RRAM和PRAM,写电流可以是同一方向，但大小不同的电流，以便能产生两个不同的电阻太或者晶相态，达到记忆的目的。
在上诉n+/p/n+中，与漏极、源极接着是重掺杂的n+型半导体材料，与栅极接着的就是p掺杂的半导体材料。当然也可以将其做成p+/n/p+,型的，与漏极、源极接着就应换成p+型半导体材料，而与栅极接着的就是n掺杂的半导体材料。为了提高场效应三极管(vFinFET)的电子(空隙)输运性能，除了Si,Ge,以外，也可以用具有更高电子输运性能的III-V(例如GaAs,InP,GaN,…)或II-VI(例如,CdS,ZnS,CdTe,…)半导体基底材料。
上述垂直型鳍式场效晶体管(vFinFET)结构是一种通用随机存储器控制器。如果用电容作为记忆单元，就是DRAM；将电容换为一个常规电阻，就是RRAM；换为一种相变材料，就是PRAM；通过使用磁性隧道结(MTJ)替代DRAM中的记忆电容，就可以制作一种高速度、大容量、非忆失型的新型磁性随机存储器MRAM，特别是使用垂直型磁电阻材料，就可以做成所谓的pSTT-MRAM芯片。
上述说明示出并描述了本发明的优选实施例，如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (9)

1.一种使用垂直型鳍式场效晶体管的超高密度随机存储器架构，其特征在于包括：以垂直叠加的形式生成的第一半导体区域、第二半导体区域和第三半导体区域；在第三半导体区域正上方邻接地形成有漏极，在第一半导体区域正下方邻接地形成有源极，鳍式栅极以部分地环绕第二半导体区域的方式形成在第二半导体区域周围；其中鳍式栅极与第二半导体区域经由氧化物绝缘物隔开；第一半导体区域和第三半导体区域具有第一掺杂类型，第二半导体区域具有第二掺杂类型。
2.如权利要求1所述的使用垂直型鳍式场效晶体管的超高密度随机存储器架构，其特征在于，第一半导体区域、第二半导体区域、第三半导体区域、漏极和源极为长方体结构，而且鳍式栅极形成在第二半导体区域的三个侧面。
3.如权利要求1所述的使用垂直型鳍式场效晶体管的超高密度随机存储器架构，其特征在于，第一半导体区域、第二半导体区域、第三半导体区域、漏极和源极为半圆柱形结构，而且鳍式栅极形成在第二半导体区域的弧形侧面。
4.如权利要求1至3之一所述的使用垂直型鳍式场效晶体管的超高密度随机存储器架构，其特征在于，第一掺杂类型为n+型掺杂类型，第二掺杂类型为p型掺杂类型。
5.如权利要求1至3之一所述的使用垂直型鳍式场效晶体管的超高密度随机存储器架构，其特征在于，第一掺杂类型为p+型掺杂类型，第二掺杂类型为n型掺杂类型。
6.如权利要求1至3之一所述的使用垂直型鳍式场效晶体管的超高密度随机存储器架构，其特征在于，第一半导体区域和第三半导体区域的掺杂浓度大于第二半导体区域的掺杂浓度。
7.如权利要求1至3之一所述的使用垂直型鳍式场效晶体管的超高密度随机存储器架构，其特征在于，所有存储单元的源极通过衬底接地。
8.如权利要求1至3之一所述的使用垂直型鳍式场效晶体管的超高密度随机存储器架构，其特征在于，存储单元的源极经由氧化物绝缘层与衬底隔离；而且，各个存储单元的源极经由各自的源线引出。
9.如权利要求1至3之一所述的使用垂直型鳍式场效晶体管的超高密度随机存储器架构，其特征在于，各个漏极分别与一个存储器单元相连接，然后再与一条位线相连接。
CN201710302212.9A 2017-05-02 2017-05-02 使用垂直型鳍式场效晶体管的超高密度随机存储器架构 Active CN108807413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710302212.9A CN108807413B (zh) 2017-05-02 2017-05-02 使用垂直型鳍式场效晶体管的超高密度随机存储器架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710302212.9A CN108807413B (zh) 2017-05-02 2017-05-02 使用垂直型鳍式场效晶体管的超高密度随机存储器架构

Publications (2)

Publication Number Publication Date
CN108807413A CN108807413A (zh) 2018-11-13
CN108807413B true CN108807413B (zh) 2020-06-23

Family

ID=64054148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710302212.9A Active CN108807413B (zh) 2017-05-02 2017-05-02 使用垂直型鳍式场效晶体管的超高密度随机存储器架构

Country Status (1)

Country Link
CN (1) CN108807413B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349322A (zh) * 2019-08-06 2021-02-09 上海磁宇信息科技有限公司 磁性随机存储器架构及其制造方法
CN112768486B (zh) * 2019-10-21 2022-11-08 上海磁宇信息科技有限公司 磁性随机存储器架构
WO2023028829A1 (en) * 2021-08-31 2023-03-09 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors and methods for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165459A (zh) * 2011-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其制作方法
CN104134456A (zh) * 2014-06-30 2014-11-05 上海集成电路研发中心有限公司 一种stt-mram存储单元

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140003122A1 (en) * 2011-05-10 2014-01-02 Fudan University Semiconductor memory structure and control method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165459A (zh) * 2011-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其制作方法
CN104134456A (zh) * 2014-06-30 2014-11-05 上海集成电路研发中心有限公司 一种stt-mram存储单元

Also Published As

Publication number Publication date
CN108807413A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
US9385160B2 (en) Semiconductor storage device
US10998339B2 (en) One transistor and ferroelectric FET based memory cell
US9165628B2 (en) Semiconductor memory device
US20200105940A1 (en) Ferroelectric field effect transistors (fefets) having band-engineered interface layer
US10163478B2 (en) Magnetic memory devices having memory cells and reference cells with different configurations
US11387254B2 (en) Memory cell and methods thereof
CN103633108A (zh) 三维层叠存储器件
US20200144293A1 (en) Ferroelectric field effect transistors (fefets) having ambipolar channels
US9583166B2 (en) Magnetoresistive random-access memory
CN108807413B (zh) 使用垂直型鳍式场效晶体管的超高密度随机存储器架构
US20120314494A1 (en) Semiconductor storage device
WO2018236356A1 (en) FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING COMPOUND SEMICONDUCTOR CHANNELS
CN108735743A (zh) 一种超高密度随机存储器制造方法
Tamai et al. Design method of stacked type MRAM with NAND structured cell
US11963463B2 (en) MRAM cell and MRAM
CN108807660A (zh) 使用垂直型环绕式场效晶体管的超高密度随机存储器架构
CN108735894B (zh) 一种高密度随机存储器架构
CN108735772B (zh) 一种共享型的高密度随机存储器架构
CN108735742B (zh) 一种高密度随机存储器制造方法
US9030867B2 (en) Bipolar CMOS select device for resistive sense memory
CN108735738B (zh) 一种特殊栅极的随机存储器架构
US9646667B2 (en) Semiconductor memory device
CN108735773A (zh) 一种超高密度随机存储器架构
US20220384523A1 (en) Mram circuit structure and layout structure
CN108807452A (zh) 一种超高密度随机存储器架构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant