CN109994137A - 一种单管单阻随机存储器阵列的快速写入方法 - Google Patents

一种单管单阻随机存储器阵列的快速写入方法 Download PDF

Info

Publication number
CN109994137A
CN109994137A CN201910214259.9A CN201910214259A CN109994137A CN 109994137 A CN109994137 A CN 109994137A CN 201910214259 A CN201910214259 A CN 201910214259A CN 109994137 A CN109994137 A CN 109994137A
Authority
CN
China
Prior art keywords
applies
write
terminal
drain electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910214259.9A
Other languages
English (en)
Inventor
赵毅
高世凡
于薇
陈冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201910214259.9A priority Critical patent/CN109994137A/zh
Publication of CN109994137A publication Critical patent/CN109994137A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种单管单阻随机存储器阵列的快速写入方法。由于在诸如高性能计算等应用场合中，数据无法被压缩，因此存在写入具有大量冗余度的数据的需求。原有的针对单个器件进行随机访问读写的方式因而效率较低。针对这一特征，本发明使用短接阵列中的端子的方式，按照先写入一个方向的数据，再对另一方向进行写入的方式，可以实现对于写入时间的压缩。特别地，使用阵列的衬底进行这一操作，可以兼容原有阵列架构，无需引入新的互连结构。

Description

一种单管单阻随机存储器阵列的快速写入方法
技术领域
本发明属于存储器领域，尤其涉及一种单管单阻随机存储器阵列的快速写入方法。
背景技术
单管单阻(1T1R)随机存储器属于随机存储器(RAM)，是一种能够在常数时间内读取和写入任意存储位元的存储器。同时，由于使用电阻的阻值来存储信息，单阻单管随机存储器通常是非易失的。尽管随机存储器中任意位元均具有相同读取时间，因而可以做到快速读取，对于某些特殊的数据，逐一进行读取可能不是最佳的方式。举例而言，由于被存储的数据都具有一定的冗余度，在传统的通讯等领域，人们使用特殊的编码来尽可能压缩这一冗余度，也即增大数据的信息熵。然而，由于解码这些数据需要读取并进行计算，压缩在节省信道和存储资源的同时也带来了一定的计算和时间开销。对于高性能的计算过程，比如深度学习网络，大量数据需要实时可获取。因此，在时间与存储资源进行折中时，往往选择保留原属数据格式而允许存在较高的冗余度。对于这一类数据，使用块擦写，并逐一修正错误的位元，可以增大写入的速度。举例而言，NAND闪存由于其不对称的两种写入方式，进行数据擦除时必须按块来进行。
发明内容
本发明的目的在于针对现有技术的不足，提供一种单管单阻随机存储器阵列的快速写入方法。
本发明的目的是通过以下技术方案实现的：一种单管单阻随机存储器阵列的快速写入方法，所述方法包括：
所述存储器阵列是基于单管单阻随机存储器单元的；
所述单管单阻随机存储器单元有四个端子，即源极、漏极、栅极与衬底，源极、漏极和衬底这三种属于导通端子，栅极属于绝缘端子；
三种导通端子中选择一种作为全局端子，将阵列的所有全局端子短接在一起；
所述全局端子之外的两种导通端子分别记为局域端子α、局域端子β；
在所述全局端子上施加电压A，在所述局域端子α、局域端子β上分别施加电压B、电压C，在所述绝缘端子上施加电压D，以实现存储器的写入；
所述单管单阻随机存储器有两个写入方向，任意地记为方向甲与方向乙；
选择所述写入方向中的一个进行全局写入，另一个作为局域写入。
进一步地，当所述全局端子为所述源极，或者所述漏极时，使用互连的方式实现所述短接。
进一步地，当所述全局端子为所述衬底时，可以在传统单管单阻随机存储器阵列架构的基础上实现快速写入。
进一步地，所述单管单阻随机存储器中的电阻存储位元为磁隧穿结。
进一步地，所述全局端子为所述源极或者所述漏极，且所述全局写入方向为反平行态到平行态时，通过施加如下电压进行全局写入：漏极施加高电平，栅极施加高电平，源极施加0V，衬底施加0V；通过施加如下电压进行局域写入：漏极施加0V，栅极施加高电平，源极施加高电平，衬底施加0V。
进一步地，所述全局端子为所述源极或者所述漏极，且所述全局写入方向为平行态到反平行态时，通过施加如下电压进行全局写入：漏极施加0V，栅极施加高电平，源极施加高电平，衬底施加0V；通过施加如下电压进行局域写入：漏极施加高电平，栅极施加高电平，源极施加0V，衬底施加0V。
进一步地，所述全局端子为所述衬底，且所述全局写入方向为反平行态到平行态时，通过施加如下电压进行全局写入：漏极施加0V，栅极施加0V，源极施加0V，衬底施加高电平；通过施加如下电压进行局域写入：漏极施加0V，栅极施加高电平，源极施加高电平，衬底施加0V。
进一步地，所述全局端子为所述衬底，且所述全局写入方向为平行态到反平行态时，通过施加如下电压进行全局写入：漏极施加0V，栅极施加0V，源极施加0V，衬底施加负的高电平；通过施加如下电压进行局域写入：漏极施加高电平，栅极施加高电平，源极施加0V，衬底施加0V。
本发明的有益效果是：本发明方法通过改进原有单管单阻随机存储器的架构，能够实现对于数据的块写入，在所需写入数据具有较高冗余度时能够极大地减少写入操作所需时间，同时不影响数据的读取速度。同时，由于不需要引出漏极，可以节省输入输出(I/O)的端口。
附图说明
图1为单管单阻随机存储器中，单个器件的示意图。
图2A为单管单阻随机存储器阵列中，天然存在的衬底(Bulk)短接。
图2B为单管单阻随机存储器阵列中，使用额外的设计短接所有的SL。
具体实施方式
在下面的具体实施方式中，参考形成本发明的一部分的附图，其中通过图解的方式示出可实施本发明的具体实施方式。应理解，在不脱离本发明的范围的情况下，可利用其它实施方式且可进行结构或逻辑的改变。例如，对于一个实施方式而示出或描述的特征可用于或结合其它实施方式以产生又一实施方式。其目的在于本发明包括这些修改和变化。使用特定的语言(其不应被解释为限制所附权利要求书的范围)描述实施方式。附图未按比例绘制且仅供说明之用。
本发明提出的一种单管单阻随机存储器阵列的快速写入方法，所述方法包括：
所述存储器阵列是基于单管单阻随机存储器单元的；
所述单管单阻随机存储器单元有四个端子，即源极、漏极、栅极与衬底，源极、漏极和衬底这三种属于导通端子，栅极属于绝缘端子；
三种导通端子中选择一种作为全局端子，将阵列的所有全局端子短接在一起；
所述全局端子之外的两种导通端子分别记为局域端子α、局域端子β；
在所述全局端子上施加电压A，在所述局域端子α、局域端子β上分别施加电压B、电压C，在所述绝缘端子上施加电压D，以实现存储器的写入；
所述单管单阻随机存储器有两个写入方向，任意地记为方向甲与方向乙；
选择所述写入方向中的一个进行全局写入，另一个作为局域写入。
进一步地，当所述全局端子为所述源极，或者所述漏极时，使用互连的方式实现所述短接；当所述全局端子为所述衬底时，可以在传统单管单阻随机存储器阵列架构的基础上实现快速写入。
所述单管单阻随机存储器中的电阻存储位元为磁隧穿结时，可采用以下实现方式：
所述全局端子为所述源极或者所述漏极，且所述全局写入方向为反平行态到平行态时，通过施加如下电压进行全局写入：漏极施加高电平，栅极施加高电平，源极施加0V，衬底施加0V；通过施加如下电压进行局域写入：漏极施加0V，栅极施加高电平，源极施加高电平，衬底施加0V。
所述全局端子为所述源极或者所述漏极，且所述全局写入方向为平行态到反平行态时，通过施加如下电压进行全局写入：漏极施加0V，栅极施加高电平，源极施加高电平，衬底施加0V；通过施加如下电压进行局域写入：漏极施加高电平，栅极施加高电平，源极施加0V，衬底施加0V。
所述全局端子为所述衬底，且所述全局写入方向为反平行态到平行态时，通过施加如下电压进行全局写入：漏极施加0V，栅极施加0V，源极施加0V，衬底施加高电平；通过施加如下电压进行局域写入：漏极施加0V，栅极施加高电平，源极施加高电平，衬底施加0V。
所述全局端子为所述衬底，且所述全局写入方向为平行态到反平行态时，通过施加如下电压进行全局写入：漏极施加0V，栅极施加0V，源极施加0V，衬底施加负的高电平；通过施加如下电压进行局域写入：漏极施加高电平，栅极施加高电平，源极施加0V，衬底施加0V。
在以下实施方式中，使用的单管单阻随机存储器为磁随机存储器(STT-MRAM)，即所指的电阻为磁隧穿结(MTJ)。
所有的源极被短接在一起，并与电路的地(Ground)相连，即不做引出，如图2B所示。
按如下记号描述源极，漏极，栅极与衬底的电压：
{V1,V2,V3,V4}表示在保持源极电压为V1，保持漏极电压为V2，保持栅极电压为V3，以及保持衬底电压为V4。其中”…”表示电压可以是任意值。由于源极按照前述为短接到地，源极电压默认是0V。将数字电路中的高电平记为V0，其中V0大于0。
约定器件的结构设计为，电子从BL流入MTJ时MTJ将会形成反平行态(即高阻态)，从BL流出MTJ时MTJ将会形成平行态(即低阻态)。晶体管为NMOSFET。
当需要将器件写入到高阻态时，设置电压为{0，0，…，V0}；
当需要将器件写入到低阻态时，设置电压为{0,0,…,-V0}；
当需要读取器件阻态时，设置电压为{0，50mV，V0，0}。

Claims (8)

1.一种单管单阻随机存储器阵列的快速写入方法，其特征在于，所述方法包括：
所述存储器阵列是基于单管单阻随机存储器单元的；
所述单管单阻随机存储器单元有四个端子，即源极、漏极、栅极与衬底，源极、漏极和衬底这三种属于导通端子，栅极属于绝缘端子；
三种导通端子中选择一种作为全局端子，将阵列的所有全局端子短接在一起；
所述全局端子之外的两种导通端子分别记为局域端子α、局域端子β；
在所述全局端子上施加电压A，在所述局域端子α、局域端子β上分别施加电压B、电压C，在所述绝缘端子上施加电压D，以实现存储器的写入；
所述单管单阻随机存储器有两个写入方向，任意地记为方向甲与方向乙；
选择所述写入方向中的一个进行全局写入，另一个作为局域写入。
2.根据权利要求1所述的方法，当所述全局端子为所述源极，或者所述漏极时，使用互连的方式实现所述短接。
3.根据权利要求3所述的方法，当所述全局端子为所述衬底时，可以在传统单管单阻随机存储器阵列架构的基础上实现快速写入。
4.根据权利要求1所述的方法，所述单管单阻随机存储器中的电阻存储位元为磁隧穿结。
5.根据权利要求4所述的方法，所述全局端子为所述源极或者所述漏极，且所述全局写入方向为反平行态到平行态时，通过施加如下电压进行全局写入：漏极施加高电平，栅极施加高电平，源极施加0V，衬底施加0V；通过施加如下电压进行局域写入：漏极施加0V，栅极施加高电平，源极施加高电平，衬底施加0V。
6.根据权利要求4所述的方法，所述全局端子为所述源极或者所述漏极，且所述全局写入方向为平行态到反平行态时，通过施加如下电压进行全局写入：漏极施加0V，栅极施加高电平，源极施加高电平，衬底施加0V；通过施加如下电压进行局域写入：漏极施加高电平，栅极施加高电平，源极施加0V，衬底施加0V。
7.根据权利要求4所述的方法，所述全局端子为所述衬底，且所述全局写入方向为反平行态到平行态时，通过施加如下电压进行全局写入：漏极施加0V，栅极施加0V，源极施加0V，衬底施加高电平；通过施加如下电压进行局域写入：漏极施加0V，栅极施加高电平，源极施加高电平，衬底施加0V。
8.根据权利要求4所述的方法，所述全局端子为所述衬底，且所述全局写入方向为平行态到反平行态时，通过施加如下电压进行全局写入：漏极施加0V，栅极施加0V，源极施加0V，衬底施加负的高电平；通过施加如下电压进行局域写入：漏极施加高电平，栅极施加高电平，源极施加0V，衬底施加0V。
CN201910214259.9A 2019-03-20 2019-03-20 一种单管单阻随机存储器阵列的快速写入方法 Pending CN109994137A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910214259.9A CN109994137A (zh) 2019-03-20 2019-03-20 一种单管单阻随机存储器阵列的快速写入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910214259.9A CN109994137A (zh) 2019-03-20 2019-03-20 一种单管单阻随机存储器阵列的快速写入方法

Publications (1)

Publication Number Publication Date
CN109994137A true CN109994137A (zh) 2019-07-09

Family

ID=67129696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910214259.9A Pending CN109994137A (zh) 2019-03-20 2019-03-20 一种单管单阻随机存储器阵列的快速写入方法

Country Status (1)

Country Link
CN (1) CN109994137A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505054A (zh) * 2002-12-05 2004-06-16 夏普株式会社 半导体存储装置及存储单元阵列的擦除方法
CN101546602A (zh) * 2008-03-27 2009-09-30 三星电子株式会社 使用可变电阻元件的非易失性存储器设备
CN101867015A (zh) * 2009-04-16 2010-10-20 台湾积体电路制造股份有限公司 通过施加p-衬底偏压和调节阈值电压提高磁性隧道结的编程电流
CN102376739A (zh) * 2010-08-20 2012-03-14 庄建祥 电子系统、存储器及其提供方法
CN103594107A (zh) * 2012-08-17 2014-02-19 三星电子株式会社 磁阻存储设备的架构
US9583168B1 (en) * 2015-12-30 2017-02-28 Globalfoundries Singapore Pte. Ltd. Drive current enhancement for integrated circuit memory structures
US9607675B1 (en) * 2016-06-07 2017-03-28 Lyontek Inc. Read/write control device of resistive type memory
US9734882B2 (en) * 2015-02-02 2017-08-15 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with high write current and read stability
CN107845398A (zh) * 2017-11-21 2018-03-27 上海磁宇信息科技有限公司 一种使用杂交mos管的mram芯片

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505054A (zh) * 2002-12-05 2004-06-16 夏普株式会社 半导体存储装置及存储单元阵列的擦除方法
CN101546602A (zh) * 2008-03-27 2009-09-30 三星电子株式会社 使用可变电阻元件的非易失性存储器设备
CN101867015A (zh) * 2009-04-16 2010-10-20 台湾积体电路制造股份有限公司 通过施加p-衬底偏压和调节阈值电压提高磁性隧道结的编程电流
CN102376739A (zh) * 2010-08-20 2012-03-14 庄建祥 电子系统、存储器及其提供方法
CN103594107A (zh) * 2012-08-17 2014-02-19 三星电子株式会社 磁阻存储设备的架构
US9734882B2 (en) * 2015-02-02 2017-08-15 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with high write current and read stability
US9583168B1 (en) * 2015-12-30 2017-02-28 Globalfoundries Singapore Pte. Ltd. Drive current enhancement for integrated circuit memory structures
US9607675B1 (en) * 2016-06-07 2017-03-28 Lyontek Inc. Read/write control device of resistive type memory
CN107845398A (zh) * 2017-11-21 2018-03-27 上海磁宇信息科技有限公司 一种使用杂交mos管的mram芯片

Similar Documents

Publication Publication Date Title
Chen et al. Efficient in-memory computing architecture based on crossbar arrays
CN104124960B (zh) 一种非易失性布尔逻辑运算电路及其操作方法
CN103019970B (zh) 存储装置及其控制方法
CN103928050B (zh) 存储单元和具有存储单元的存储设备
CN106683701B (zh) 存储器管理方法、存储器储存装置及存储器控制电路单元
US11171650B2 (en) Reversible logic circuit and operation method thereof
CN105097022B (zh) 非挥发性记忆单元以及非挥发性记忆装置
CN110007895A (zh) 一种模拟乘法电路、模拟乘法方法及其应用
CN110007852A (zh) 基于逻辑区域的流分类
CN109256160A (zh) 一种自旋轨道矩磁存储器读取方法
CN101986389B (zh) 闪存单元、闪存装置及其编程方法
CN110383461A (zh) 磁存储器、磁存储器记录方法以及磁存储器读取方法
KR101323767B1 (ko) 플럭스 프로그래밍된 멀티-비트 자기 메모리
US11309026B2 (en) Convolution operation method based on NOR flash array
CN100527268C (zh) 使用铁磁隧道结器件的磁存储装置
CN204904842U (zh) 一种存储单元及包括该存储单元的nor闪存存储器
US20190044819A1 (en) Technology to achieve fault tolerance for layered and distributed storage services
US20130182498A1 (en) Magnetic memory device and data writing method for magnetic memory device
CN109994137A (zh) 一种单管单阻随机存储器阵列的快速写入方法
CN111240578B (zh) 一种多比特存储装置以及电子设备
CN105989352B (zh) 图像识别加速器、终端设备及图像识别方法
US9804799B2 (en) Memory storage device and operating method thereof
CN113450850B (zh) 磁性存储单元、数据写入方法、存储器及设备
CN204331700U (zh) 一种数据存储设备
CN111696600B (zh) 磁性存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190709

RJ01 Rejection of invention patent application after publication