CN204904842U - 一种存储单元及包括该存储单元的nor闪存存储器 - Google Patents

一种存储单元及包括该存储单元的nor闪存存储器 Download PDF

Info

Publication number
CN204904842U
CN204904842U CN201520429623.0U CN201520429623U CN204904842U CN 204904842 U CN204904842 U CN 204904842U CN 201520429623 U CN201520429623 U CN 201520429623U CN 204904842 U CN204904842 U CN 204904842U
Authority
CN
China
Prior art keywords
memory cell
semiconductor
oxide
storage unit
cell array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520429623.0U
Other languages
English (en)
Inventor
陈继兴
陶胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beifei Semiconductor Technology Guangdong Co ltd
Original Assignee
Sichuan Douqi Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Douqi Technology Co Ltd filed Critical Sichuan Douqi Technology Co Ltd
Priority to CN201520429623.0U priority Critical patent/CN204904842U/zh
Application granted granted Critical
Publication of CN204904842U publication Critical patent/CN204904842U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本实用新型涉及集成电路领域,公开了一种存储单元和包括该存储单元的NOR闪存存储器,该存储单元包括存储单元阵列、MOS管M2、MOS管M3、电阻器R0和开关电路,所述电阻器R0一端连接所述存储单元阵列的源端和所述MOS管M3的漏端、另一端连接所述MOS管M2的漏端,所述MOS管M2和所述MOS管M3的源端接地,所述开关电路连接在所述存储单元阵列的源端和字线之间。该存储单元和包括该存储单元的NOR闪存存储器能够避免存储单元阵列的位线电压下降过多,从而提高了其编程效率,增加了编程的可靠性。

Description

一种存储单元及包括该存储单元的NOR闪存存储器
技术领域
本实用新型涉及集成电路领域,具体地,涉及一种存储单元及包括该存储单元的NOR闪存存储器。
背景技术
在现有的NOR(或非)闪存存储器中,其存储单元通常如图1所示,即该存储单元包括存储单元阵列20、N型MOS管M2和M3,其中N型MOS管M2和M3并联后与存储单元阵列20中的N型浮栅MOS管的源端连接。这种结构的缺点是:在NOR闪存存储器的编程(即写操作)和过擦除校正(OverEraseCorrection,OEC)操作中,当NOR闪存存储器的电荷泵向存储单元阵列20的浮栅MOS管的漏端(即位线)D0~Dn-1输出电压(该电压值的大小与浮栅MOS管和MOS管M2、M3的特性有关,通常为4V)时,会在那些阈值电压比较低的浮栅MOS管上形成很大的电流,这时由于电荷泵电流负载的有限性,则有可能拉低该浮栅MOS管的漏端电压(即使得相应字线D0~Dn-1处的电压低于4V),这降低了编程和过擦除校正的效率。进一步地,如果浮栅MOS管的漏端电压太低,则甚至有可能使得编程不成功。
实用新型内容
本实用新型的目的是提供一种存储单元及包括该存储单元的NOR闪存存储器,其能够避免存储单元阵列中信息存储管的漏端电压下降过多,从而提高了根据本实用新型的存储单元和包括该存储单元的NOR闪存存储器的编程效率,增加了编程的可靠性。
为了实现上述目的,本实用新型提供一种存储单元,其特征在于,该存储单元包括存储单元阵列、MOS管M2、MOS管M3、电阻器R0和开关电路,所述电阻器R0一端连接所述存储单元阵列的源端和所述MOS管M3的漏端、另一端连接所述MOS管M2的漏端,所述MOS管M2和所述MOS管M3的源端接地,所述开关电路连接在所述存储单元阵列的源端和字线之间。
优选地,所述存储单元阵列包括多个信息存储管且所述信息存储管为浮栅MOS管。
优选地,所述浮栅MOS管、所述MOS管M2和所述MOS管M3均为N型MOS管。
优选地,所述开关电路由N型或P型MOS管构成。
优选地,该存储单元还包括向所述存储单元阵列的字线和位线提供电压的电荷泵电路。
本实用新型还提供一种NOR闪存存储器,其特征在于,该NOR闪存存储器包括上述的存储单元。
通过上述技术方案,由于在存储单元阵列的源端与MOS管M2的漏端之间引入了电阻器R0,所以在进行编程和过擦除校正操作时能够避免存储单元阵列中出现过大的电流,进而能够避免存储单元阵列的位线电压下降过多,从而能够提高根据本实用新型的存储单元和包括该存储单元的NOR闪存存储器的编程效率,增加其编程的可靠性。
本实用新型的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本实用新型的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本实用新型,但并不构成对本实用新型的限制。在附图中:
图1是一种现有存储单元的电路图;
图2是根据本实用新型一种实施方式的存储单元的示例性电路图;
图3是根据本实用新型一种实施方式的存储单元的另一示例性电路图;以及
图4是根据本实用新型一种实施方式的的存储单元的又一示例性电路图。
具体实施方式
以下结合附图对本实用新型的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本实用新型,并不用于限制本实用新型。
如图2所示,根据本实用新型一种实施方式的存储单元包括存储单元阵列20、MOS管M2、MOS管M3、电阻器R0和开关电路10,所述电阻器R0一端连接所述存储单元阵列20的源端和所述MOS管M3的漏端、另一端连接所述MOS管M2的漏端,所述MOS管M2和所述MOS管M3的源端接地,所述开关电路10连接在所述存储单元阵列20的源端S和字线WL0~WLm-1之间。这里,m是正整数,优选是2的倍数。
优选地,开关电路10可以由N型或P型MOS管构成。当然,该开关电路10也可以采用本领域技术人员熟知的其他开关电路,该开关电路10的主要作用是在过擦除校正操作时使得存储单元阵列20的源端S的电压反馈到存储单元阵列20的字线WL0~WLm-1上,从而使得相应的字线WL0~WLm-1与存储单元阵列20的源端S的电压相等。
优选地,所述存储单元阵列20包括多个信息存储管且所述信息存储管为浮栅MOS管。优选地,浮栅MOS管、MOS管M2和MOS管M3均为N型MOS管。
图3示出了另一种示例性的存储单元电路图,在该存储单元电路图中,存储单元阵列20包括n×m个N型浮栅MOS管。当对图3所示的存储单元编程时,在存储单元阵列20的字线WL0~WLm-1上施加例如9V的电压,向存储单元阵列20的位线D0~Dn-1上施加例如4V的电压,向N型MOS管M2的栅极G2上施加使该N型MOS管M2导通的电压VCC,将N型MOS管M3的栅极G3接地,而且开关电路10在编程期间不导通,这样,存储单元阵列20中被编程的浮栅MOS管和N型MOS管M2均导通、N型MOS管M3截止,使得被编程的浮栅MOS管的浮栅上聚集电荷,从而实现对存储单元阵列20的编程(也即写操作)。由于在编程期间,电阻器R0形成了源极负反馈,所以能够避免存储单元阵列20中被编程的浮栅MOS管的漏端上的电压下降过多,从而能够提高根据本实用新型的存储单元的编程效率,增加其编程的可靠性。
在对图3所示的存储单元进行过擦除校正时,开关电路10导通,使得存储单元阵列20中正被过擦除校正的浮栅MOS管的栅极(也即相应的字线WL0~WLm-1)和源端S的电压相等,同时向该正被过擦除校正的浮栅MOS管的漏端(也即相应的位线D0~Dn-1)上施加例如4V的电压,向N型MOS管M2的栅极G2上施加使该N型MOS管M2导通的电压VCC,将N型MOS管M3的栅极G3接地,这样,由于电阻器R0的引入,能够避免存储单元阵列20中正被过擦除校正的浮栅MOS管的漏端电压下降过多,从而能够增加过擦除校正的可靠性。同时,由于正被过擦除校正的浮栅MOS管的栅极和源端因开关电路10的导通而具有相同的电压,所以也提高了过擦除校正的效率。
图4示出了根据本实用新型又一种实施方式的存储单元的示例性电路图。图4所示的存储单元与图2所示的存储单元的区别在于,图4所示的存储单元还包括向存储单元阵列20的字线WL0~WLm-1和位线D0~Dn-1提供电压的电荷泵电路11。该电荷泵电路11的结构可以采用本领域技术人员熟知的任何电荷泵电路结构。而且,由于根据本实用新型的存储单元的结构改进,也会进而降低对电荷泵电路11的负载能力的要求,并降低电荷泵电路11的电路面积。
本实用新型还提供一种NOR闪存存储器,该NOR闪存存储器包括上面描述的任意一种存储单元。
以上结合附图详细描述了本实用新型的优选实施方式,但是,本实用新型并不限于上述实施方式中的具体细节,在本实用新型的技术构思范围内,可以对本实用新型的技术方案进行多种简单变型,这些简单变型均属于本实用新型的保护范围。
此外,本实用新型的各种不同的实施方式之间也可以进行任意组合,只要其不违背本实用新型的思想,其同样应当视为本实用新型所公开的内容。

Claims (6)

1.一种存储单元,其特征在于,该存储单元包括存储单元阵列、MOS管M2、MOS管M3、电阻器R0和开关电路,所述电阻器R0一端连接所述存储单元阵列的源端和所述MOS管M3的漏端、另一端连接所述MOS管M2的漏端,所述MOS管M2和所述MOS管M3的源端接地,所述开关电路连接在所述存储单元阵列的源端和字线之间。
2.根据权利要求1所述的存储单元,其特征在于,所述存储单元阵列包括多个信息存储管且所述信息存储管为浮栅MOS管。
3.根据权利要求2所述的存储单元,其特征在于,所述浮栅MOS管、所述MOS管M2和所述MOS管M3均为N型MOS管。
4.根据权利要求1所述的存储单元,其特征在于,所述开关电路由N型或P型MOS管构成。
5.根据权利要求1至4中任一所述的存储单元,其特征在于,该存储单元还包括向所述存储单元阵列的字线和位线提供电压的电荷泵电路。
6.一种NOR闪存存储器,其特征在于,该NOR闪存存储器包括权利要求1至5中任一权利要求所述的存储单元。
CN201520429623.0U 2015-06-19 2015-06-19 一种存储单元及包括该存储单元的nor闪存存储器 Active CN204904842U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520429623.0U CN204904842U (zh) 2015-06-19 2015-06-19 一种存储单元及包括该存储单元的nor闪存存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520429623.0U CN204904842U (zh) 2015-06-19 2015-06-19 一种存储单元及包括该存储单元的nor闪存存储器

Publications (1)

Publication Number Publication Date
CN204904842U true CN204904842U (zh) 2015-12-23

Family

ID=54927002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520429623.0U Active CN204904842U (zh) 2015-06-19 2015-06-19 一种存储单元及包括该存储单元的nor闪存存储器

Country Status (1)

Country Link
CN (1) CN204904842U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390029A (zh) * 2017-08-10 2019-02-26 北京兆易创新科技股份有限公司 自动修复nor型存储阵列字线故障的方法及装置
CN109842292A (zh) * 2017-11-24 2019-06-04 北京兆易创新科技股份有限公司 一种电荷泵电路及nor flash
CN109842291A (zh) * 2017-11-24 2019-06-04 北京兆易创新科技股份有限公司 一种电荷泵电路及nor flash
CN111223511A (zh) * 2019-12-30 2020-06-02 深圳市芯天下技术有限公司 一种存储器及其存储单元

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390029A (zh) * 2017-08-10 2019-02-26 北京兆易创新科技股份有限公司 自动修复nor型存储阵列字线故障的方法及装置
CN109390029B (zh) * 2017-08-10 2021-07-27 北京兆易创新科技股份有限公司 自动修复nor型存储阵列字线故障的方法及装置
CN109842292A (zh) * 2017-11-24 2019-06-04 北京兆易创新科技股份有限公司 一种电荷泵电路及nor flash
CN109842291A (zh) * 2017-11-24 2019-06-04 北京兆易创新科技股份有限公司 一种电荷泵电路及nor flash
CN109842291B (zh) * 2017-11-24 2020-09-04 北京兆易创新科技股份有限公司 一种电荷泵电路及nor flash
CN111223511A (zh) * 2019-12-30 2020-06-02 深圳市芯天下技术有限公司 一种存储器及其存储单元

Similar Documents

Publication Publication Date Title
CN204904842U (zh) 一种存储单元及包括该存储单元的nor闪存存储器
CN104620322B (zh) 处于邻近数据状态之间的谷值中的存储器单元状态
TW200615949A (en) Variable programming of non-volatile memory
US10418072B2 (en) Memories having select devices between access lines and in memory cells
CN101593557B (zh) 分栅闪存的操作方法
CN204991153U (zh) 存储器单元和非易失性存储器
CN103794252B (zh) 用于读出放大器的低电压电流参考产生器
CN103312158A (zh) 升压电路
CN102270491B (zh) 带源线电压补偿的闪存写入电路
CN105185404B (zh) 电荷转移型灵敏放大器
CN203733475U (zh) 一种具有读取自参考功能的 2-1t1r rram 存储单元
CN104464810A (zh) 存储器及其擦除、编程和读取方法
CN204029386U (zh) 一种动态预充控制电路和闪存存储系统
CN111240578B (zh) 一种多比特存储装置以及电子设备
CN107342290A (zh) 闪存单元、闪存单元的编程方法及闪存单元的擦除方法
CN102237131B (zh) 一种降低存储器读干扰的电路及方法
CN103368425A (zh) 一种同步整流驱动电路
CN205845517U (zh) 存储器和为存储器的选定行单元提供读操作所需电压的电路
CN103928053A (zh) 低功耗单栅非挥发性存储器
CN206931365U (zh) 一种存储器高压防耦合高压泄放电路
CN208938658U (zh) 一种阻型存储器写入验证电路
CN105304137A (zh) 存储器的读取电路、存储装置及存储器的读取方法
CN104751893A (zh) 增强nor型flash可靠性的方法
CN206878694U (zh) 一种基于耦合电感的无损尖峰电压吸收电路
CN106875964B (zh) 具有反馈功能的灵敏放大器钳位电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230508

Address after: Room 717, Building E, No. 98 Xiangxueba Road, Huangpu District, Guangzhou City, Guangdong Province, 510000

Patentee after: Beifei Semiconductor Technology (Guangdong) Co.,Ltd.

Address before: 621000 No. 39, North Section of Sanjiang Avenue, Economic and Technological Development Zone, Mianyang City, Sichuan Province

Patentee before: SICHUAN DOUQI TECHNOLOGY CO.,LTD.

TR01 Transfer of patent right