CN104751893A - 增强nor型flash可靠性的方法 - Google Patents
增强nor型flash可靠性的方法 Download PDFInfo
- Publication number
- CN104751893A CN104751893A CN201310745626.0A CN201310745626A CN104751893A CN 104751893 A CN104751893 A CN 104751893A CN 201310745626 A CN201310745626 A CN 201310745626A CN 104751893 A CN104751893 A CN 104751893A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- flash
- address information
- data
- reliability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及FLASH技术领域，尤其涉及一种增强NOR型FLASH可靠性的方法；其中所述方法包括：FLASH上电复位过程中，记录FLASH存储阵列中数据为0的存储单元；当所述数据为0存储单元的阈值电压小于预定阈值时，记录所述存储单元的地址信息；在FLASH上电复位过程中，对所述地址信息对应的存储单元进行增强操作；所述增强操作为增强存储单元的阈值电压。本发明技术方案的采用，保证了NOR型FLASH中数据为0存储单元阈值电压的稳定性，进而提高了数据读取的准确性，减少了误读，提升了NOR型FLASH的可靠性。
Description
技术领域
本发明涉及FLASH技术领域，尤其涉及一种增强NOR型FLASH可靠性的方法。
背景技术
可靠性是产品在规定条件下和规定时间内完成规定功能的能力。对于闪存（Flash Memory），简称FLASH，一般而言，数据保持能力、耐久力、抗干扰能力等是评价闪存可靠性的重要参数，其中，数据保持力指的是闪存存储的数据经过一段时间之后没有失真或丢失，仍可以有效读出的能力。
对于FLASH，随着时间的推移，FLASH中存储单元的阈值电压会发生变化。图1示出的现有技术中NOR型FLASH中存储单元的阈值电压变化示意图；参考图1，对于FLASH中存储单元而言，浮栅中存储的电荷量决定了存储单元的阈值电压，而存储单元的阈值电压则决定了存储单元是存储数据0，还是存储数据1。随着时间的推移，外界条件会不断作用于存储阵列中存储单元，致使浮栅中储存的电荷通过存储单元的沟道流失；随着存储单元浮栅中电荷的减少会引起存储单元的阈值电压减小，当存储单元的阈值电压减小到一定值后，就难以判断出存储单元存储的数据是0还是1，从而在读操作中引起数据的误读，使得NOR型FLASH可靠性降低。
发明内容
本发明的目的在于提出一种增强NOR型FLASH可靠性的方法，以使NOR型FLASH在使用过程中，随着使用时间的延长，仍能保持存储数据的可靠性。
本发明实施例提供了一种增强NOR型FALSH可靠性的方法，包括：
FLASH上电复位过程中，记录FLASH存储阵列中数据为0的存储单元；
当所述数据为0存储单元的阈值电压小于预定阈值时，记录所述存储单元的地址信息；
在FLASH上电复位过程中，对所述地址信息对应的存储单元进行增强操作；所述增强操作为增强存储单元的阈值电压。
进一步的，所述的增强NOR型FLASH可靠性的方法，所述记录所述存储单元的地址信息，包括：
记录所述存储单元所在存储块的地址。
进一步的，所述的NOR型FALSH可靠性的方法，所述在FLASH上电复位过程中，对所述地址信息所对应的存储单元进行增强操作，包括：
在FLASH上电复位过程中，依次对地址信息所对应的存储单元进行增强操作。
进一步的，所述的NOR型FLASH可靠性的方法，所述在FLASH上电复位过程中，对所述地址信息所对应的存储单元进行增强操包括：
在FLASH上电复位过程中，依次选中存储阵列中包含地址信息所对应存储单元的存储块；以及
对选中存储块中地址信息对应的存储单元进行增强操作。
进一步的，所述的增强NOR型FLASH可靠性的方法，所述增强操作指在所述地址信息所对应的存储单元的栅极施加第一电压，漏极施加第二电压，源极连接于接地极。
进一步的，所述的增强NOR型FLASH可靠性的方法，所述第一电压为8V至12V和所述第二电压为2V至6V。
本发明实施例提供的增强NOR型FLASH可靠性的方法，在NOR型FLASH每次上电复位过程中，对FLASH存储阵列中数据为0的存储单元中小于预定阈值的存储单元进行增强操作，提升相应存储单元的阈值电压。以此，本发明实施例提供的增强NOR型FLASH可靠性的方法，在FLASH使用过程中，每次上电复位过程中，通过提升数据为0的阈值电压小于预定阈值的存储单元的阈值电压，以此保证了存储阵列中存储数据为0的存储单元阈值电压的稳定性，提高了FLASH存储数据的稳定性，进而提高了FLASH中数据为0存储单元的数据的准确性，提升了FLASH的可靠性。
并且，本发明实施例提供的增强NOR型FLASH可靠性的方法，在上电复位过程中进行增强操作，不会增加FLASH的读取、编程或者擦除时间。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，并不构成对本发明的限定。在附图中：
图1示出的是现有技术中NOR型FLASH存储单元阈值电压变化示意图；
图2示出的是本发明实施例一中增强NOR型FLASH可靠性方法流程示意图；
图2a示出的是本发明实施例一中存储单元增强电荷结构示意图；
图3示出的是本发明实施例二中增强NOR型FLASH可靠性方法流程示意图。
具体实施方式
下面结合附图及具体实施例对本发明进行更加详细与完整的说明。可以理解的是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
NOR型FLASH由存储单元（cell）组成。通常情况下，一个存储单元包括源极（source，S），漏极（drain，D），控制栅极（controlling gate，CG），以及浮动栅极（floating gate，FG），控制栅极可用于接参考电压VG。若漏极接参考电压VD，控制栅极CG施加电压VG以及源极S连接于接地极后，存储单元实现沟道热电子注入方式的编程操作。擦除则可以在衬底施加一正电压，控制栅极CG施加负电压，进而利用浮动栅极FG与沟道之间的隧穿效应，把注入浮动栅极FG的电子吸引到沟道。存储单元cell数据是0或1取决与浮动栅极FG中是否有电子。如浮动栅极FG有电子，需要高的控制栅极电压才能使界面处感应出导电沟道，使MOS管导通，表示存入0。若浮动栅极FG中无电子，则较低的控制栅极电压就能使界面处感应出导电沟道，使MOS管导通，即表示存入1。
图2示出的是本发明实施例一中增强NOR型FLASH可靠性方法流程示意图；参考图2，本实施例中增强NOR型FLASH可靠性的方法，包括：
步骤201、FLASH上电复位过程中，记录FLASH存储阵列中数据为0的存储单元。
为了减少对FLASH擦除、编程或读取过程中的影响，本实施例中采用在FLASH上电复位过程中，记录FALSH存储阵列中数据为0的存储单元。
本实施例中，在NOR型FLASH存储阵列的位线施加电压，电压产生存储单元的读取电流，通过将读取电流和参考存储单元的读取电流进行比较，当存储单元的读取电流小于或等于参考存储单元的读取电流时，则确定此存储单元为数据0的存储单元。通过上述确定存储阵列中数据为0的存储单元，并记录数据为0的存储单元。
步骤202、当数据为0存储单元的阈值电压小于预定阈值时，记录存储单元的地址信息。
对于存储单元，浮栅中的电荷量反映存储单元阈值电压的大小。
选定一参考存储单元，并预先设定预定阈值；其中，预定阈值的设定指当数据为0的存储单元的阈值高于预定阈值时，则此数据为0的存储单元随着浮栅中电荷的流失等原因还不会影响对其的正确读取；当数据为0的存储单元的阈值低于预定阈值时，则此数据为0的存储单元随着浮栅中电荷的流失等原因很快就会影响对其的正确读取，或者已经影响对数据为0存储单元的正确读取。
具体的，本实施例中，对数据为0的存储单元进行读取，并同时对参考存储单元进行数据读取。当对数据为0的存储单元读取电流大于或等于参考存储单元的电流时，则数据为0的存储单元的阈值电压小于或等于参考存储单元预定阈值电压。进而确定，阈值电压小于或等于参考存储单元预定阈值的存储单元为需要进行数据恢复的存储单元。
本实施例中，在本步骤中，通过比较确定数据为0的存储单元中阈值电压小于预定阈值的存储单元，并记录这些存储单元的地址信息。
具体的，本实施例中，记录存储单元所在存储块的地址；将存储块的地址作为存储单元的地址信息。
步骤203、在FLASH上电复位过程中，对地址信息对应的存储单元进行增强操作。
增强操作为增强存储单元的阈值电压，也即是通过一定的方式提高存储单元的阈值电压，例如可以通过沟道热电子注入方式进行编程。
具体的，本实施例中，可以在FLASH上电复位过程中，依次对地址信息所对应的存储单元进行增强操作；可以依次选中存储阵列中包含地址信息所对应存储单元的存储块。
优选的，本实例中，增强操作采用如下方式，在地址信息所对应的存储单元的控制栅极施加第一电压，漏极施加第二电压，源极连接于接地极。
优选的，本实施例中，第一电压为8V至12V和所述第二电压为2V至6V。
图2a示出的是本发明实施例一中存储单元增强电荷结构示意图；参考图2，当控制栅极CG施加第一电压VG，漏极D施加第二电压VD，以及源极S连接于接地端后，通过沟道热电子注入的方式，沟道中的电荷再次进入存储单元的浮栅中，进而提高了存储单元的阈值电压。
本实施例提供的增强NOR型FLASH可靠性的方法，在NOR型FLASH每次上电复位过程中，对FLASH存储阵列中数据为0的存储单元中小于预定阈值的存储单元进行增强操作，提升相应存储单元的阈值电压。以此，本实施例提供的增强NOR型FLASH可靠性的方法，在FLASH使用过程中，每次上电复位过程中，通过提升数据为0的存储单元中阈值电压小于预定阈值的存储单元的阈值电压，以此保证了存储阵列中存储数据为0的存储单元阈值电压的稳定性，提高了FLASH存储数据的稳定性，进而提高了FLASH中数据为0存储单元的数据的准确性，提升了FLASH的可靠性。并且，本发明实施例提供的增强NOR型FLASH可靠性的方法，在上电复位过程中进行增强操作，不会增加FLASH的读取、编程或者擦除时间。
结合实施例一的说明，本发明还提供了第二实施例对本发明技术方案进行说明。图3示出的是本发明实施例二中增强NOR型FLASH可靠性方法流程示意图；参照图3，本实施例中增强NOR型FLASH可靠性的方法，包括：
步骤301、FLASH上电复位过程中，记录FLASH存储阵列中数据为0的存储单元。
为了减少对FLASH擦除、编程或读取过程中的影响，本实施例中采用在FLASH上电复位过程中，记录FALSH存储阵列中数据为0的存储单元。
本实施例中，在NOR型FLASH存储阵列的位线施加电压，电压产生存储单元的读取电流，通过将读取电流和参考存储单元的读取电流进行比较，当存储单元的读取电流小于或等于参考存储单元的读取电流时，则确定此存储单元为数据0的存储单元。通过上述确定存储阵列中数据为0的存储单元，并记录数据为0的存储单元。
步骤302、当数据为0存储单元的阈值电压小于预定阈值时，记录存储单元的地址信息。
对于存储单元，浮栅中的电荷量反映存储单元阈值电压的大小。
选定一参考存储单元，并预先设定预定阈值；其中，预定阈值的设定指当数据为0的存储单元的阈值高于预定阈值时，则此数据为0的存储单元随着浮栅中电荷的流失等原因还不会影响对其的正确读取；当数据为0的存储单元的阈值低于预定阈值时，则此数据为0的存储单元随着浮栅中电荷的流失等原因很快就会影响对其的正确读取，或者已经影响对数据为0存储单元的正确读取。
具体的，本实施例中，对数据为0的存储单元进行读取，并同时对参考存储单元进行数据读取。当对数据为0的存储单元读取电流大于或等于参考存储单元的电流时，则数据为0的存储单元的阈值电压小于或等于参考存储单元预定阈值电压。进而确定，阈值电压小于或等于参考存储单元预定阈值的存储单元为需要进行数据恢复的存储单元。
本实施例中，在本步骤中，通过比较确定数据为0的存储单元中阈值电压小于预定阈值的存储单元，并记录这些存储单元的地址信息。
具体的，本实施例中，记录存储单元所在存储块的地址信息；将存储块的地址信息作为存储单元的地址信息。
步骤303、在FLASH上电复位过程中，依次选中存储阵列中包含地址信息所对应存储单元的存储块。
对于NOR型FLASH，其存储阵列由存储块组成。本实施例中以存储块为单元进行增强操作，在本步骤中在FLASH上电复位过程中，依次选中存储阵列中各个存储块。分别对存储阵列中各个存储块进行增强操作。
步骤304、对选中存储块中地址信息对应的存储单元进行增强操作。
本实施例中对选中存储块中数据为0，且阈值电压小于预定阈值的存储单元进行增强操作。
本实施例提供的增强NOR型FLASH可靠性的方法，在NOR型FLASH每次上电复位过程中，对FLASH存储阵列中数据为0的存储单元中小于预定阈值的存储单元进行增强操作，提升相应存储单元的阈值电压。以此，本实施例提供的增强NOR型FLASH可靠性的方法，通过提升数据为0的存储单元中阈值电压小于预定阈值的存储单元的阈值电压，保证了存储阵列中存储数据为0的存储单元阈值电压的稳定性，提高了FLASH存储数据的稳定性，进而提高了FLASH中数据为0存储单元的数据的准确性，提升了FLASH的可靠性。并且，本发明实施例提供的增强NOR型FLASH可靠性的方法，在上电复位过程中进行增强操作，不会增加FLASH的读取、编程或者擦除时间。
进一步的，本实施例中，以存储块为单位进行增强操作，在提升FLASH可靠性的同时，还提升了增强操作的速度。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种增强NOR型FALSH可靠性的方法，其特征在于，包括：
FLASH上电复位过程中，记录FLASH存储阵列中数据为0的存储单元；
当所述数据为0存储单元的阈值电压小于预定阈值时，记录所述存储单元的地址信息；
在FLASH上电复位过程中，对所述地址信息对应的存储单元进行增强操作；所述增强操作为增强存储单元的阈值电压。
2.如权利要求1所述的增强NOR型FLASH可靠性的方法，其特征在于，所述记录所述存储单元的地址信息，包括：
记录所述存储单元所在存储块的地址。
3.如权利要求1所述的NOR型FALSH可靠性的方法，其特征在于，所述在FLASH上电复位过程中，对所述地址信息所对应的存储单元进行增强操作，包括：
在FLASH上电复位过程中，依次对地址信息所对应的存储单元进行增强操作。
4.如权利要求1所述的NOR型FLASH可靠性的方法，其特征在于，所述在FLASH上电复位过程中，对所述地址信息所对应的存储单元进行增强操作，包括：
在FLASH上电复位过程中，依次选中存储阵列中包含地址信息所对应存储单元的存储块；以及
对选中存储块中地址信息对应的存储单元进行增强操作。
5.如权利要求1-4任一所述的增强NOR型FLASH可靠性的方法，其特征在于，所述增强操作为在所述地址信息所对应的存储单元的控制栅极施加第一电压，漏极施加第二电压，源极连接于接地极。
6.如权利要求5所述的增强NOR型FLASH可靠性的方法，其特征在于，所述第一电压为8V至12V和所述第二电压为2V至6V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745626.0A CN104751893B (zh) | 2013-12-30 | 2013-12-30 | 增强nor型flash可靠性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745626.0A CN104751893B (zh) | 2013-12-30 | 2013-12-30 | 增强nor型flash可靠性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104751893A true CN104751893A (zh) | 2015-07-01 |
| CN104751893B CN104751893B (zh) | 2018-09-07 |
Family
ID=53591444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310745626.0A Active CN104751893B (zh) | 2013-12-30 | 2013-12-30 | 增强nor型flash可靠性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104751893B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108074615A (zh) * | 2016-11-11 | 2018-05-25 | 北京兆易创新科技股份有限公司 | 一种提高nor型flash稳定性的方法及装置 |
| CN110838314A (zh) * | 2018-08-17 | 2020-02-25 | 北京兆易创新科技股份有限公司 | 一种存储数据的加固方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09306182A (ja) * | 1996-05-10 | 1997-11-28 | Sony Corp | 不揮発性記憶装置 |
| CN1492446A (zh) * | 2002-09-06 | 2004-04-28 | 夏普株式会社 | 非易失性半导体存储装置及重写方法 |
-
2013
- 2013-12-30 CN CN201310745626.0A patent/CN104751893B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09306182A (ja) * | 1996-05-10 | 1997-11-28 | Sony Corp | 不揮発性記憶装置 |
| CN1492446A (zh) * | 2002-09-06 | 2004-04-28 | 夏普株式会社 | 非易失性半导体存储装置及重写方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108074615A (zh) * | 2016-11-11 | 2018-05-25 | 北京兆易创新科技股份有限公司 | 一种提高nor型flash稳定性的方法及装置 |
| CN110838314A (zh) * | 2018-08-17 | 2020-02-25 | 北京兆易创新科技股份有限公司 | 一种存储数据的加固方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104751893B (zh) | 2018-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102568594B (zh) | 一种非易失存储器的过擦除处理方法和处理系统 | |
| CN102930899B (zh) | 一种非易失存储器的擦除方法及装置 | |
| CN102800362B (zh) | 非易失存储器的过擦除处理方法和处理系统 | |
| CN103854700B (zh) | 一种非易失性存储器的擦除方法和装置 | |
| CN104766629A (zh) | 增强nand型flash可靠性的方法 | |
| WO2015053919A4 (en) | Bit line and compare voltage modulation for sensing nonvolatile storage elements | |
| CN108154899A (zh) | 闪存器件及其擦除方法 | |
| CN104751885B (zh) | Flash芯片及应对flash芯片异常掉电的擦除或编程方法 | |
| CN106057238B (zh) | 闪存单元的操作方法 | |
| CN104751893A (zh) | 增强nor型flash可靠性的方法 | |
| CN104376872A (zh) | 一种对快闪存储器擦除中断的处理方法 | |
| CN103839586A (zh) | 非易失性存储器擦除电压的调整方法 | |
| CN103811060A (zh) | Eeprom及其存储阵列 | |
| KR101556611B1 (ko) | 플래시 메모리 블럭들의 적응적 프로그래밍 혹은 소거 | |
| CN104733045A (zh) | 一种双位闪存存储器及其编程、擦除和读取方法 | |
| CN105575430A (zh) | 一种非易失性存储器的擦除方法 | |
| CN103745748A (zh) | 一种改进的差分架构SONOS Flash存储单元 | |
| CN103000224A (zh) | 一种对存储器芯片进行擦除的方法 | |
| CN104751898A (zh) | Nor型flash数据恢复的方法 | |
| CN104751884B (zh) | 应对flash芯片异常掉电的读取方法 | |
| CN103971746A (zh) | 固态存储装置及其数据擦除方法 | |
| US9659654B2 (en) | Method to prevent loss of data of a transistor-based memory unit | |
| CN105957806A (zh) | 用于减少非易失性存储器中数据残留的方法 | |
| US10163499B2 (en) | Method for increasing speed of writing data into flash memory unit and associated device | |
| CN106653080B (zh) | 快闪存储器与增进快闪存储器可靠性的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |