CN104751885B - Flash芯片及应对flash芯片异常掉电的擦除或编程方法 - Google Patents

Abstract

本发明涉及存储器技术领域，尤其涉及一种FLASH芯片及应对FLASH芯片异常掉电的擦除或编程的方法；其中，所述应对FLASH芯片异常掉电的擦除或编程方法包括：读取FLASH芯片中掉电保护单元；当掉电保护单元存储有地址信息时，获取地址信息；地址信息为FLASH芯片在擦除过程中异常掉电时，掉电保护单元记录的当前擦除区域的地址信息；根据地址信息，对地址信息对应的存储阵列中区域进行过擦除修正；以及当过擦除修正完成后，对FLASH芯片进行擦除或编程。本发明提供的方法，利用掉电保护单元记录的地址信息，在FLASH芯片异常掉电后再次进行擦除或编程时，对地址信息所对应区域中存储单元进行过擦除修正，减少了存储阵列中较大漏电流存储单元的数量，提高FLASH芯片的可靠性。

Description

FLASH芯片及应对FLASH芯片异常掉电的擦除或编程方法

技术领域

本发明涉及存储器技术领域，尤其涉及一种FLASH芯片及应对FLASH芯片异常掉电的的擦除或编程的方法。

背景技术

FLASH芯片包括NAND型FLASH芯片和NOR型FLASH芯片，FLASH芯片的使用是指FLASH芯片反复的擦除、编程及读取的过程。

图1示出的是现有技术中NOR型FLASH芯片存储阵列结构示意图；参考图1，包括电源线SL1-SLn、位线BL1-BLn、字线WL1-WLn（其中，n为大于1的整数)及存储单元11。以对擦除区域12进行擦除为例，擦除区域12为位线BL1-BLn和字线WL2-WL4所限定的区域。为对擦除区域12进行擦除，在字线WL2-WL4上施加应力负电压V_Erase，电源线SL2-SL4及位线BL1-BLn悬空，衬底施加正电压。以此，擦除区域12内字线施加的应力负电压V_Erase作用于与字线连接的存储单元的控制栅极，存储单元浮栅中的电荷离开浮栅进入沟道，存储单元的阈值电压降低，实现对擦除区域12的擦除。现有技术中，在对擦除区域12进行擦除完成后，需要进一步进行过擦除修正，以保证擦除区域不存在漏电流较大的存储单元。

图1a示出的是现有技术中FLASH芯片存储阵列结构示意图；参考图1a，对擦除区域12进行过擦除修正，在擦除区域12字线WL2-WL4及电源线SL2-SL4施加0V，位线BL1-BLn上施加漏压VD，以检测每条位线BL上的电流；以及当检测到某条位线BL上有较大的漏电流时，则确定该位线BL上存在阈值电压过低的存储单元，进而利用沟道热电子注入等方式提升位线BL上阈值电压较低的存储单元，保证擦除区域12内的存储单元都具有较小的漏电，以此完成过擦除修正。

现有技术中，在FLASH芯片擦除过程中，若FLASH芯片异常掉电，此时可能存在在擦除完成后未进行过擦除修正；以此，擦除区域可能存在较多较大漏电流的存储单元。因擦除区域存在较大漏电流的存储单元，使得在对较大漏电流存储单元所在位线BL上的存储单元进行读取或验证操作时，就会发生误读，导致对FLASH芯片读取数据的误读，降低FLASH芯片记录数据的准确性，进而降低FLASH芯片的可靠性。可靠性是指闪存的数据保持能力、耐久力、抗干扰能力等是评价闪存可靠性的重要参数，其中，数据保持力指的是闪存存储的数据经过一段时间之后没有失真或丢失，仍可以有效读出的能力。

发明内容

为减少FLASH芯片的误读，提高FLASH芯片的可靠性，本发明实施例提供了一种FLASH芯片以及应对FLASH芯片异常掉电的擦除或编程方法。

在第一方面，本发明实施例提供了一种FLASH芯片，包括：

控制逻辑单元，输入输出接口单元和缓冲器；

所述输入输出接口单元连接于所述缓冲器；

所述缓冲器连接于所述控制逻辑单元，用于接收擦除、编程或读取指令及数据地址；其特征在于，还包括：

掉电保护单元，所述掉电保护单元连接于所述控制逻辑单元，用于FLASH芯片在擦除过程中异常掉电时，记录FLASH芯片存储阵列中当前擦除区域的地址信息；以及

在FLASH芯片擦除或编程前，对所述地址信息所对应的存储阵列中区域进行过擦除修正。

进一步的，所述的FLASH芯片，所述掉电保护单元设置于所述FLASH芯片存储阵列的一个存储块中。

本发明实施例提供的FLASH芯片，设置掉电保护单元，利用掉电保护单元记录在擦除过程中异常掉电时的当前擦除区域的地址信息，进而在FLASH芯片的再次擦除或编程过程中根据掉电保护单元的地址信息对地址信息所对应的存储阵列区域中存储单元进行调整。以此本发明实施例提供的技术方案，在擦除或编程前对掉电保护中记录的地址信息进行过擦除修正，进而保证FLASH芯片中不存在数量较多的较大漏电流的存储单元，减少了数据读取误读及验证操作的误操作，提升了FLASH芯片的可靠性。

在第二方面，本发明实施例提供了一种应对FLASH芯片异常掉电的擦除方法及编程方法，包括：

读取FLASH芯片中掉电保护单元；

当所述掉电保护单元存储有地址信息时，获取所述地址信息；所述地址信息为FLASH芯片擦除过程中异常掉电时，掉电保护单元记录的当前擦除区域的地址信息；

根据所述地址信息，对所述地址信息对应的存储阵列中区域进行过擦除修正；以及

当所述过擦除修正完成后，对所述FLASH芯片进行擦除或编程。

进一步的，所述的应对FLASH芯片异常掉电的擦除或编程方法，还包括：

当掉电保护单元中未存储有地址信息时，对所述FLASH芯片进行擦除或编程。

进一步的，所述的应对FLASH芯片异常掉电的擦除或编程方法，在根据所述地址信息，对所述地址信息对应的存储阵列中区域进行过擦除修正之后，还包括：

初始化所述掉电保护单元；以及

在对所述FLASH芯片进行擦除时，所述掉电保护单元记录所述FLASH芯片异常掉电时，擦除区域的地址信息。

进一步的，所述的应对FLASH芯片异常掉电的擦除或编程方法，所述根据所述地址信息，对所述地址信息对应的存储阵列中区域进行过擦除修正，包括：

对所述地址信息对应的存储阵列区域中存储单元的栅极和源极施加低电平，漏极施加高电平。

进一步的，所述的应对FLASH芯片异常掉电的擦除或编程方法，所述地址信息为FLASH芯片存储阵列中存储块的地址；以及

所述地址信息对应的存储阵列中区域为存储阵列中一存储块。

本发明实施例提供的应对FLASH芯片异常掉电的擦除或编程方法，利用掉电保护单元记录在擦除过程中异常掉电时的当前擦除区域的地址信息，进而在FLASH芯片异常掉电后，在再次进行的擦除或编程前根据掉电保护单元中的地址信息对地址信息所对应的区域中存储单元进行调整。因此，本发明实施例提供的技术方案，在FLASH芯片擦除过程中异常掉电后，在再次进行擦除或编程前，对掉电保护单元中记录的地址信息所对应的区域进行过擦除修正，进而保证FLASH芯片中不存在较多较大漏电流的存储单元，减少了数据读取误读及验证操作的误操作等，提升了FLASH芯片的可靠性。并且，本发明技术方案将过擦除修正嵌套在异常掉电后再次进行的擦除或编程的过程中，不需要额外的指令；同时，此时提供的电压源较为稳定，进一步提升了FLASH芯片的可靠性。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，并不构成对本发明的限定。在附图中：

图1示出的是现有技术中FLASH芯片存储阵列结构示意图；

图1a示出的是现有技术中FLASH芯片存储阵列结构示意图；

图2示出的是本发明实施例一中FLASH芯片结构示意图；

图3示出的是本发明实施例二中应对FLASH芯片异常掉电的擦除或编程方法流程示意图；

图4示出的是本发明实施例三中应对FLASH芯片异常掉电的擦除或编程方法流程示意图。

具体实施方式

下面结合附图及具体实施例对本发明进行更加详细与完整的说明。可以理解的是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

FLASH由存储单元（cell）组成，通常情况下，一个存储单元包括源极（source，S），漏极（drain，D），控制栅极（controlling gate，CG），以及浮动栅极（floating gate，FG），控制栅极可用于接参考电压VG。若漏极接参考电压VD，控制栅极CG施加电压VG以及源极S连接于接地极后，存储单元实现沟道热电子注入方式的编程操作。擦除则可以在衬底施加正电压，控制栅极CG施加负电压，进而利用浮动栅极FG与源极S之间的隧道效应，把注入浮动栅极FG的电子吸引到源极S。存储单元cell数据是0或1取决与浮动栅极FG中是否有电子。如浮动栅极FG有电子，需要高的控制栅极电压才能使界面处感应出导电沟道，使MOS管导通，表示存入0。若浮动栅极FG中无电子，则较低的控制栅极电压就能使界面处感应出导电沟道，使MOS管导通，即表示存入1。

图2示出的是本发明实施例一中FLASH芯片结构示意图；参考图2，本实施例中，FLASH芯片包括：

输入输出接口单元201、缓冲器202和控制逻辑单元203；输入输出接口单元201连接于缓冲器202；缓冲器202连接于控制逻辑单元203，用于接收擦除、编程或读取指令及数据地址。

本实施例FLASH芯片还包括掉电保护单元204，掉电保护单元204连接于控制逻辑单元203，用于FLASH芯片在擦除过程中异常掉电时，记录FLASH芯片存储阵列中当前擦除区域的地址信息；以及在擦除或编程前，根据地址信息，对地址信息对应的存储阵列中区域进行过擦除修正。

在本实施例中，输入输出接口单元201接收外部擦除、编程或读取指令及数据地址，以及将擦除、编程或读取指令和数据地址传输至缓冲器202，缓冲器202接收擦除、编程或读取指令及数据地址。控制逻辑单元203通过控制行地址线和列地址线实现对数据的读取、编程或擦除。在此过程中，掉电保护单元204通过控制逻辑单元记录在擦除过程中异常掉电时，FLASH芯片存储阵列中当前擦除区域的地址信息。并且，在FLASH芯片上电复位后，再次进行擦除或编程前根据掉电保护单元204中记录的地址信息，对地址信息对应的存储阵列中区域进行过擦除修正；例如，当地址信息为存储阵列中一存储块时，则在再次上电复位后，对地址信息对应的存储块进行过擦除修正，以此减少了存储阵列中存在的较多较大漏电流的存储单元。

优选的，本实施例中，掉电保护单204元设置于FLASH芯片存储阵列的一个存储块中。本实施例中，掉电保护单元204设置于存储阵列的一个存储块中，当上电复位后，再次进行擦除或编程时，控制逻辑单元203控制对设置掉电保护单元204的存储块进行读取，读取掉电保护单元中的地址信息；进而当读到地址信息时，对地址信息所对应的存储阵列中相应区域进行过擦除修正。

本实施例提供的FLASH芯片，设置掉电保护单元，利用掉电保护单元记录在擦除过程中异常掉电时的当前擦除区域的地址信息，进而在FLASH芯片的再次擦除或编程过程中根据掉电保护单元的地址信息对地址信息所对应的存储阵列区域中存储单元进行调整。以此本实施例提供的技术方案，在擦除或编程前对掉电保护中记录的地址信息进行过擦除修正，进而保证FLASH芯片中不存在数量较多的较大漏电流的存储单元，减少了数据读取误读及验证操作的误操作，提升了FLASH芯片的可靠性。

并且，本实施例中，将过擦除修正嵌套在上电复位后再次进行的擦除或编程操作中，不需要增加额外的操作指令，并且此时的电压较为稳定，相对上电过程中的过擦除修正有更好的可靠性，最终确保FLASH芯片读取和验证操作的正确性，提升FLASH芯片的可靠性。

结合实施例一的说明，本发明还提供了第二实施例对本发明擦除或编程方法进行说明。图3示出的是本发明实施例二中应对FLASH芯片异常掉电的擦除或编程方法流程示意图；参照图3，本实施例中应对FLASH芯片异常掉电的擦除或编程方法包括：

步骤301、读取FLASH芯片中掉电保护单元。

掉电保护单元用于FLASH芯片在擦除过程中异常掉电时，记录FLASH芯片存储阵列中当前擦除区域的地址信息；具体的，掉电保护单元连接于FLASH芯片的控制逻辑单元，用于FLASH芯片在擦除过程中异常掉电时，记录FLASH芯片存储阵列中当前擦除区域的地址信息。本实施例中，掉电保护单元可以设置于FLASH芯片存储阵列的一存储块中。

读取掉电保护单元也即是当掉电保护单元存储有地址信息时，读取掉电保护单元中记录的在擦除过程中异常掉电时的当前擦除区域的地址信息。

步骤302、当掉电保护单元存储有地址信息时，获取所述地址信息。

地址信息是指FLASH芯片在擦除过程中异常掉电时，掉电保护单元记录的异常掉电时正在进行擦除的当前擦除区域的地址。具体的，可以以正在进行擦除的存储块的地址作为异常掉电时正在进行擦除的擦除区域的地址。

在读取掉电保护单元时，当掉电保护单元中存储有地址信息，则进一步获取地址信息。

优选的，本实施例中，地址信息为FLASH芯片存储阵列中存储块的地址；以及地址信息对应的存储阵列中区域为存储阵列中一存储块。因FLASH芯片的擦除操作是以存储块为单元进行的，将存储块的地址作为地址信息，以及将擦除存储块作为过擦除修正的对象，能在确定掉电保护单元中的存储块后，更准确的完成过擦除修正。

步骤303、根据所述地址信息，对地址信息对应的存储阵列中区域进行过擦除修正。

优选的，本实施例中，对地址信息对应的存储阵列中区域进行过擦除修正，采用如下方式：

对地址信息对应的存储阵列区域中存储单元栅极和源极施加低电平，漏极施加高电平。以此，进而通过沟道热电子注入方式提高地址信息所对应区域中存储单元的阈值电压。

优选的，本实施例中，低电平为-2V至0V，高电平为1V至3V。

优选的，本实施例中，低电平为0V，高电平为2V。

步骤304、当过擦除修正完成后，对FLASH芯片进行擦除或编程。

当对掉电保护单元中记录的地址信息所对应的存储阵列中区域完成过擦除修正后，在修正了上次在擦除过程中掉电时未进行过擦除修正的存储单元，进而再进行本次FLASH芯片的擦除或编程。

进一步的，本实施例中，当掉电保护单元中未存储有地址信息时，对FLASH芯片进行擦除或编程。如果掉电保护单元中未存储有地址信息，则在异常掉电前的擦除已完成过擦除修正，在再次擦除或编程时不再需要进行过擦除修正。

本实施例提供的应对FLASH芯片异常掉电的擦除或编程方法，利用掉电保护单元记录在擦除过程中异常掉电时的当前擦除区域的地址信息，进而在FLASH芯片异常掉电后，在再次进行的擦除或编程前根据掉电保护单元中的地址信息对地址信息所对应的区域中存储单元进行调整。因此，本实施例提供的技术方案，在FLASH芯片擦除过程中异常掉电后，在再次进行擦除或编程前，对掉电保护单元中记录的地址信息所对应的区域进行过擦除修正，进而保证FLASH芯片中不存在较多较大漏电流的存储单元，减少了数据读取误读及验证操作的误操作等，提升了FLASH芯片的可靠性。并且，本实施例中，将过擦除修正嵌套在上电复位后再次进行的擦除或编程操作中，不需要增加额外的操作指令，并且此时的电压较为稳定，相对上电过程中的过擦除修正有更好的可靠性，最终确保FLASH芯片读取和验证操作的正确性，提升FLASH芯片的可靠性。

结合实施例二中的说明，本发明还提供了第三实施例对本发明技术方案进行说明。图4示出的是本发明实施例三中FLASH芯片的擦除或编程方法流程示意图；参照图4，本实施例中，应对FLASH芯片异常掉电的的擦除或编程方法包括：

步骤401、读取FLASH芯片中掉电保护单元。

步骤402、当掉电保护单元存储有地址信息时，获取地址信息；其中，地址信息为FLASH芯片在擦除过程中异常掉电时，掉电保护单元记录的当前擦除区域的地址信息。

步骤403、根据地址信息，对地址信息对应的存储阵列中区域进行过擦除修正。

步骤404、当过擦除修正完成后，对FLASH芯片进行擦除或编程。

步骤405、初始化所述掉电保护单元。

本实施例中在过擦除修正完成后进行初始化掉电保护单元，进而在再次进行的擦除或编程过程中，记录在异常掉电时的当前擦除区域的地址信息。

步骤406、在对FLASH芯片进行擦除时，掉电保护单元记录FLASH芯片异常掉电时，擦除位置的地址信息。

本实施例中，在再次进行的擦除或编程过程中，当再次出现异常掉电时，当前擦除区域未进行过擦除修正操作时，掉电保护单元重新记录当前擦除区域的地址信息，以使得在下次擦除或编程时，能够根据记录的地址信息进行过擦除修正。

本实施例提供的应对FLASH芯片异常掉电的擦除或编程方法，利用掉电保护单元记录在擦除过程中异常掉电时的当前擦除区域的地址信息，进而在FLASH芯片异常掉电后，在再次进行的擦除或编程前根据掉电保护单元中的地址信息对地址信息所对应的区域中存储单元进行调整。因此，本实施例提供的技术方案，在FLASH芯片擦除过程中异常掉电后，在再次进行擦除或编程前，对掉电保护单元中记录的地址信息所对应的区域进行过擦除修正，进而保证FLASH芯片中不存在较多较大漏电流的存储单元，减少了数据读取误读及验证操作的误操作等，提升了FLASH芯片的可靠性。并且，本实施例中，将过擦除修正嵌套在上电复位后再次进行的擦除或编程操作中，不需要增加额外的操作指令，并且此时的电压较为稳定，相对上电过程中的过擦除修正有更好的可靠性，最终确保FLASH芯片读取和验证操作的正确性，提升FLASH芯片的可靠性。

进一步的，本实施例中，在完成过擦除修正后，初始化掉电保护单元，使得掉电保护单元，在下次异常掉电时重新记录擦除区域的地址信息，进而完成过擦除修正，保证了FLASH芯片的可靠性。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种FLASH芯片，包括控制逻辑单元，输入输出接口单元和缓冲器；

所述输入输出接口单元连接于所述缓冲器；

所述缓冲器连接于所述控制逻辑单元，用于接收擦除、编程或读取指令及数据地址；

其特征在于，还包括：

掉电保护单元，所述掉电保护单元连接于所述控制逻辑单元，用于FLASH芯片在擦除过程中异常掉电时，记录FLASH芯片存储阵列中当前擦除区域的地址信息；以及

在FLASH芯片擦除或编程前，对所述地址信息所对应的存储阵列中区域进行过擦除修正。

2.如权利要求1所述的FLASH芯片，其特征在于，所述掉电保护单元设置于所述FLASH芯片存储阵列的一个存储块中。

3.一种应对FLASH芯片异常掉电的擦除或编程方法，应用于权利要求1-2任一所述的FLASH芯片，其特征在于，包括：

读取FLASH芯片中掉电保护单元；

当所述掉电保护单元存储有地址信息时，获取所述地址信息；所述地址信息为FLASH芯片在擦除过程中异常掉电时，掉电保护单元记录的当前擦除区域的地址；

根据所述地址信息，对所述地址信息对应的存储阵列中区域进行过擦除修正；以及

当所述过擦除修正完成后，对所述FLASH芯片进行擦除或编程。

4.如权利要求3所述的应对FLASH芯片异常掉电的擦除或编程方法，其特征在于，还包括：

当掉电保护单元中未存储有地址信息时，对所述FLASH芯片进行擦除或编程。

5.如权利要求3或4任一所述的应对FLASH芯片异常掉电的擦除或编程方法，其特征在于，在根据所述地址信息，对所述地址信息对应的存储阵列中区域进行过擦除修正之后，还包括：

初始化所述掉电保护单元；以及

在对所述FLASH芯片进行擦除时，所述掉电保护单元记录所述FLASH芯片异常掉电时，擦除区域的地址信息。

6.如权利要求3所述的应对FLASH芯片异常掉电的擦除或编程方法，其特征在于，所述根据所述地址信息，对所述地址信息对应的存储阵列中区域进行过擦除修正，包括：

对所述地址信息对应的存储阵列区域中存储单元的栅极和源极施加低电平，漏极施加高电平。

7.如权利要求3所述的应对FLASH芯片异常掉电的擦除或编程方法，其特征在于，所述地址信息为FLASH芯片存储阵列中存储块的地址；以及

所述地址信息对应的存储阵列中区域为存储阵列中一存储块。