CN107919158A - 保持非挥发性存储器存储单元电流检测窗口的方法及系统 - Google Patents

保持非挥发性存储器存储单元电流检测窗口的方法及系统 Download PDF

Info

Publication number
CN107919158A
CN107919158A CN201611113082.6A CN201611113082A CN107919158A CN 107919158 A CN107919158 A CN 107919158A CN 201611113082 A CN201611113082 A CN 201611113082A CN 107919158 A CN107919158 A CN 107919158A
Authority
CN
China
Prior art keywords
volatility memorizer
erasing
counter
storage unit
memory location
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611113082.6A
Other languages
English (en)
Inventor
梁永裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Rui Core Micro Polytron Technologies Inc
Original Assignee
Chengdu Rui Core Micro Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Rui Core Micro Polytron Technologies Inc filed Critical Chengdu Rui Core Micro Polytron Technologies Inc
Publication of CN107919158A publication Critical patent/CN107919158A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种保持非挥发性存储器存储单元电流检测窗口的方法，该方法包括在状态机中实现编程循环计数器，并且预设针对存储器单元的电流阈值和用于编程操作中的每一个的时间步长。基于重复地执行多个比较和验证操作，每个比较和验证操作持续预设的步骤时间，直到编程擦除循环计数器达到其最大值，每个被编程擦除的存储器单元的电流被保持在期望的在每个程序和擦除操作的终止之后的水平。本发明还公开了一种保持非挥发性存储器存储单元电流检测窗口的系统。本发明可以用于实现各个方面的任何装置来实现，并且可以体现一组指令的非暂时性可机读介质的形式来执行，当由机器执行时，使得机器执行本发明公开的任何操作。

Description

保持非挥发性存储器存储单元电流检测窗口的方法及系统
技术领域
本发明涉及存储器领域，特别是涉及一种在对非挥发性存储器的编程擦除操作之后对存储单元电流检测窗口的持久保持的长期保持非挥发性存储器存储单元电流检测窗口的方法及系统。
背景技术
非挥发性存储单元在其编程状态期间可具有比在其擦除状态期间更高的电流。这些状态期间的单元电流的差异可对应于最大检测窗口，在该最大检测窗口内，可通过用作包括非挥发性存储单元的存储器电路的一部分的检测放大器将编程状态与擦除状态区分开，非挥发性存储单元的电流可以是与存储器电路相关联的因素的函数，例如数据保持时间、耐久性、信号噪声和检测放大器偏移。这可以导致实际检测窗口小于最大检测窗口的宽度。
发明内容
本发明的目的在于克服现有技术的不足，提供一种保持非挥发性存储器存储单元电流检测窗口的方法及系统。
本发明的目的是通过以下技术方案来实现的：一种保持非挥发性存储器存储单元电流检测窗口的方法，包括以下步骤：
在状态机中实现编程循环计数器；
预设非挥发性存储器存储单元的电流阈值、所实现的编程循环计数器的时间步长和最大值；
复位所实现的编程循环计数器；
在所述非挥发性存储器的预设的一组存储器位置的每个存储器位置编程，其包括以下步骤：
基于其寻址从每个存储器位置读取数据；
确定来自所寻址的每个存储器位置的读取数据与要被编程到其的数据不匹配；
在确定所述读取数据与要编程的数据之间的失配之后，产生编程脉冲以在所述预设时间步长寻址的每个存储器位置处将所述非挥发性存储器编程；以及
在产生与所寻址的每个存储器位置的编程相关的编程脉冲之后递增编程循环计数器；
确定递增后的编程循环计数器达到其预设的最大值；
基于所述编程循环计数器已经达到其预设最大值的确定结束对所述非挥发性存储器的编程操作；以及
在所述编程操作终止之后，基于所述编程循环计数器结合每个被寻址的存储器位置和编程循环计数器的预设最大值实现所述编程的预设时间步长，在高于所述预设阈值的水平处保持所述非挥发性存储器的每个编程的存储单元的电流。
所述方法还包括以下步骤：
预设所述非挥发性存储器存储单元的电流的另一阈值；以及
在对所述非挥发性存储器存储单元执行擦除操作之后，将所述每个存储单元的电流保持在低于预设的另一阈值的水平。
所述方法还包括以下步骤：
基于在高于所述预设阈值的水平的存储单元编程状态中的电流的维持以及在所述存储器的擦除状态下的电流的维持，所述非挥发性存储器的检测放大模块的电流检测窗口的宽度处于所述非挥发性存储器的期望水平。
所述方法还包括使用定序器和一组控制寄存器来实现所述状态机。
所述方法还包括用脉冲发生器电路和逻辑门和触发器中的至少一个来实现所述定序器。
所述方法还包括以下步骤：
将所述编程循环计数器实施为所述控制寄存器中的位计数器；以及
实现编程循环计数器的最大值作为所述控制寄存器中的寄存器。
所述方法还包括通过所述非挥发性存储器的处理器和存储控制器中的至少一个来实现所述状态机。
一种保持非挥发性存储器存储单元电流检测窗口的方法，包括以下步骤：
在状态机中实施擦除循环计数器；
预设非挥发性存储器存储单元的电流的阈值、所实施的擦除循环计数器的时间步长和最大值；
复位所实施的擦除循环计数器；
在预设的一组存储器位置的每个存储器位置对所述非挥发性存储器执行擦除操作，所述预设的每个存储器位置处的擦除操作包括：
基于每个存储器位置的寻址从所述每个存储器位置读取数据位；
确定来自所寻址的每个存储器位置的读取数据位与仅包括极性等于0和1之一的位的数据字不匹配；
在确定所述读取数据位与所述数据字之间的不匹配的情况下产生擦除脉冲以擦除在寻址所述预设时间步长的每一存储器位置处的所述非挥发性存储器的所述读取数据位，所述数据字仅包含极性等于0和1之一；以及
在产生与所寻址的每个存储器位置的读取数据位擦除相关的擦除脉冲之后递增所述擦除循环计数器；
确定递增的擦除循环计数器达到其预设的最大值；
基于所述擦除循环计数器已经达到其预设最大值的确定结束所述非挥发性存储器上的擦除操作；以及
在所述擦除操作结束之后，基于所述擦除循环计数器实施方式结合从所寻址的每个存储器位置和擦除循环计数器的预设最大值擦除读取数据位的预设时间步长，将所述非挥发性存储器的每个擦除存储单元的电流保持在低于所述预设电流阈值。
所述方法还包括以下步骤：
预设所述非挥发性存储器存储单元的电流的另一阈值；以及
在对所述非挥发性存储器存储单元进行编程操作之后，将所述每个存储单元的电流保持在高于所述预设的另一电流阈值。
所述方法还包括以下步骤：
基于在低于预设电流阈值的存储单元的擦除状态下的电流的维持以及在存储器的编程状态中的电流的维持，所述非挥发性存储器的检测放大模块的电流检测窗口的宽度处于所述非挥发性存储器的期望电流。
所述方法还包括使用定序器和一组控制寄存器来实现所述状态机。
所述方法还包括用脉冲发生器电路以及逻辑门和触发器中的至少一个来实现所述定序器。
所述方法还包括以下步骤：
将所述擦除循环计数器实施为所述控制寄存器中的位计数器；以及
实现擦除循环计数器的最大值作为控制寄存器集合中的寄存器。
所述方法还包括通过所述非挥发性存储器的处理器和存储控制器中的至少一个来实现所述状态机。
一种保持非挥发性存储器存储单元电流检测窗口的系统，包括存储单元的非挥发性存储器以及状态机，所述状态机与所述非挥发性存储器耦合，所述状态机被配置为执行其中的指令序列，所述指令序列与在所述非挥发性存储器上执行的编程操作和擦除操作中的至少一个相关，其中，基于在所述编程操作期间执行所述指令序列时，所述状态机还被配置为：
在其中实现编程循环计数器，预设用于所述非挥发性存储器存储单元的电流的第一阈值、所实现的编程循环计数器的第一时间步长和最大值，复位已实现的编程循环计数器，在所述预设的存储器位置的每个存储器位置编程所述非挥发性存储器，在所述预设的每个存储器位置处的所述编程包括：
基于每个存储器位置的寻址从所述每个存储器位置读取数据，确定来自所寻址的每个存储器位置的读取数据与要被编程到其的数据不匹配，在确定读取数据和要编程的数据之间的失配之后，产生编程脉冲以在寻址于预设的第一时间步长的每个存储器位置处对所述非挥发性存储器编程，以及在产生与所寻址的每个存储器位置的编程相关的编程脉冲之后递增所述编程循环计数器，确定递增后的编程循环计数器达到其预设的最大值，基于所述编程循环计数器已经达到其预设最大值的确定结束对所述非挥发性存储器的编程操作，以及
在所述编程操作终止之后，基于所述编程循环计数器结合编程所寻址的每个存储器位置和编程循环计数器的预设最大值实现预设的第一时间步长，将所述非挥发性存储器的每个编程的存储单元的电流保持在高于所述预设的第一电流阈值处；
且其中，基于在所述擦除操作期间执行所述指令序列时，所述状态机还被配置为：
在其中实现擦除循环计数器，预设非挥发性存储器的存储单元的电流的第二阈值，第二时间步长和所实现的擦除循环计数器的最大值，复位实现的擦除循环计数器，在所述预设的存储器位置的每个存储器位置对所述非挥发性存储器执行擦除操作，所述预设的每个存储器位置处的擦除操作包括：
基于其寻址从每个存储器位置读取数据位，确定来自所寻址的每个存储器位置的读取数据位与仅包括极性等于0和1之一的位的数据字不匹配；在确定读取数据位和仅包括极性相等的数据字之间的失配之后，产生擦除脉冲以擦除在寻址所述预设第二时间步长的每个存储器位置处的非挥发性存储器的读取数据位至0和1，和在产生与所寻址的每个存储器位置的读取数据位的擦除相关的擦除脉冲之后递增擦除循环计数器，确定递增的擦除循环计数器达到其预设的最大值，基于所述擦除循环计数器已经达到其预设最大值的确定结束对所述非挥发性存储器的擦除操作，在所述擦除操作终止之后，基于所述擦除循环计数器实施方式结合所述从所寻址的每个存储器位置和擦除循环计数器的预设最大值擦除读取数据位预设的第二时间步长，维持所述非挥发性存储器的每个被擦除存储单元的电流在低于所述预设第二电流阈值。
所述系统还包括耦合到所述非挥发性存储器的检测放大模块，其中所述状态机还被配置为基于在高于预设的第一电流阈值的存储单元的编程状态中的电流的维持和在低于预设的第二电流阈值的存储单元的擦除状态下的电流的维持，将所述检测放大模块的电流检测窗口的宽度维持在其期望电流阈值。
所述状态机用定序器和一组控制寄存器来实现。
所述序列使用脉冲发生器电路以及逻辑门和触发器中的至少一个来实现。
所述系统包括以下至少一个：
编程循环计数器被实现为所述控制寄存器中的位计数器，并且编程循环计数器的最大值被实现为所述控制寄存器中的寄存器，以及
擦除循环计数器还被实现为所述控制寄存器中的位计数器，并且擦除循环计数器的最大值也被实现为所述控制寄存器中的寄存器。
所述状态机通过所述非挥发性存储器的处理器和存储控制器中的至少一个来实现。
所述非挥发性存储器的每个存储单元包括浮置多晶硅栅极和单层多晶硅。
本发明的有益效果是：本发明所公开的方法及系统可以用于实现各个方面的任何装置来实现，并且可以体现一组指令的非暂时性可机读介质的形式来执行，当由机器执行时，使得机器执行本发明公开的任何操作。
附图说明
图1为本发明保持非挥发性存储器存储单元电流检测窗口的方法及系统中包括多行和多列存储单元的非挥发性存储器中的示例性电流分布的曲线图；
图2为本发明根据一个或多个实施例的非挥发性存储器系统的示意图；
图3为本发明两行和两列的示例性存储器阵列的示意图。
图4为本发明对图2的非挥发性存储器系统的读取存取操作的时序波形。
图5为本发明中详细描述根据一个或多个实施例的在执行具有在图2的非挥发性存储器系统上的验证的程序和读指令序列期间所涉及的操作的流程图。
图6为对图2的非挥发性存储器系统的程序存取操作的时序波形。
图7为程序状态机的示例实现的示意图，其是图2的非挥发性存储器系统的状态机的一部分。
图8为详细描述根据一个或多个实施例的在执行具有在图2的非挥发性存储器系统上的验证的擦除和读取指令序列期间所涉及的操作的流程图。
图9为对图2的非挥发性存储器系统的擦除存取操作的时序波形。
图10为擦除状态机的示例实现的示意图，擦除状态机是图2的非挥发性存储器系统的状态机的一部分。
图11为图2的非挥发性存储器系统的示例存储单元电流分布的曲线图。
图12为图2的非挥发性存储器系统的状态机的示例替代实现的示意图。
图13为详细描述图2的非挥发性存储器系统的状态机中所执行的操作的过程流程图，其执行与其非挥发性存储器上执行的编程操作有关的指令序列，根据一个或多个实施例。
图14为详细描述图2的非挥发性存储器系统的状态机中所执行的操作的过程流程图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如下所述的实施例可以用于提供在对非挥发性存储器的编程擦除操作之后对存储单元电流检测窗口进行持久维护的方法，器件和/或系统。虽然已经参照具体示例实施例描述了本实施例，但是显然，在不脱离各种实施例的更广泛的精神和范围的情况下，可以对这些实施例进行各种修改和改变。
在其编程状态期间的非挥发性存储单元(例如，如共同拥有的美国专利No.7,983,081中所描述的)的电流可以比在其擦除状态期间的电流高得多。在编程和擦除状态期间单元电流的差异可对应于最大检测窗口，在该最大检测窗口内，可通过用作包括非挥发性存储单元的存储器电路的一部分的检测放大器将编程状态与擦除状态区分开。检测放大器可检测表示存储在存储单元中的数据位(′1′或′0′)的信号。在一个或多个实施例中，数据极性“0”可以与存储单元的擦除状态相关联，数据极性“1”可以与存储单元的编程状态相关联。
应注意，在一个或一个以上替代实施例中，数据极性′0′可与存储单元的编程状态相关联，且数据极性′1′可与存储单元的擦除状态相关联。在本发明的其余部分中，擦除状态被指派数据位′0′，且编程状态被指派数据位′1′。当执行对存储单元的写入时，所述存储单元可首先被擦除，然后被所需数据编程。当要写入数据位“0”时，可以禁止对存储单元的编程操作，并且存储单元可以保持在其擦除状态。当要写入数据位“1”时，可能发生存储单元的实际编程，并且存储单元可以在编程操作之后转变到编程状态。在一个或多个实施例中，由于上述存储单元电流分布的分布是与其存储器电路相关联的因素(例如数据保持时间、耐久性、信号噪声和检测放大器偏移)的函数，实际检测窗口可以小于最大检测窗口的宽度。
图1示出了包括多行和多列存储单元(例如，共同拥有的美国专利No.7,983,081中描述的存储单元)的非挥发性存储器中的示例电流分布。图1(a)示出了非挥发性存储单元在其编程30μs之后的电流分布；电流显示为μA/单元；在制造非挥发性存储器的硅芯片之后，非挥发性存储单元首先被擦除80ms。应当注意，向存储单元写入数据可以首先涉及擦除该单元，然后用要存储的数据对该单元编程。
图1(a)示出了被分成两组的单元电流分布：(i)左侧的单元电流(Icell)小于7μA/单元的组代表非挥发性存储器擦除之后的单元电流分布；IER表示擦除状态下的单元电流的最大值，右侧的单元电流(Icell)高于18μA/单元的组表示非挥发性存储器的编程后的单元电流分布；IPG表示编程状态下的单元电流的最小值。IER和IPG之间的差/间隙可以是最大检测窗口(MSW)，其中编程状态可以通过检测放大器与擦除状态区分开。在图1(a)所示的该示例中，MSW为11μA/单元。
在一个或多个实施例中，通过将参考电流(例如，10μA/单元)设置在MSW内，处于擦除状态的所有存储单元可具有小于参考电流的电流，且处于编程状态中的所有存储单元可具有大于参考电流的电流。在一个或多个实施例中，将单元电流与参考电流进行比较的检测放大器因此可以对处于擦除状态的存储单元和处于编程状态的存储单元产生正确的数据极性。
在一个或一个以上实施例中，存储单元的耐久性是所述存储单元在其单元电流落入检测窗口之前可经历的写入(编程擦除)循环的数目，以导致错误数据位在数据检测之后读取极性。图1示出了在(a)1个写循环，(b)1000个写循环和(c)5000个写循环之后非挥发性存储器的单元电流分布。再次，如上所述，当以80ms的固定时间擦除非挥发性存储器并且对于每个编程和擦除操作以30μs的固定时间编程时，获得结果。
图1(a)，1(b)和1(c)中的MSW分别为11μA/单元，8μA/单元和6μA/单元。因此，随着非挥发性存储器的写入循环的数目增加，检测窗口减小。检测窗口宽度(SWW)的减小可以由在擦除状态中单元电流分布的扩展引起，其通过在擦除状态下单元电流的总值的增加而实现。上述增加指示擦除操作可能对编程操作失去接地。在一个或多个实施例中，随着编程和擦除操作的数量增加，越来越多的电子可以被捕获在存储单元的一个或多个浮栅中，并且不能通过擦除操作被抽空。在一个或多个实施例中，被俘获的电子可以降低存储单元的一个或多个隧穿晶体管的整体阈值电压，这导致擦除状态存储单元中的非挥发性存储单元的单元电流分布的增加。
如果参考电流保持在10μA/单元，则在擦除状态中的一些存储单元的上述检测的失败可能发生在5000个循环的耐久期间或之前。这可能是由于过度编程或欠擦除非挥发性存储器造成的，随后，随着到存储单元的写入循环的数目增加，其影响可能累积，导致数据读取失败。整个检测窗口也可以随着经过存储单元的循环的数目的增加而减小。这种效应可以由在与存储单元相关联的隧道氧化物和/或氧化物-硅界面中捕获的陷阱和电荷的数量的增加引起。
在一个或多个实施例中，可以通过使用编程和擦除算法来减轻检测窗口的移位和变窄，该编程和擦除算法确保处于编程状态的所有存储单元具有高于IPG的单元电流，并且擦除状态具有低于IER的单元电流。这可以确保在每个擦除和/或编程循环之后保持检测窗口的宽度。
图2示出根据一个或多个实施例的非挥发性存储器系统200。在示例实施例中，非挥发性存储器系统200可以包括1000位单多晶硅双晶体管单电容非挥发性存储单元。存储单元可以各自包括浮置多晶硅栅极和单层多晶硅(参见共同拥有的美国专利No.7,983,081)。其它类型的存储单元在本文所讨论的示例性实施例的范围内。
非挥发性存储器系统200可以被配置为具有64个字，每个字具有16位的大小。显然，上述字和位的大小仅仅是为了说明的目的，并且其它大小在这里讨论的示例性实施例的范围内。非挥发性存储器系统200可以包括6位的地址(AD)总线，16位的数据(D)总线，程序(PG)控制信号，擦除(ER)控制信号，读取信号和时钟(CLK)信号作为输入。非挥发性存储器系统200的输出可以包括16位的读数据总线(Q)和编程擦除结束(PEEND)信号。PG，ER和RD在CLK的上升沿检测到高时可以分别指示当前存储器访问是相应的编程周期，擦除周期和读取周期。在程序访问期间，可以从D输入程序数据。在读访问期间，读数据可以输出到Q。
如图2所示，非挥发性存储器系统200可以包括存储模块210、状态机220、存取接口240、数据寄存器260、检测放大模块270、数据比较模块280和检测参考发生器290。在一个或多个实施例中，存储模块210可以包括一个或多个存储器阵列212，行译码器/字线(WL)/控制栅极(CG)驱动模块214和列译码器/公共(COM)位线(BL)驱动模块216。图3示出了两行和两列的示例存储器阵列300；所述示例性存储器阵列300可以是存储器阵列212的一部分。显然，基于图2-3中的示例性存储器阵列300/存储器阵列212的示意图，非挥发性存储器设计领域可以包括更多行和列的存储器阵列。
此外，存储单元可以类似于共同拥有的美国专利No.7,983,081中描述的存储单元。回到图3，存储单元可以通过控制栅极信号CG0和CG1、字线WL0和WL1、公共信号COM0和COM1、位线BL0和BL1以及深N-井信号DNW来存取。图3以适当顺序(晶体管302-324)示出存储单元(326-332)的组成晶体管元件。前述存储单元信号可在存储器存取循环期间被驱动到不同电压：擦除，编程和读取。
参考图2-3，行解码器/WL/CG驱动模块214的行解码器可以解码来自存取接口240的行地址，并激活相应的CG信号和WL信号。CG，WL和DNW信号可以被驱动到用于不同存储器操作的特定电压。必要的电压可由并入行解码器/WL/CG驱动模块214中的不同电压发生器(未示出)产生。列解码器/COM/BL驱动模块216的列解码器可以解码来自存取接口240的列地址、相应的COM信号和BL信号。再次，在不同存储器操作期间可以将COM和BL信号驱动到特定电压，并且由结合在列解码器/COM/BL驱动模块216中的不同电压发生器(未示出)产生所需的电压。
在共同拥有的美国专利No.7,983,081中详细列出了在编程、擦除和读取操作期间不同的CG，WL，DNW，COM和BL电压。状态机220可以从存取接口240接收存储器存取信号，并且输出控制信号：用于利用验证操作(将在下面讨论)控制编程操作的PGC和PGPulse，用于再次验证操作来控制擦除操作的ERC和ERPulse(下面将讨论)以及用于控制存储模块210的读取操作的RDC和RDV。
访问接口240可将存储模块210外部的输入控制和地址信号AD，ER，PG，RD和CLK锁存和缓冲到状态机220和非挥发性存储器系统200的其它功能模块。CLK可以提供用于控制存储模块210的操作的同步定时。访问接口240还可以向来自状态机220的外部输出控制信号PEEND提供锁存和缓冲。PEEND的高状态的确定可以用信号通知程序的结束或擦除操作。
数据寄存器260可以包括数据寄存器，用于在编程操作期间锁存来自D的输入写入数据并将所述锁存的输入写入数据提供给列解码器/COM/BL驱动模块216。检测放大模块270可使用由检测参考发生器290提供的检测参考电流IRF确定从列解码器/COM/BL驱动模块216输入的数据的极性。通过检测放大模块270的所得到的检测数据可输出到Q用于驱动到外部输出。所述检测数据还可以被输入到数据比较模块280。
数据比较模块280可以具有两组输入：(i)来自检测放大模块270的输出的Q数据，以及(ii)从数据寄存器260的输出写入数据。这两组输入数据可以在每个编程和擦除操作期间进行比较，然后可以将比较结果输出到信号MATCH。当驱动为高时，MATCH信号可以指示Q总线中的检测数据与写数据匹配(例如，在写数据总线中)。数据比较模块280可以由在编程操作和擦除操作的验证阶段期间由状态机220生成的读取验证信号RDV激活。
检测参考发生器290可产生参考电流IRF及输出IRF至检测放大模块270。在检测参考发生器290内，具有不同电流输出的三个电流源可在不同存储器操作期间选择性地选通到输出IRF信号。在读取操作期间，耦合在IRD电流源和输出IRF之间的SRD开关可以被接通。同样地，在编程操作期间，可以接通耦合在IPG电流源和输出IRF之间的SPG开关。在擦除操作期间，耦合在IER电流源和输出IRF之间的SER开关可以被导通。参考电流IPG和IER可以确定检测窗口的上限和下限。在典型情况下，IRD可以选择为具有等于IPG和IER之和除以2((IPG+IER)/2)的值。这可以将IRD放置在检测窗口的中间。
通常，所有输入信号可以与CLK的上升沿同步。然而，应注意，涉及将输入信号同步到CLK的下降沿的其它实施方案也在本文所论述的示范性实施例的范围内。输入信号PG，ER，RD和AD可以在CLK的上升沿由访问接口240内的数据锁存器锁存。来自D总线的输入数据也可以在CLK的上升沿由数据寄存器260中的数据锁存器锁存。
图4示出了非挥发性存储器系统200中的读取存取操作的时序波形。读取操作可以从外部存储器存取代理(未示出)开始，将读取地址置于AD中，并将读取控制信号RD驱动为高。读地址(A和B)和RD的高状态可以在CLK的下一个上升沿被锁存在存取接口240中。锁存的行地址可以被路由到行解码器/字线(WL)/控制门(CG)驱动模块214的行解码器的输入。行解码器可以解码行地址并激活相应的字线WL以及存储模块210的存储器阵列212中的控制栅极CG。锁存的列地址可以被路由到列解码器/COM/BL驱动模块216的列解码器的输入。
列解码器可以解码列地址并激活相应的公共COM和位线BL。然后可以激活由行和列地址选择的存储器阵列212的存储单元，随后可以将其单元电流流到检测放大模块270的输入。在存取接口240中，可以锁存RD的高状态，并且锁存输出可以被输入到状态机220；RDC可以从状态机220输出。然后可以将RDC路由到检测放大模块270的输入以激活其中的检测放大器。在检测参考发生器290中，RDC的高状态可致使开关SRD导通；因此，读取参考电流IRD可被路由到IRF且输入到检测放大模块270。在检测放大模块270中，可通过将读取单元电流(例如，ICC)与参考电流IRD进行比较来确定输出数据极性。然后可以将检测放大模块270的输出(数据)呈现给Q总线(数据)。
在程序存取操作期间，本文所论述的示范性实施例可在状态机220上(或在通用处理器(例如，微处理器)实施方案上)执行程序序列和读取指令。在一个或多个实施例中，上述指令序列可以取代通常采用的传统固定时间编程。在一个或多个实施例中，代替使用长的固定编程时间(例如，50μs)，可以使用具有小的编程时间步长(例如，5μs)的编程验证循环。图5示出根据一个或多个实施例的详细描述在执行程序序列期间所涉及的操作和具有验证的读指令的流程图。在一个或多个实施例中，操作502可以涉及复位编程循环计数器(PGM_CNT)、清除编程擦除结束标志PEEND和编程擦除失败标志PEFAIL。
在一个或一个以上实施例中，操作504可涉及基于其寻址而发出读取操作以从预期存储器位置读取数据。在一个或多个实施例中，操作506可以涉及将读取数据与要编程的数据进行比较。在一个或多个实施例中，如果读取数据与要编程的数据匹配，则操作508可以涉及设置PEEND标志和终止程序访问。在一个或多个实施例中，如果读取数据与要编程的数据不匹配，则操作510可以涉及检查编程循环计数器是否达到其最大值(PGM_CNT_MAX)。
在一个或一个以上实施例中，如果编程循环计数器尚未达到PGM_CNT_MAX，那么操作512可涉及产生编程脉冲(PGPulse)以在所寻址位置处将存储器阵列212的存储单元编程预设编程时间步长。在一个或多个实施例中，操作514可以包括递增编程循环计数器。在一个或多个实施例中，然后可以将控制传递到操作504，随后完成读取，验证和编程操作的另一循环。在一个或多个实施例中，当编程循环计数器达到PGM_CNT_MAX时，可以终止该过程；这里，可以在操作516中设置PEEND和PEFAIL标志。在一个或多个实施例中，这可以指示编程操作不成功，并且期望的写数据不能被正确地存储在期望的存储器位置。
在一个或多个实施例中，如上所述，包括验证的上述程序和读取指令序列可以包括在每个编程步骤之后的读取操作和比较操作。这可确保存储器阵列212的存储单元未被欠编程且每一经编程的存储单元具有大于IER(上文所论述的检测窗口的上限)的单元电流。此外，这可以限制存储单元过度编程的量，因为字内的存储单元彼此非常接近并且类似地对相同的编程电压和时间做出响应。由于前述字内的存储单元的紧密接近以及随之而来的响应的相似性，在同一字中编程每个存储单元所需的编程步骤的数量可能不会变化太多。
图6示出了用于上面讨论的程序访问的非挥发性存储器系统200的时序波形。信号CLK、PG、AD和D可以是非挥发性存储器系统200的外部输入。信号PEEND和PEFAIL可以是来自非挥发性存储器系统200的外部输出。其他信号可以是内部信号。在一个或多个实施例中，对非挥发性存储器系统200的程序访问可以分别从驱动地址A和写数据DA到输入地址总线AD和数据总线D的外部代理(未示出)开始。在一个或多个实施例中，所述外部代理还可以驱动程序访问信号PG高电平。
在一个或多个实施例中，在非挥发性存储器系统200内部，地址A可以被锁存在存取接口240中。在一个或多个实施例中，行地址可以被传递到上面讨论的行解码器，列地址被传递到上面讨论的列解码器。在一个或多个实施例中，写数据DA可以被锁存在数据寄存器260中并被驱动到写数据总线。在一个或多个实施例中，PG可以被传递到状态机220。图7示出了程序状态机700的示例实现，其可以是执行程序序列和具有验证的读指令的状态机220的一部分。在一个或多个实施例中，编程状态机700还可以生成外部输出信号PEEND和PEFAIL。
在一个或多个实施例中，状态机220可以包括定序器702和控制寄存器752。在一个或多个实施例中，定序器702可以包括D寄存器704、置位复位(SR)触发器706、或门708、脉冲发生器710和脉冲发生器712。在一个或多个实施例中，定序器702可以生成控制信号RDV和PGPulse，用于分别控制上述的程序和读指令序列的验证阶段和程序阶段。在一个或多个实施例中，控制寄存器752可以包括寄存器PGM_CNT_MAX 754、位计数器(例如，4位计数器)PGM_CNT 756、异或门758、SR触发器760、SR触发器762和OR门。在一个或多个实施例中，控制寄存器752可以控制上面讨论的程序验证处理(基于执行程序和读取指令的序列)的终止，并且设置标志PEEND和PEFAIL的状态。
在一个或一个以上实施例中，参考上文所论述的程序存取，定序器702的输入PG可在CLK的上升沿(或下降沿，取决于实施方案)处由D寄存器704锁存。在一个或多个实施例中，输出信号PGL的高状态可以将SR触发器706的输出PGC设置为高。在一个或多个实施例中，PGC可以保持高，直到程序验证算法完成。在一个或多个实施例中，PGL的高状态还可将PGM_CNT 756复位为0，SR触发器760，SR触发器762及其输出PEFAIL和PEEND复位为0。
在一个或一个以上实施例中，PGL的高状态可致使或门708的输出变高。在一个或多个实施例中，在下一个时钟周期中，PGL变低。在脉冲发生器710的触发(T)输入处的PGL的高到低转变以及随后的高到低转变导致RDV在下一个CLK上升沿中变高。在一个或多个实施例中，脉冲发生器710的T输入可以是边沿触发的，例如由在其T输入端的信号的下降沿触发。在一个或多个实施例中，RDV可以在一个CLK周期内保持高电平。在一个或多个实施例中，RDV的高状态可以使得由行和列地址选择的存储单元导通，并且将其单元电流路由到检测放大模块270。
在一个或一个以上实施例中，PGC的高状态可选择编程参考电流IPG作为到检测放大模块270的输入。在一个或一个以上实施例中，如果选定的编程单元电流在检测放大模块270中超过IPG，那么Q总线中的对应读取数据位可具有1的数据极性。在一个或一个以上实施例中，可将读取数据与数据比较模块280中的写入数据进行比较。在一个或一个以上实施例中，如果比较指示匹配，则可以将MATCH信号驱动为高以将图7中的输出SR触发器762设置为高状态。在一个或多个实施例中，PEEND可以被驱动为高，并且程序访问终止，脉冲发生器710和脉冲发生器712都复位。
在一个或多个实施例中，如果Q总线中的读取数据与写入数据不匹配，则脉冲发生器712可以在RDV变低之后在CLK的下一个上升沿驱动PGPulse为高。在一个或多个实施例中，PGPulse的高状态可以使得行解码器和列解码器中的高电压发生器能够产生在由行和列地址选择的存储单元中引起热沟道电子隧穿所需的不同电压。在一个或多个实施例中，PGPulse的持续时间可以确定编程的持续时间。在一个或多个实施例中，时间/CLK周期PGPulse的量可以等于图5所示的流程图的程序时间步长。
在示例中，程序时间步长可以被设置为5μs。在示例中，可以使用对预定数量的CLK周期进行计数的二进制计数器来构造脉冲发生器。一旦达到预定数量的CLK周期，PGPulse可被驱动为低，这又导致脉冲发生器710将驱动RDV高达一个CLK周期。PGM_CNT 756可以通过PGPulse递增。如图6的时序图所示，可交替地产生RDV和PGPulse，直到MATCH信号变高或PGM_CNT 756中的值等于PGM_CNT_MAX 758中的预设值。在MATCH信号变高之前达到预设值的情况下，SR触发器760和SR触发器762都可以被置位，从而使PEEND和PEFAIL变高。
在擦除访问期间，本文所讨论的示例性实施例可以根据图8所示的流程图执行擦除和读取指令序列。再次，类似于与图5相关的讨论，擦除与验证算法可以用于替代常用的简单固定时间擦除操作。在一个或多个实施例中，代替使用长且固定的擦除时间(例如，50ms)，可以采用具有小的擦除时间步长(例如5ms)的擦除验证循环。
参考图8的流程图，操作802可以涉及复位擦除循环计数器(ERS_CNT)并清除PEEND标志和PEFAIL标志。在一个或多个实施例中，操作804可以涉及基于其寻址来执行读取操作以从期望的擦除位置(存储器位置)读取数据。在快闪存储器的情况下，每一擦除存取可擦除跨越多个地址位置的存储单元的块或页。块中的地址数量可以从1到存储器中的所有地址位置变化。在这里讨论的示例性实施例的示例实现中，擦除块或页大小是每个16位的4个字。
然而，在一个或多个实施例中，可以一次执行一个地址位置的读取验证操作(将要讨论的806,808)。在一个或多个实施例中，操作806可以涉及将读取数据字与数据“全0”进行比较，其中字的每个位具有值/极性为0(或1，在替代实现中在此讨论的示例性实施例)。在一个或多个实施例中，如果比较产生所有读取数据位为0，则可重复操作804和806，直到比较失败或访问的存储器页中的每个字被验证为“全0”。在一个或更多实施例中，如果被访问页中的每个字都具有“全0”数据，则操作808可以涉及设置PEEND标志并终止擦除访问。
在一个或多个实施例中，如果操作806中的比较的结果是失配，则操作810可以涉及检查擦除循环计数ERS_CNT是否已经达到其最大计数值ERS_CNT_MAX。在一个或多个实施例中，如果ERS_CNT尚未达到ERS_CNT_MAX，则操作812可以涉及生成擦除脉冲以擦除预设擦除时间步长所访问页面中的所有存储单元。在一个或多个实施例中，操作814可以涉及增加ERS_CNT。在一个或多个实施例中，可以将控制传递到操作804和806的集合，之后完成读，验证和擦除操作的另一循环。
在一个或多个实施例中，如果ERS_CNT达到ERS_CNT_MAX，则可以终止擦除访问过程；这里，在操作816中设置PEEND和PEFAIL标志，从而指示擦除操作不成功，并且所访问页面中的一些或全部存储单元具有大于检测窗口的下限(IPG)的单元电流。
在一个或多个实施例中，具有验证的上述擦除和读取指令序列可以确保存储单元未被欠擦除。此外，上述擦除和读取指令的序列可以限制过擦除的量，因为页内的存储单元彼此非常接近并且类似地响应于擦除电压；由于接近和响应的相似性，擦除同一页中的每个存储单元所需的擦除步骤的数量可能不会变化很多。
图9示出了用于上述擦除存取的非挥发性存储器系统200的时序波形。信号CLK、ER和AD可以是非挥发性存储器系统200的外部输入。信号PEEND和PEFAIL可以是来自非挥发性存储器系统200的外部输出。再次，其它信号可以是内部信号。应当注意，擦除存取的时序图与图6所示的程序存取的时序图非常相似。在一个或多个实施例中，对非挥发性存储器系统200的擦除存取可以从外部代理(未示出)分别驱动页地址A到输入地址总线AD和数据总线D。
在一个或多个实施例中，外部代理还可以将擦除访问信号ER驱动为高。在一个或多个实施例中，地址A可以被锁存在非挥发性存储器系统200内部的处理接口240中。在示例中，存储器阵列212可以被布置为使得每行包含4个字的一页。然后可以将行地址传递到行解码器。然而，当整个页被擦除时，Col Addr总线中的列地址可能被忽略。列地址可以由列解码器中的二进制计数器(未示出)产生。
可以通过PEEND的高状态来复位地址计数器。当ERC信号为高时，可以选择地址计数器的输出以在擦除存取期间驱动列解码器。列地址计数器可以由RDV和ERC信号的高状态使能，并且通过CLK信号的触发而增加。数据寄存器260可以被复位，使得写数据总线中的所有数据位具有0值/极性。然后，信号ER可以被传递到状态机200。
图10示出擦除状态机1000的示例，擦除状态机1000可以是生成用于验证擦除操作的控制信号的状态机220的一部分。应注意，用于擦除操作的状态机220可类似于用于上文所论述的编程操作的状态机220。唯一的区别可能在于类似于图7的脉冲发生器710和脉冲发生器712的脉冲发生器的构造。这里，可能需要模拟脉冲发生器710产生高达四个时钟周期的高输出周期，以使用于所处理页面的4个字的连续读取验证周期。模拟到脉冲发生器712的输出脉冲宽度可能需要等于5ms的擦除步进持续时间。
同样，状态机220可以包括定序器1002和控制寄存器1052。定序器1002可以包括D寄存器1004、SR触发器1006、OR门1008、OR门1010、AND门1012、脉冲发生器1014(类似于脉冲发生器710)和脉冲发生器1016(类似于脉冲发生器712)。定序器1002可以分别为算法的验证阶段和编程阶段生成控制信号RDV和ERPulse。控制寄存器1052可以包括寄存器ERS_CNT_MAX 1054、位计数器(例如，4位计数器)ERS_CNT 1056、异或门1058、SR触发器1060、SR触发器1062、或门1064和与门1066。控制寄存器1052可以控制擦除验证执行的结束以及标志PEEND和PEFAIL的状态的设置。
在一个或多个实施例中，关于擦除处理，输入ER可以在CLK的上升沿(或下降沿，取决于其实现)被D寄存器1004锁存。输出信号ERL的高状态可以将SR触发器1006、ERC、高电平和擦除循环计数器ERS_CNT 1056的输出设置为0。ERC可以保持高，直到编程验证算法完成。ERL的高状态还可以复位SR触发器1060和SR触发器1062及其输出、PEFAIL和PEEND为0，从而开始执行程序验证算法/指令序列。
在下一个时钟周期之前，ER可以变低。这可能导致ERL在下一个时钟周期开始时变为低电平。ERL的高到低转变可导致脉冲发生器1014的T输入经历高到低转变，并且其输出RDV在下一个CLK上升沿中变为高。脉冲发生器1014可以是边沿触发的；脉冲发生器1014可以由其T输入端处的信号的下降沿触发。RDV的高状态可以使得由行地址所选择的存储单元和地址计数器中的列地址导通，并且其单元电流被路由到检测放大模块270。
ERC的高状态可选择编程参考电流IER作为到检测放大模块270的输入。在检测放大模块270中，如果选定单元电流小于IER，则Q总线中的对应读取数据位具有数据极性0。可以将读取数据与数据比较模块280中的“全0”数据进行比较，如果比较是不匹配，则与门1012的输出可以变高，这导致或门1010变为高，从而复位脉冲发生器1014将其RDV输出到低。如果比较是匹配，则可以将MATCH信号驱动为高。MATCH的高状态可以导致与门1012的输出变低。
当PEEND保持低时，或门1010的输出可保持低，并且脉冲发生器1014可不复位；脉冲发生器1014的输出可以继续驱动RDV高。列解码器中的地址计数器可在CLK的下一个上升沿递增1。然后，可以开始读取和比较第二个字。如果第二字数据比较结果匹配，则读取和比较操作可以继续到第三字。读取和比较操作可以继续，直到发生不匹配或者将第四个字与匹配进行比较。如果在任何数据比较中发生不匹配，则与门1012和或门1010的输出可以变高，由此复位脉冲发生器1014并使RDV变低。
RDV的高到低转变可致使脉冲产生器1016在CLK的下一上升沿中将其输出ERPulse驱动为高。高状态的ERP脉冲可以使得行解码器和列解码器中的高电压发生器能够产生在由行和列地址选择的存储单元中引起Fowler-Nordheim(FN)隧穿所必需的不同电压。ERP脉冲的持续时间可以确定擦除操作的持续时间。ERP脉冲可以被设计为保持高达多个CLK周期，使得ERP脉冲高电平时间等于图8所示的流程图的擦除时间步长。在一个示例中，擦除时间步长可以被设置为5ms。
然后，脉冲发生器1016的输出可以变低。ERS_CNT 1056可以通过ERP脉冲的切换而增加。如图9的时序图所示，可以交替地产生RDV和ERP脉冲，直到MATCH信号变高并且在所有四个读取和比较周期中保持高，或者ERS_CNT 1056中的值等于ERS_CNT_MAX 1054中的预设值。在页面中的所有4个字在等于“全0”的数据之前达到预设值，异或门1058的输出变为高，从而将SR触发器1060和SR触发器1062、PEFAIL和PEEND的输出设置为高。这可以发信号通知擦除处理的终止；所处理的存储单元中的一些或全部不能在检测窗口的下限IER以下被擦除。
当脉冲发生器1014在第四CLK周期驱动RDV为高时，脉冲发生器1014也可以驱动其输出UP高。在所有4个字等于“全0”的数据的情况下，UP和MATCH可以为高，导致与门1066和或门1064的输出变高；这可以将SR触发器1062的输出PEEND设置为高，并且在脉冲发生器1014和脉冲发生器1016都复位的情况下终止擦除处理。PEEND的高状态和PEFAIL的低状态可以指示擦除操作成功地将所处理的页中的所有存储单元的电流降低到低于IER(检测窗口的下限)的值。
图11示出使用类似于本文所讨论的示例性实施例的方案实现的非挥发性存储器系统200的存储单元电流分布，其中IER设置为2μA/单元，IPG设置为21μA/单元。这里，对存储器的不同数量的耐久性进行单元电流分布循环测量并绘制。如图11所示，即使在10K编程-擦除循环之后，检测窗口(SW)也被良好地维持，从而指示高耐久性。
图12示出通过处理器1202和/或存储控制器1204的状态机220的实例性替代实施方案。在此，处理器1202和/或存储控制器1204可执行具有验证的编程擦除指令(例如，显示为具有验证的程序擦除指令1206)。
图13示出了详细描述状态机220的方法中涉及的操作的过程流程图，状态机220被配置为根据状态机220执行与在非挥发性存储器(例如，存储器阵列212)上执行的编程操作相关的指令序列。在一个或多个实施例中，操作1302可以涉及在状态机220中实现编程循环计数器(例如，PGM_CNT 756)。在一个或多个实施例中，操作1304可以涉及为非挥发性存储器的存储单元的电流预设阈值(例如，IPG)、时间步长(5μs)和所实现的编程循环计数器的最大值(例如，PGM_CNT_MAX 754)。在一个或多个实施例中，操作1306可以涉及复位所实现的编程循环计数器。
在一个或多个实施例中，操作1308可以涉及在预期的一组存储器位置的每个存储器位置对非挥发性存储器编程。在一个或多个实施例中，操作1308的子操作可以涉及基于对每个存储器位置的寻址来读取来自每个存储器位置的数据，确定来自被寻址的每个存储器位置的读取数据与要被编程到其的数据不匹配，产生脉冲(例如，PGPulse)，以在确定读取数据和要编程的数据之间的不匹配之后，在寻址了预设时间步长的每个存储器位置处对非挥发性存储器进行编程，以及在生成与所寻址的每个存储器位置的编程相关的编程脉冲之后递增编程循环计数器。
在一个或多个实施例中，操作1310可以包括确定递增后的编程循环计数器达到其预设的最大值。在一个或多个实施例中，操作1312可以包括基于编程循环计数器已经达到其预设最大值的确定结束对非挥发性存储器的编程操作。在一个或多个实施例中，操作1314可以涉及在编程操作终止之后，基于编程循环计数器将非挥发性存储器的每个编程的存储单元的电流维持在高于预设阈值的水平，结合编程所寻址的每个存储器位置的预设时间步长和编程循环计数器的预设最大值来实现。
图14示出详细描述状态机220的方法中涉及的操作的过程流程图，状态机220被配置为根据状态机220执行与在非挥发性存储器(例如，存储器阵列212)上执行的擦除操作相关的指令序列。在一个或多个实施例中，操作1402可以涉及实现擦除循环计数器(例如，ERS_CNT 1056)。在一个或多个实施例中，操作1404可以涉及预设非挥发性存储器的存储单元的电流的阈值(例如，IER)、时间步长(例如5ms)和最大值(例如，ERS_CNT_MAX 1058)的擦除循环计数器。在一个或多个实施例中，操作1406可以涉及复位所实现的擦除循环计数器。
在一个或多个实施例中，操作1408可以涉及在存储器位置的预期集合的每个存储器位置处对非挥发性存储器执行擦除操作。在一个或多个实施例中，操作1408的子操作可以包括基于对每个存储器位置的寻址来从每个存储器位置读取数据位，确定来自每个被寻址的存储器位置的读取数据位与仅包括极性等于0或1的位的数据工作不匹配，在确定读取数据位之间的失配之后，产生擦除脉冲(例如，ERP脉冲)以在寻址预设时间步长的每个存储器位置擦除非挥发性存储器的读取数据位，并且所述数据字仅包括具有等于0或1的极性的位，以及在产生与所寻址的每个存储器位置的读取数据位的擦除相关的擦除脉冲之后递增擦除循环计数器。
在一个或多个实施例中，操作1410可以包括确定递增的擦除循环计数器达到其预设的最大值。在一个或多个实施例中，操作1412可以包括基于擦除循环计数器已经达到其预设最大值的确定结束在非挥发性存储器上的擦除操作。在一个或多个实施例中，操作1414可以包括在擦除操作终止之后，基于擦除循环计数器将处于低于预设电流阈值水平的非挥发性存储器的每个擦除存储单元的电流保持，结合从所寻址的每个存储器位置擦除读取数据位的预设时间步长和擦除循环计数器的预设最大值来实现。
应注意，上文所论述的所有电流、位极性和CLK边缘触发仅用于说明性目的，且替代实施方案在本文中所论述的示范性实施例的范围内。
虽然已经参考具体示例实施例描述了本实施例，但是将显而易见的是，在不脱离各种实施例的更广泛的精神和范围的情况下，可以对这些实施例进行各种修改和改变。例如，本文所描述的各种设备和模块可以使用硬件电路(例如，基于CMOS的逻辑电路)、固件、软件或硬件、固件和软件的任何组合来实现和操作(例如，体现在非暂时性可机读介质)。例如，各种电气结构和方法可以使用晶体管、逻辑门和电路(例如，专用集成(ASIC)电路和/或数字信号处理器(DSP)电路)来实现。
另外，应当理解，本文公开的各种操作，过程和方法可以体现在与数据处理系统(例如，处理器1202和/或处理器)兼容的可机读介质和/或机器可处理介质中，或实现状态机220的存储控制器1204)。因此，说明书和附图被认为是说明性的而不是限制性的。

Claims (21)

1.一种保持非挥发性存储器存储单元电流检测窗口的方法，包括以下步骤：
在状态机中实现编程循环计数器；
预设非挥发性存储器存储单元的电流阈值、所实现的编程循环计数器的时间步长和最大值；
复位所实现的编程循环计数器；
在所述非挥发性存储器的预设的一组存储器位置的每个存储器位置编程，其包括以下步骤：
基于其寻址从每个存储器位置读取数据；
确定来自所寻址的每个存储器位置的读取数据与要被编程到其的数据不匹配；
在确定所述读取数据与要编程的数据之间的失配之后，产生编程脉冲以在所述预设时间步长寻址的每个存储器位置处将所述非挥发性存储器编程；以及
在产生与所寻址的每个存储器位置的编程相关的编程脉冲之后递增编程循环计数器；
确定递增后的编程循环计数器达到其预设的最大值；
基于所述编程循环计数器已经达到其预设最大值的确定结束对所述非挥发性存储器的编程操作；以及
在所述编程操作终止之后，基于所述编程循环计数器结合每个被寻址的存储器位置和编程循环计数器的预设最大值实现所述编程的预设时间步长，在高于所述预设阈值水平处保持所述非挥发性存储器的每个编程的存储单元的电流。
2.根据权利要求1所述的保持非挥发性存储器存储单元电流检测窗口的方法，其特征在于：所述方法还包括以下步骤：
预设所述非挥发性存储器存储单元的电流的另一阈值；以及
在对所述非挥发性存储器存储单元执行擦除操作之后，将所述每个存储单元的电流保持在低于预设的另一阈值水平。
3.根据权利要求2所述的保持非挥发性存储器存储单元电流检测窗口的方法，其特征在于：所述方法还包括以下步骤：
基于在高于所述预设电流阈值的存储单元编程状态中的电流的维持以及在所述存储器的擦除状态下的电流的维持，所述非挥发性存储器的检测放大模块的电流检测窗口的宽度处于所述非挥发性存储器的期望水平。
4.根据权利要求1所述的保持非挥发性存储器存储单元电流检测窗口的方法，其特征在于：所述方法还包括使用定序器和一组控制寄存器来实现所述状态机。
5.根据权利要求4所述的保持非挥发性存储器存储单元电流检测窗口的方法，其特征在于：所述方法还包括用脉冲发生器电路和逻辑门和触发器中的至少一个来实现所述定序器。
6.根据权利要求4所述的保持非挥发性存储器存储单元电流检测窗口的方法，其特征在于：所述方法还包括以下步骤：
将所述编程循环计数器实施为所述控制寄存器中的位计数器；以及
实现编程循环计数器的最大值作为所述控制寄存器中的寄存器。
7.根据权利要求1所述的保持非挥发性存储器存储单元电流检测窗口的方法，其特征在于：所述方法还包括通过所述非挥发性存储器的处理器和存储控制器中的至少一个来实现所述状态机。
8.一种保持非挥发性存储器存储单元电流检测窗口的方法，包括以下步骤：
在状态机中实施擦除循环计数器；
预设非挥发性存储器存储单元的电流的阈值、所实施的擦除循环计数器的时间步长和最大值；
复位所实施的擦除循环计数器；
在预设的一组存储器位置的每个存储器位置对所述非挥发性存储器执行擦除操作，所述预设的每个存储器位置处的擦除操作包括：
基于每个存储器位置的寻址从所述每个存储器位置读取数据位；
确定来自所寻址的每个存储器位置的读取数据位与仅包括极性等于0和1之一的位的数据字不匹配；
在确定所述读取数据位与所述数据字之间的不匹配的情况下产生擦除脉冲以擦除在寻址所述预设时间步长的每一存储器位置处的所述非挥发性存储器的所述读取数据位，所述数据字仅包含极性等于0和1之一；以及
在产生与所寻址的每个存储器位置的读取数据位擦除相关的擦除脉冲之后递增所述擦除循环计数器；
确定递增的擦除循环计数器达到其预设的最大值；
基于所述擦除循环计数器已经达到其预设最大值的确定结束所述非挥发性存储器上的擦除操作；以及
在所述擦除操作结束之后，基于所述擦除循环计数器实施方式结合从所寻址的每个存储器位置和擦除循环计数器的预设最大值擦除读取数据位的预设时间步长，将所述非挥发性存储器的每个擦除存储单元的电流保持在低于所述预设电流阈值。
9.根据权利要求8所述的保持非挥发性存储器存储单元电流检测窗口的方法，其特征在于：所述方法还包括以下步骤：
预设所述非挥发性存储器存储单元的电流的另一阈值；以及
在对所述非挥发性存储器存储单元进行编程操作之后，将所述每个存储单元的电流保持在高于所述预设的另一电流阈值。
10.根据权利要求9所述的保持非挥发性存储器存储单元电流检测窗口的方法，其特征在于：所述方法还包括以下步骤：
基于在低于预设阈值的水平的存储单元的擦除状态下的电流的维持以及在存储器的编程状态中的电流的维持，所述非挥发性存储器的检测放大模块的电流检测窗口的宽度处于所述非挥发性存储器的期望水平。
11.根据权利要求8所述的保持非挥发性存储器存储单元电流检测窗口的方法，其特征在于：所述方法还包括使用定序器和一组控制寄存器来实现所述状态机。
12.根据权利要求11所述的保持非挥发性存储器存储单元电流检测窗口的方法，其特征在于：所述方法还包括用脉冲发生器电路以及逻辑门和触发器中的至少一个来实现所述定序器。
13.根据权利要求11所述的保持非挥发性存储器存储单元电流检测窗口的方法，其特征在于：所述方法还包括以下步骤：
将所述擦除循环计数器实施为所述控制寄存器中的位计数器；以及
实现擦除循环计数器的最大值作为控制寄存器集合中的寄存器。
14.根据权利要求8所述的保持非挥发性存储器存储单元电流检测窗口的方法，其特征在于：所述方法还包括通过所述非挥发性存储器的处理器和存储控制器中的至少一个来实现所述状态机。
15.一种保持非挥发性存储器存储单元电流检测窗口的系统，包括存储单元的非挥发性存储器以及状态机，所述状态机与所述非挥发性存储器耦合，所述状态机被配置为执行其中的指令序列，所述指令序列与在所述非挥发性存储器上执行的编程操作和擦除操作中的至少一个相关，其中，基于在所述编程操作期间执行所述指令序列时，所述状态机还被配置为：
在其中实现编程循环计数器，预设用于所述非挥发性存储器存储单元的电流的第一阈值、所实现的编程循环计数器的第一时间步长和最大值，复位已实现的编程循环计数器，在所述预设的存储器位置的每个存储器位置编程所述非挥发性存储器，在所述预设的每个存储器位置处的所述编程包括：
基于每个存储器位置的寻址从所述每个存储器位置读取数据，确定来自所寻址的每个存储器位置的读取数据与要被编程到其的数据不匹配，在确定读取数据和要编程的数据之间的失配之后，产生编程脉冲以在寻址于预设的第一时间步长的每个存储器位置处对所述非挥发性存储器编程，以及在产生与所寻址的每个存储器位置的编程相关的编程脉冲之后递增所述编程循环计数器，确定递增后的编程循环计数器达到其预设的最大值，基于所述编程循环计数器已经达到其预设最大值的确定结束对所述非挥发性存储器的编程操作，以及
在所述编程操作终止之后，基于所述编程循环计数器结合编程所寻址的每个存储器位置和编程循环计数器的预设最大值实现预设的第一时间步长，将所述非挥发性存储器的每个编程的存储单元的电流保持在高于所述预设的第一阈值的水平处；
且其中，基于在所述擦除操作期间执行所述指令序列时，所述状态机还被配置为：
在其中实现擦除循环计数器，预设非挥发性存储器的存储单元的电流的第二阈值，第二时间步长和所实现的擦除循环计数器的最大值，复位实现的擦除循环计数器，在所述预设的存储器位置的每个存储器位置对所述非挥发性存储器执行擦除操作，所述预设的每个存储器位置处的擦除操作包括：
基于其寻址从每个存储器位置读取数据位，确定来自所寻址的每个存储器位置的读取数据位与仅包括极性等于0和1之一的位的数据字不匹配；在确定读取数据位和仅包括极性相等的数据字之间的失配之后，产生擦除脉冲以擦除在寻址所述预设第二时间步长的每个存储器位置处的非挥发性存储器的读取数据位至0和1，和在产生与所寻址的每个存储器位置的读取数据位的擦除相关的擦除脉冲之后递增擦除循环计数器，确定递增的擦除循环计数器达到其预设的最大值，基于所述擦除循环计数器已经达到其预设最大值的确定结束对所述非挥发性存储器的擦除操作，在所述擦除操作终止之后，基于所述擦除循环计数器实施方式结合所述从所寻址的每个存储器位置和擦除循环计数器的预设最大值擦除读取数据位预设的第二时间步长，维持所述非挥发性存储器的每个被擦除存储单元的电流在低于所述预设第二电流阈值。
16.根据权利要求15所述的保持非挥发性存储器存储单元电流检测窗口的系统，其特征在于：所述系统还包括耦合到所述非挥发性存储器的检测放大模块，其中所述状态机还被配置为基于在高于预设的第一水平的存储单元的编程状态中的电流的维持和在低于预设的第二电流阈值的存储单元的擦除状态下的电流的维持，将所述检测放大模块的电流检测窗口的宽度维持在其期望电流阈值。
17.根据权利要求15所述的保持非挥发性存储器存储单元电流检测窗口的系统，其特征在于：所述状态机用定序器和一组控制寄存器来实现。
18.根据权利要求17所述的保持非挥发性存储器存储单元电流检测窗口的系统，其特征在于：所述序列使用脉冲发生器电路以及逻辑门和触发器中的至少一个来实现。
19.根据权利要求17所述的保持非挥发性存储器存储单元电流检测窗口的系统，其特征在于：所述系统包括以下至少一个：
编程循环计数器被实现为所述控制寄存器中的位计数器，并且编程循环计数器的最大值被实现为所述控制寄存器中的寄存器，以及
擦除循环计数器还被实现为所述控制寄存器中的位计数器，并且擦除循环计数器的最大值也被实现为所述控制寄存器中的寄存器。
20.根据权利要求15所述的保持非挥发性存储器存储单元电流检测窗口的系统，其特征在于：所述状态机通过所述非挥发性存储器的处理器和存储控制器中的至少一个来实现。
21.根据权利要求15所述的保持非挥发性存储器存储单元电流检测窗口的系统，其特征在于：所述非挥发性存储器的每个存储单元包括浮置多晶硅栅极和单层多晶硅。
CN201611113082.6A 2016-10-10 2016-12-07 保持非挥发性存储器存储单元电流检测窗口的方法及系统 Pending CN107919158A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/289,235 2016-10-10
US15/289,235 US9767914B1 (en) 2016-10-10 2016-10-10 Durable maintenance of memory cell electric current sense window following program-erase operations to a non-volatile memory

Publications (1)

Publication Number Publication Date
CN107919158A true CN107919158A (zh) 2018-04-17

Family

ID=59828526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611113082.6A Pending CN107919158A (zh) 2016-10-10 2016-12-07 保持非挥发性存储器存储单元电流检测窗口的方法及系统

Country Status (2)

Country Link
US (1) US9767914B1 (zh)
CN (1) CN107919158A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010182A (zh) * 2019-04-03 2019-07-12 湖南大佳数据科技有限公司 一种非易失性存储器的编程方法
CN110473583A (zh) * 2019-08-15 2019-11-19 山东华芯半导体有限公司 一种NAND Flash的操作检测方法
CN111863085A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种控制编程性能的方法和装置
CN112070196A (zh) * 2019-06-11 2020-12-11 四川谦泰仁投资管理有限公司 一种带外接电池的无源rfid芯片及标签
WO2023272548A1 (en) * 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Data protection for three-dimensional nand memory

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI652683B (zh) * 2017-10-13 2019-03-01 力旺電子股份有限公司 用於記憶體的電壓驅動器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697158A (zh) * 2004-04-26 2005-11-16 旺宏电子股份有限公司 电荷陷入存储单元的自收敛擦除方法及其系统
US20080123429A1 (en) * 2005-05-27 2008-05-29 Hynix Semiconductor Inc. Program method of flash memory device
US8670278B1 (en) * 2009-03-27 2014-03-11 Cypress Semiconductor Corporation Method and apparatus for extending the lifetime of a non-volatile trapped-charge memory
CN104835527A (zh) * 2014-02-10 2015-08-12 爱思开海力士有限公司 半导体器件及其操作方法
US20160064090A1 (en) * 2014-08-29 2016-03-03 Sandisk Technologies Inc. Charge Redistribution During Erase In Charge Trapping Memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396844A (en) 1979-10-30 1983-08-02 General Electric Company Method and apparatus for controlling distributed electrical loads
US4701845A (en) 1984-10-25 1987-10-20 Unisys Corporation User interface processor for computer network with maintenance and programmable interrupt capability
US4695946A (en) 1984-10-25 1987-09-22 Unisys Corporation Maintenance subsystem for computer network including power control and remote diagnostic center
US5619066A (en) 1990-05-15 1997-04-08 Dallas Semiconductor Corporation Memory for an electronic token
US5798961A (en) 1994-08-23 1998-08-25 Emc Corporation Non-volatile memory module
US6507523B2 (en) 2000-12-20 2003-01-14 Micron Technology, Inc. Non-volatile memory with power standby
US7447078B2 (en) 2005-04-01 2008-11-04 Sandisk Corporation Method for non-volatile memory with background data latch caching during read operations
US7206230B2 (en) 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
KR100706816B1 (ko) * 2006-03-10 2007-04-12 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법
US7551486B2 (en) 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
EP2075696A3 (en) 2007-05-10 2010-01-27 Texas Instruments Incorporated Interrupt- related circuits, systems and processes
US8040744B2 (en) 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
KR101653206B1 (ko) * 2010-01-19 2016-09-02 삼성전자주식회사 프로그램 검증 회로 및 이를 포함하는 비휘발성 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697158A (zh) * 2004-04-26 2005-11-16 旺宏电子股份有限公司 电荷陷入存储单元的自收敛擦除方法及其系统
US20080123429A1 (en) * 2005-05-27 2008-05-29 Hynix Semiconductor Inc. Program method of flash memory device
US8670278B1 (en) * 2009-03-27 2014-03-11 Cypress Semiconductor Corporation Method and apparatus for extending the lifetime of a non-volatile trapped-charge memory
CN104835527A (zh) * 2014-02-10 2015-08-12 爱思开海力士有限公司 半导体器件及其操作方法
US20160064090A1 (en) * 2014-08-29 2016-03-03 Sandisk Technologies Inc. Charge Redistribution During Erase In Charge Trapping Memory

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张虹: "《电路与电子技术》", 30 August 2015 *
蔡宽平: "《Verilog HDL数字集成电路高级程序设计》", 30 October 2015 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010182A (zh) * 2019-04-03 2019-07-12 湖南大佳数据科技有限公司 一种非易失性存储器的编程方法
CN110010182B (zh) * 2019-04-03 2023-07-18 湖南大佳数据科技有限公司 一种非易失性存储器的编程方法
CN111863085A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种控制编程性能的方法和装置
CN111863085B (zh) * 2019-04-29 2022-07-26 北京兆易创新科技股份有限公司 一种控制编程性能的方法和装置
CN112070196A (zh) * 2019-06-11 2020-12-11 四川谦泰仁投资管理有限公司 一种带外接电池的无源rfid芯片及标签
CN112070196B (zh) * 2019-06-11 2023-09-15 四川谦泰仁投资管理有限公司 一种带外接电池的无源rfid芯片及标签
CN110473583A (zh) * 2019-08-15 2019-11-19 山东华芯半导体有限公司 一种NAND Flash的操作检测方法
WO2023272548A1 (en) * 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Data protection for three-dimensional nand memory

Also Published As

Publication number Publication date
US9767914B1 (en) 2017-09-19

Similar Documents

Publication Publication Date Title
CN107919158A (zh) 保持非挥发性存储器存储单元电流检测窗口的方法及系统
US7417899B2 (en) Method of verifying flash memory device
JP3976839B2 (ja) 不揮発性メモリシステムおよび不揮発性半導体メモリ
US7376015B2 (en) Nonvolatile memory, semiconductor device, and method of programming to nonvolatile memory
CN100568392C (zh) 用于非易失性存储器的自升压技术
CN103730158B (zh) 非易失性半导体存储器、擦洗方法以及编程方法
CN101584006B (zh) 非易失性存储器中的经分割的软编程
KR100589928B1 (ko) 다중 레벨 데이터를 저장하는 비휘발성 메모리
JP2716906B2 (ja) 不揮発性半導体記憶装置
CN102422362B (zh) 存储器装置中的多电平编程检验
US9183937B2 (en) Method and apparatus for the erase suspend operation
CN102067233B (zh) 使用索引编程和减少的验证的非易失性存储器和方法
US9093172B2 (en) Method and apparatus for leakage suppression in flash memory in response to external commands
CN105283919A (zh) 半导体装置、预写程序以及复原程序
CN103943147B (zh) 使用温度传感器自适应软编程非易失存储器的系统及方法
EP0857346A1 (en) Overerase correction for flash memory which limits overerase and prevents erase verify errors
JP2013125576A (ja) 不揮発性半導体記憶装置
JP2012133833A (ja) 不揮発性半導体記憶装置
KR20120006936A (ko) 비휘발성 메모리 블록의 소프트 프로그램
US7453732B2 (en) Method for programming memory cells including transconductance degradation detection
CN101071640B (zh) 验证闪存器件的方法
US6668303B2 (en) Method for refreshing stored data in an electrically erasable and programmable non-volatile memory
KR20010070164A (ko) 불휘발성 반도체 기억 장치의 기입 방법
CN104751885B (zh) Flash芯片及应对flash芯片异常掉电的擦除或编程方法
CN102089827A (zh) 非易失性存储器和关联多遍编程的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180417