KR20010070164A

KR20010070164A - 불휘발성 반도체 기억 장치의 기입 방법

Info

Publication number: KR20010070164A
Application number: KR1020000062581A
Authority: KR
Inventors: 고바야시나오끼; 구라따히데아끼; 기무라가쯔따까; 고바야시다까시; 사에끼슈니찌
Original assignee: 가나이 쓰토무; 가부시키가이샤 히타치세이사쿠쇼; 나시모토 류조; 히다치디바이스 엔지니어링가부시키가이샤
Priority date: 1999-10-25
Filing date: 2000-10-24
Publication date: 2001-07-25
Also published as: US20040052114A1; US20030026146A1; US6556474B1; JP2001126490A; US6636437B2; TW565845B; US6876577B2

Abstract

불휘발성 다중값 메모리에 있어서, 기입의 고속화와 고신뢰성을 실현한다.

본 발명에서는 복수의 임계치를 설정하여 하나의 메모리셀에 다중값의 정보를 기억시키도록 한 불휘발성 반도체 기억 장치에 있어서, 소거 상태로부터 가장 먼 임계치로의 기입(기입 1)은 다른 임계치로의 기입에 앞서 행하고, 그 외의 임계치의 기입에 대해서는 소거 상태에 가까운 임계치의 데이터로부터 순차 기입을 행하고 또한 각각의 기입 시에는 소거 상태로부터 먼 임계치의 데이터를 기입하는 셀에 대해서도 동시에 기입을 행한다(기입 2, 기입 3).

Description

불휘발성 반도체 기억 장치의 기입 방법{WRITING METHOD OF A NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE}

본 발명은 불휘발성 반도체 기억 장치에서의 다중값 정보의 기억 장치에 적용하여 특히 유효한 기술에 관한 것으로, 예를 들면 복수의 기억 정보를 전기적으로 일괄 소거 가능한 불휘발성 반도체 기억 장치(이하, 단순히 플래시 메모리라고 함)에 이용하여 유효한 기술에 관한 것이다.

플래시 메모리는 제어 게이트 및 부유 게이트를 포함하는 불휘발성 기억 소자를 메모리셀에 사용하고 있으며, 1개의 트랜지스터로 메모리셀을 구성할 수 있다. 종래, 이 종류의 플래시 메모리에서는 부유 게이트에 전자를 주입하는 방법으로서, 부유 게이트로의 터널 전류를 이용하는 것이나 열전자를 이용하는 것 등이 알려져 있다.

이하, 부유 게이트에 전자를 주입하고 메모리셀의 임계치를 높은 상태로 하는 동작을 「기입」, 부유 게이트로부터 전자를 방출시켜서, 메모리셀의 임계치를 낮은 상태로 하는 동작을 「소거」라고 한다.

터널 전류를 이용한 기입 동작에서는 예를 들면 도 5의 (a)에 도시한 바와 같이, 불휘발성 기억 소자의 드레인 영역을 0V(볼트) 정도, 소스 영역을 0V 정도, 제어 게이트 CG가 접속된 워드선을 17V 정도로 하고, 터널 전류에 의해 부유 게이트 FG에 전자를 주입하여 임계치가 높은 상태(논리 "1")로 한다. 이 때, 동일 워드선에 연결되는 메모리셀 중 기입을 행하고자 하지 않는 메모리셀(비선택 셀)에 대해서는 드레인 영역을 5V 정도, 소스 영역을 5V 정도로 함으로써, 터널 전류가 생기지 않도록 하여 기입을 저지한다. 또, 도 5의 (a)에서 예를 들면 17/0V로 표기한 전압은 사선의 좌측이 선택 셀로의 인가 전압(이 경우, 선택 셀의 제어 게이트 CG에 17V를 인가하고 있다)을 나타내고, 우측이 비선택 셀로의 인가 전압(이 경우, 비선택 셀의 제어 게이트 CG에 0V를 인가하고 있다)을 나타내고 있다. 이하, 다른 도면에서도 마찬가지로 선택 셀/비선택 셀로의 인가 전압을 각각 나타내고 있다.

한편, 열 전자를 이용한 기입 동작에서는 예를 들면 도 5의 (b)에 도시한 바와 같이, 불휘발성 기억 소자의 드레인 영역을 5V 정도, 소스 영역을 0V 정도, 제어 게이트 CG가 접속된 워드선을 10V 정도로 하고, 채널의 고전계 영역에서 생긴 열 전자를 부유 게이트 FG에 주입하여 임계치가 높은 상태(논리 "1")로 한다. 이 때, 동일 워드선에 연결되는 메모리셀 중 기입을 행하지 않는 메모리셀(비선택 셀)에 대하여는, 드레인 영역 및 소스 영역을 0V 정도로 함으로써, 메모리셀에 전류가 흐르지 않도록 한다. 즉, 열 전자를 생기게 하지 않은 것으로 기입을 저지한다.

소거 동작에서는 전술한 터널 전류를 이용한 기입인 경우, 혹은 열 전자를 이용한 기입의 경우라도 예를 들면 도 6에 도시한 바와 같이, 드레인 영역을 0V 정도, 소스 영역을 0V 정도, 제어 게이트 CG가 접속된 워드선을 -17V 정도로 함으로써 부유 게이트 FG로부터 전자를 방출시켜, 임계치를 낮은 상태(논리 "0")로 한다.

이에 따라, 하나의 메모리셀에 1비트의 데이터를 기억시키도록 하고 있다.

그런데, 기억 용량을 증대시키기 위해서 1 메모리셀 중에 2비트 이상의 데이터를 기억시키는 소위 「다중값」 메모리의 개념이 제안되고 있다. 이 다중값 메모리에 관한 종래예로서는 예를 들면 특개평 10-241380호 공보(이하, 종래예 1이라고 한다), 특개평 10-27486호 공보(이하, 종래예 2라고 부른다) 등이 있다.

여기서, 4 종류의 임계치를 이용하여 1개의 메모리셀에 4개의 값을 기억 가능하게 한 플래시 메모리에 대하여 터널 전류를 이용한 기입의 경우를 예로 들어, 종래예 1 및 종래예 2의 방법에 의한 경우로 나누어서 기입 순서, 기입에 요하는 시간, 기입에 따라 생기는 워드선 디스터브의 영향을 설명한다. 이하에서는 메모리셀이 기억하는 4종류의 임계치에 대응하는 데이터로서 소거 상태의 데이터를 "00", 기입 상태의 데이터를 임계치가 소거 상태에 가까운 순서대로 "01", "10", "11"로 한다.

종래예 1에서는 소거 상태로부터의 기입에서 병렬 기입 데이터가 "01", "10", "11"을 갖는 경우, 도 3에 도시한 바와 같이 기입 1, 기입 2, 기입 3의 3 단계에 의해서 기입을 행한다.

이하, 종래예 1에 따른 기입 동작의 순서를 도 3을 참조하면서 설명한다.

또, 도 3에서 워드선에 접속된 인접하는 4개의 메모리셀과 대응하는 메모리셀의 기입 데이터의 목표 데이터, 셀 데이터, 디스터브 상태를 표로서 나타내고 있다. 여기서, 디스터브 란에 나타난 "++"는 셀이 갖는 데이터의 임계치보다 높은 임계치의 데이터의 기입에 의한 워드선 디스터브를, 또한 이 도면인 경우에는 없지만, "+"는 셀이 갖는 데이터의 임계치보다 낮은 임계치의 데이터의 기입에 의한 워드선 디스터브를 나타낸다(이하, 도 1, 도 2, 도 4 중의 기호도 마찬가지이다).

우선, 도 3의 (a)의 초기 상태에 있어서 기입에 앞서 기입 대상이 되는 모든 메모리셀을 소거 상태(기억 데이터 "00")로 설정한다. 워드선 전압 Vw0의 전압은0V이다.

다음에, 도 3의 (b)의 기입 1에서 워드선 전압을 VW1로 하고, 데이터 "01", "10", "11"을 기입하는 각 메모리셀에 대하여 데이터 "01"의 기입을 행한다. 이 때, 도면 중에 도시한 바와 같이, 기입 시의 메모리셀에 인가되는 드레인 전압과 소스 전압은 기입 선택이 되는 메모리셀에 대해서는 0V, 기입 비선택이 되는 메모리셀에 대해서는 5V로 한다. 이하도, 마찬가지이다.

계속해서, 도 3의 (c)의 기입 2에 있어서, 워드선 전압을 VW2로 하고, 데이터 "10", "11"을 기입하는 각 메모리셀에 대하여 데이터 "10"의 기입을 행한다.

마지막으로, 도 3의 (d)의 기입 3에 있어서, 워드선 전압을 VW3으로 하고, 데이터 "11"을 기입하는 메모리셀에 대하여 데이터 "11"의 기입을 행한다.

즉, 도 3의 (e)에 도시한 바와 같이 각 메모리셀의 임계치가 각각 목표로 하는 데이터 "00", "01", "10", "11"의 각 분포 내에 들어가도록 기입 1 ∼ 기입 3의 단계순으로, 기입 데이터 "00"으로부터 "01", "10", "11"로, 즉 낮은 워드선 전압 Vw0으로부터 높은 워드선 Vw3으로 전압을 순차 인가해가는 기입 방법이다. 또, 도 3e 에서 Vwv0 ∼ Vwv3은 검증 시의 워드선 전압(임계치)이다.

한편, 종래예 2에서는 도 4에 도시한 바와 같은 3 단계에 의해서 기입을 행한다.

이하, 종래예 2에 따른 기입 동작의 순서를 도 4를 참조하면서 설명한다.

또, 이 종래예 2에서도 기입 시의 메모리셀에 인가되는 드레인 전압과 소스 전압은 기입 선택이 되는 메모리셀에 대해서는 0V, 기입 비선택이 되는 메모리셀에대해서는 5V로 한다.

우선, 도 4의 (a)의 초기 상태에서 기입에 앞서 기입 대상이 되는 모든 메모리셀을 소거 상태(기억 데이터 "00")로 설정한다. 이 때의 워드선 전압은 Vw0(=0V)이다.

다음에, 도 4의 (b)의 기입 1에서 워드선 전압을 Vw3으로 하고, 데이터 "11"을 기입하는 메모리셀에 대하여 데이터 "11"의 기입을 행한다.

계속해서, 도 4의 (c)의 기입 2에서 워드선 전압을 Vw2로 하고, 데이터 "10"을 기입하는 메모리셀에 대하여 데이터 "10"의 기입을 행한다.

마지막으로, 도 4의 (d)의 기입 3에서 워드선 전압을 Vw1로 하고, 데이터 "01"을 기입하는 메모리셀에 대하여 데이터 "01"의 기입을 행한다.

즉, 도 4의 (e)에 도시한 바와 같이 각 메모리셀의 임계치가 각각 목표로 하는 데이터 "00", "01", "10", "11"의 각 분포 내로 들어가도록, 기입 1 ∼ 기입 3의 각 단계에서, 기입 데이터 "11", "10", "01"로 즉 높은 워드선 전압 Vw3으로부터 낮은 워드선 Vw1로 전압을 순차 인가해가는 기입 방법이다. 또, 도 4의 (e)에서 Vwv0 ∼ Vwv3은 검증 시의 워드선 전압(임계치)이다.

통상의 2개의 값의 플래시 메모리의 기입 동작에서는 기입 선택의 메모리셀 중 임계치의 상승이 가장 느린 메모리셀이 소정의 임계치에 달하기까지의 동안, 기입 전압의 인가가 필요하다. 그러나, 다중값 메모리에서는 과잉 기입에 의해서 더욱 높은 임계치에 상당하는 데이터와 판별 불능이 되지 않도록, 이미 기입이 종료하고 있는 메모리셀을 기입 비선택 상태로 할 필요가 있다.

이 때문에, 기입 전압의 인가는 펄스를 이용하여 행하고 기입 펄스 사이에 셀의 임계치가 목적의 위치까지 상승하는지를 확인하는 동작(검증 동작)이 필요해지고, 기입 펄스 인가 동작과 기입 검증 동작을 반복함으로써 임계치를 고정밀도로 제어하고 다중값 기억을 실현하고 있다.

전술한 종래예 1(특개평 10-241380호 공보) 및 종래예 2(특개평 10-27485호 공보)의 기입 방법에 따르면, 동일 워드선 상의 복수의 셀에 대하여 병렬 기입을 행하고 있으며, 메모리셀에 기입되는 데이터에 따라서 기입 선택 셀과 기입 비선택 셀이 존재한다. 이러한 병렬 기입에서는 워드선을 공통으로 하는 메모리 셀로의 기입 동작에 따라 비선택의 메모리셀에도 높은 전압이 인가되어 약한 기입(워드선 디스터브) 상태가 생기고 임계치 전압이 변동하여 기억 데이터가 변화하게 될 우려가 있는 것이 알려져 있다.

또한, 전술한 기입 검증 동작을 1회 행하기 위해서는 수십μ초의 시간이 필요하게 되기 때문에, 기입의 고속화를 위해서는 검증 동작의 횟수를 줄이는 것이 중요하다.

그런데, 데이터 "11"의 기입에서는 더 높은 임계치에 상당하는 데이터가 존재하지 않기 때문에, 너무 많이 기입되어도 문제는 생기지 않는다. 그래서, 데이터 "11"의 기입에서는 높은 워드선 전압 또는 인가 시간이 긴 펄스를 이용한 기입을 행함으로써, 필요한 검증 횟수를 저감하는 것이 가능하다.

또한, 터널 전류에 의한 기입에서는 소거 상태에서부터 멀어진 임계치의 데이터의 기입만큼, 다른 데이터를 나타내는 임계치에 있는 메모리셀에 제공하는 워드선 디스터브의 량이 많고 또한 소거 상태에 가까운 임계치에 있는 메모리셀만큼 다른 데이터의 기입에서 워드선 디스터브를 받기 쉽다고 하는 성질이 있다.

종래예 1에서는 각각의 데이터를 갖는 메모리셀이 받는 워드선 디스터브가 모두 보다 높은 임계치에 있는 데이터를 기입할 때 생기는 것이기 때문에, 워드선 디스터브의 영향이 크다. 그 때문에, 데이터 "11"의 기입(도 3d의 기입 3) 동작 시에서 높은 전압 또는 인가 시간이 긴 펄스를 이용하면 더욱 워드선 디스터브의 영향이 현재화하게 된다.

한편, 종래예 2에서는 데이터 "01", "10"의 기입에 앞서, 데이터 "11"의 기입이 행해지기 때문에, 데이터 "11"의 기입(도 4b의 기입 1) 동작에 높은 전압 또는 인가 시간이 긴 펄스를 이용하여도 워드선 디스터브의 문제는 생기지 않는다. 그러나 종래예 2의 기입 방법에서는 각각의 데이터의 기입을, 소거 상태로부터 행하기 위해서 기입에 필요한 시간이 커진다.

이상과 같이 종래의 기술에서는 워드선 디스터브의 저감과 기입의 고속화의 양립이 어렵다.

본 발명의 목적은 워드선 디스터브의 영향이 작으며 또한 고속인 기입을 실현하는 다중값 기억형의 불휘발성 반도체 기억 장치의 기입 방법을 제공하는데 있다.

본원에 의해서 개시되는 발명 중 대표적인 개요를 간단하게 설명하면, 하기 그대로이다.

즉, 본 발명에 따른 불휘발성 반도체 기억 장치의 기입 방법은 복수의 임계치를 설정하여 하나의 메모리셀에 다중값의 정보를 기억시키도록 한 불휘발성 반도체 기억 장치에 있어서 소거 상태에서부터 가장 먼 임계치로의 기입을 다른 임계치로의 기입에 앞서 행하고, 그 외의 임계치의 기입에 대해서는 소거 상태에 가까운 임계치의 데이터로부터 순차 기입을 행하고 또한 각각의 기입 시에는 소거 상태에서부터 먼 임계치의 데이터를 기입하는 메모리셀에 대해서도 동시에 기입을 행하는 것을 특징으로 하는 것이다.

이 기입 방법에 따르면, 워드선 디스터브의 영향을 받기 쉬운 소거 상태에 가까운 임계치의 메모리셀이 받는 워드선 디스터브의 영향을 저감할 수 있다. 또한, 이 기입 방법에 따르면, 소거 상태에서부터 먼 임계치의 기입에 필요한 시간을 단축할 수 있어 고속인 기입을 실현할 수 있다.

도 1은 본 발명의 제1 실시예에서의 기입 방법을 설명하는 도면으로 4개의 값을 기억하는 경우를 나타내는 도면.

도 2는 본 발명의 제2 실시예에서의 기입 방법을 설명하는 도면으로 4개의 값을 기억하는 경우의 다른 예를 나타내는 도면.

도 3은 종래의 4개의 값의 기입 방법을 설명하는 도면.

도 4는 종래의 4개의 값의 기입 방법의 다른 예를 설명하는 도면.

도 5는 불휘발성 메모리 소자의 기입 바이어스 조건을 나타내는 도면.

도 6은 불휘발성 메모리 소자의 소거 시의 바이어스 조건을 나타내는 도면.

도 7은 제1 실시예, 종래예 1 및 2의 기입 동작에 의한 각 기입 단계에서의 기입 인가 펄스수의 시뮬레이션 결과를 나타내는 표.

도 8은 제1 실시예, 종래예 1 및 2의 각 기입 소요 시간과 각 데이터 레벨의 워드선 디스터브의 시뮬레이션 결과를 나타내는 표.

도 9는 본 발명의 제3 실시예에서의 기입 방법을 설명하는 도면으로 8개의 값을 기억 가능한 플래시 메모리에 적용한 경우의 기입 순서를 나타내는 도면.

도 10은 본 발명의 제4 실시예에서의 기입 방법을 설명하는 도면으로 8개의값을 기억 가능한 플래시 메모리에 적용한 경우의 다른 기입 순서를 나타내는 도면.

도 11은 본 발명의 기입 방법을 적용 가능한 불휘발성 반도체 장치의 일 구성예를 나타내는 블록도.

도 12는 도 1의 기입 방법을 행하는 경우의 기입/검증의 플로우차트.

<도면의 주요 부분에 대한 부호의 설명>

Vw0 ~ Vw3 : 기입시의 워드선 전압

Vwv0 ~ Vwv3 : 검증 시의 워드선 전압

W : 워드선

D : 데이터선

MC : 메모리 셀

AR : 메모리 어레이

XD : X 어드레스 디코더 회로

YD : Y 어드레스 디코더 회로

SDL : 데이터 래치 및 감지 회로

DL : 데이터 래치

SL : 감지 회로

CTR : 내부 제어 신호 발생 회로

다음에, 본 발명에 따른 불휘발성 반도체 기억 장치 및 그 기입 방법의 적합한 실시의 형태에 대하여 구체적인 실시예를 이용하여 첨부 도면을 참조하면서 이하 상세하게 설명한다.

또, 이하의 설명에서는 부유 게이트에 전자를 주입하고, 메모리 셀의 임계치를 높은 상태로 하는 동작을 「기입」, 부유 게이트로부터 전자를 방출시켜서 메모리셀의 임계치를 낮은 상태로 하는 동작을 「소거」라고 한다.

<실시예 1>

터널 전류를 이용한 기입의 플래시 메모리에서, 하나의 메모리셀에 4개의 값이 기억 가능한 플래시 메모리에 본 발명을 적용한 경우에 대하여 도면을 이용하여 설명한다.

도 1은 본 실시예에서의 플래시 메모리의 데이터 기입 순서를 나타낸 것이다. 소거된 상태 즉 초기 상태의 데이터를 "00", 기입 상태를, 임계치가 소거 상태에 가까운 순서대로 각각 "01", "10", "11"로 하고, 도 1에 도시한 바와 같이, 도 1의 (a)의 초기 상태로부터 순서대로 도 1의 (b)의 기입 1, 도 1의 (c)의 기입 2, 도 1의 (d)의 기입 3의 3 단계에 따라 기입을 행한다. 여기서, 각 데이터를 나타내는 임계치 상태와, 데이터명 ("00", "01", "10", "11")의 대응은 상기한 경우에 제한되지는 않는다.

본 실시예에서는 우선, 도 1의 (a)의 초기 상태로 나타낸 바와 같이, 기입에 앞서 기입 대상이 되는 모든 메모리셀을 소거 상태(기억 데이터 "00")로 설정한다. 초기 상태에서는 워드선 전압은 0V이다.

다음에, 도 1의 (b)의 기입 1에서 워드선 전압을 Vw3으로 하고, 데이터 "11"을 기입하는 메모리셀 즉 메모리셀의 드레인 전압과 소스가 모두 0V로 설정되어 있는 선택 셀에 대하여 데이터 "11"의 기입을 행한다. 단지, 상기 드레인 전압, 소스 전압의 설정은 반드시 개별로 행할 필요는 없고, 예를 들면 소스측의 접속을 부유로 함으로서 소스 전압을 드레인 전압과 동일 전위로 설정하는 것이 가능하며 이하라도 마찬가지다.

계속해서, 도 1의 (c)의 기입 2에서 워드선 전압을 Vw1로 하고 데이터 "01", "10"을 기입하는 메모리셀에 대하여 데이터 "01"의 기입을 행한다.

마지막으로, 도 1의 (d)의 기입 3에 있어서, 워드선 전압을 Vw2로 하고, 데이터 "10"을 기입하는 메모리셀에 대하여, 데이터 "10"의 기입을 행한다.

여기서, 기입 시의 드레인 전압 및 소스 전압은 도면 중에 도시한 바와 같이 기입 선택이 되는 메모리셀에 대해서는 0V, 기입 비선택이 되는 메모리셀에 대해서는 5V이다.

다음에, 본 실시예의 기입 방법에 의해 기입 시간의 증대없이 워드선 디스터브의 영향이 저감되어 있는 것을 설명한다.

본 실시예에서는 데이터 "11"의 기입 동작에서 높은 워드 전압 또는 인가 시간이 긴 펄스를 이용하는 것이 가능하며, 데이터 "11"의 기입에 필요한 펄스는 데이터 "10"의 상태로부터 기입하는 종래예 1의 경우와 비교하여, 같은 정도의 펄스수에 의한 기입할 수 있다. 따라서 기입에 필요한 시간은 종래예 1과 같은 정도로 고속이다.

또한, 데이터 "11"의 기입은 다른 데이터를 갖는 메모리셀에 대하여 가장 워드선 디스터브가 영향을 끼친다. 그러나, 본 실시예에서는 데이터 "11"의 기입 동작을 데이터 "01", "10"의 기입에 앞서 행함으로써, 워드선 디스터브에 의한 기입 후에서의 메모리셀의 임계치의 변동을 막는 효과가 있다.

도 7은 각 기입 동작에서의 워드선의 전압 Vw1, Vw2, Vw3의 전압치를 각각 Vw1=16.5V, Vw2=17V, Vw3=18V로 하고, 본 실시예, 종래예 1 및 종래예 2에 대하여 행한 시뮬레이션 결과로, 각 기입 단계에서 요구한 기입 인가 펄스수를 나타낸다. 다만, 펄스의 인가 시간은 데이터 "01", "10"의 기입 시는 1μ초, 데이터 "11"의기입 시는 15μ초로 한다.

각각의 경우에 대하여 검증 동작에 요구하는 시간을 1회당 40μ초로 하였을 때에 기입에 요하는 시간 및 데이터 "00", "01", "10", "11"을 기입한 셀이 받는 워드선 디스터브의 크기는 도 8에 도시한 바와 같다.

도 8에서 "00" 레벨 디스터브란 데이터 "00"(소거 상태)을 기입하는 메모리셀이 그 외의 레벨("01", "10", "11")의 기입 시에 받는 메모리 임계치의 변동을 나타낸다. 또한, "01" 레벨 디스터브란 데이터 "01"을 기입하는 메모리셀이 데이터 기입에 의해서 메모리 임계치를 설정된 후에 그 외의 레벨의 기입에 의해서 생기는 메모리 임계치의 변동, "10" 레벨 디스터브란 데이터 "10"을 기입하는 메모리셀이 데이터 기입에 의해서 메모리 임계치를 설정한 후에 그 외의 레벨의 기입에 의해서 생기는 메모리 임계치의 변동, "11" 레벨 디스터브란, 데이터 "11"을 기입하는 메모리셀이 데이터 기입에 의해서 메모리 임계치를 설정한 후에 그 외의 레벨의 기입에 의해서 생기는 메모리 임계치의 변동을 나타낸다.

도 7에서 본 실시예에서는 기입에 요구하는 합계 펄스수는 종래예 1과 동일하며 종래예 2보다도 적다. 즉, 도 8에 도시한 바와 같이 본 실시예의 기입 소요 시간은 종래예 1과 동일하며 종래예 2보다도 빠르다. 또한, 도 8에서부터 알 수 있듯이 워드선 디스터브의 영향은 종래예 2와 동등하지만, 종래예 1에서 문제가 되고 있던 "01" 레벨의 임계치 변화가 저감 가능하다. 다만, 워드선 디스터브의 크기는 검증 동작에 의해서 기입 완료라고 판단된 후의 임계치 변동의 최대치를 나타내고 있다.

이에 따라, 본 실시예에 의한 기입이 종래예 1과 동등한 기입 속도를 가지면서 종래예 2와 동등한 디스터브 저감이 실현되어 있는 것이 나타났다.

도 11은 본 실시예의 기입 방법을 적용 가능한 플래시 메모리의 일 구성예를 나타내는 반도체 칩의 회로 블록도이다. 우선, 도 11의 (a)에서의 반도체 칩의 입출력용의 단자에 대하여 설명하면, 참조 부호 ADR은 어드레스 입력 단자, COM은 제어 커맨드를 입력하는 단자, STS는 이 불휘발성 반도체 기억 장치의 상태를 외부에 통지하는 스테이터스 출력 단자, CC는 제어 신호 등을 통합하여 나타낸 것, DI는 데이터 입력 단자, DO는 데이터 출력 단자이다. 도시하지는 않았지만, 다른 전원 단자가 있다. 또한, 칩 내부에 멀티플렉서 회로를 설치하면 상기 ADR, COM, DI, DO, STS 등에는 공통의 단자를 사용하는 것도 가능하다.

다음에 반도체 칩의 내부 구성을 설명하면 CTR은 내부 제어 신호 발생 회로, DIB는 데이터 입력 버퍼 회로, DOB는 데이터 출력 버퍼 회로, AB는 어드레스 버퍼 회로, AR은 복수의 워드선 W와 복수의 비트선 D의 각 교점에 메모리셀 MC가 설치된 메모리 어레이이다. 다만, 간단하게 하기 위해서 워드선 W, 비트선 D, 메모리셀 MC를 1개만을 나타낸다. SDL은 감지 회로 및 다중값 데이터를 저장하기 위한 데이터 래치 회로로 구성되는 회로, XD는 어드레스 신호를 디코드하여 메모리 어레이 AR 내의 대응하는 워드선 W를 선택하는 X 어드레스 디코더 회로, YD는 어드레스 신호를 디코드하여 메모리 어레이 AR 내의 대응하는 비트선 D를 선택하는 Y 어드레스 디코더 회로이다. 또한, SDL은 도 11의 (b)에 도시한 바와 같이, 각 비트선 D에 대하여, 각각 다중값 데이터를 기억하는 데이터 래치 DL 및 메모리셀 MC의 데이터의 판독을 행하는 감지 회로 SL이 접속된 구성으로 되어 있다.

여기서, 감지 회로 SL은 적어도 2종류의 상태를 유지하는 데이터 래치로서의 기능도 가지고 있다. 즉, 기입 시에는 접속하는 워드선 W가 기입 선택 전압이 되는 메모리셀 중 기입을 행하는 메모리셀에 접속하는 감지 회로 SL을 제1 상태(기입 선택)로 설정하고 기입을 행하지 않은 메모리셀에 접속하는 감지 회로 SL을 제2 상태(기입 비선택)로 설정함으로서, 각 비트에 대하여 기입을 행하는지의 여부를 설정하는 것이 가능하다.

또한, 검증 시에는 기입이 완료되었다고 판정된 메모리셀에 접속하는 감지 회로 SL을 제2 상태(기입 비선택)로 설정함으로서, 그 이상 기입이 행해지지 않도록 설정할 수 있다.

여기서, 데이터 래치 DL 자체가 감지 기능을 갖는 경우에는 감지 회로 SL을 별도로 준비하지 않고 데이터 래치 회로 DL에서 감지 회로 SL의 기능도 겸용한 구성도 가능하다.

본 구성의 플래시 메모리에서는 제어 신호 CC, 입력되는 커맨드, 각 구성 회로의 상태에 따라서, 내부 제어 신호 발생 회로 CTR가 내부 제어 신호를 각 구성 회로에 보내는 것으로 동작이 제어된다.

여기서, 도 12에 본 구성의 플래시 메모리에 의해 도 1에서 설명한 기입을 행하는 경우의 기입/검증의 플로우차트를 나타내고 간단하게 기입 처리를 설명한다.

스텝 S1 ∼ S4가 데이터 "11"을 기입하는 처리로 우선 스텝 S1에서 데이터"11"을 기입하는 셀의 감지 회로 SL을 기입 상태로 설정하고, 스텝 S2에서 기입 워드선 전압을 Vw3으로 설정한다(아직, 워드선에 전압 인가는 행하지 않는다). 스텝 S3에서 워드선에 검증 전압 Vwv3을 인가하여 메모리셀에 전류가 흐르는지의 여부로 기입하는 셀이 "11"로 되어 있는지 검증 판정을 행한다. "11"을 기입하는 모든 메모리셀의 임계치가 검증 전압 Vwv3보다도 높은 임계치로 되어 있지 않은 경우, 판정은 NG가 되며, 스텝 S4로 진행하고, 워드선에 기입 전압 Vw3을 인가하는 기입 1의 처리 즉 데이터 "11"의 기입 전압을 소정 시간 인가한다. 이 후, 다시 스텝 S3의 검증 판정을 행한다는 스텝 S4와 S3의 처리(기입 1/ 검증 판정)를 "11"을 기입하는 메모리셀의 임계치가 검증 전압 Vwv3보다도 높은 임계치가 되며 판정이 패스(PASS)가 되기까지 반복한다. 즉, 기입 펄스를 인가할 때마다 검증 판정을 행하고 판정이 패스가 되면 다음의 스텝 S5로 진행한다. 여기서, 검증 판정에서 기입이 완료되었다고 판정된 메모리셀에 대해서는 접속하는 감지 회로 SL을 기입 비선택 상태로 설정함으로서, 그 이상 기입이 행해지지 않는다. 이하의 검증 판정에서도 마찬가지이다.

또한, 여기서는 스텝 S2 후에 곧 스텝 S3의 검증 판정을 행하고나서 스텝 S4의 기입 1의 처리를 행하였지만, 스텝 S2 후에 스텝 S4의 기입 처리를 행하고나서 스텝 S3의 검증 판정을 행해도 된다.

또한, 기입 처리는 상기한 바와 같은 기입 전압을 소정 시간 인가하는 대신에 짧은 기입 전압 펄스를 소정 횟수 인가해도 된다. 이하의 데이터 기입에서도 마찬가지이다.

스텝 S5 ∼ S8은 데이터 "01"을 기입하는 처리로 우선 스텝 S5에서 데이터 "01"과 "10"을 기입하는 셀의 감지 회로 SL을 기입 상태로 설정하고, 스텝 S6에서 기입 워드선 전위를 Vw1로 설정한다. 스텝 S7에서 워드선에 검증 전압 Vwv1을 인가하여 상기한 바와 마찬가지로 메모리셀이 "01"로 되고 있거나 검증 판정을 행한다. "01" 또는 "10"을 기입하는 모든 메모리셀의 임계치가 검증 전압 Vwv1보다도 높은 임계치로 되어 있지 않은 경우, 판정은 NG가 되며, 스텝 S8로 진행하고, 워드선에 기입 전압 Vw1을 인가하는 기입 2의 처리 즉 데이터 "01"의 기입 전압 Vw1을 소정 시간 인가한다. 이 후, 다시 스텝 S7의 검증 판정을 행한다는 스텝 S8과 S7의 처리(기입 2/ 검증 판정)를 판정이 패스가 되기까지 반복한다. 판정이 패스가 되면 다음의 스텝 S9로 진행한다.

스텝 S9 ∼ S12는 데이터 "10"을 기입하는 처리이며, 우선 스텝 S9에서 데이터 "10"을 기입하는 셀의 감지 회로 SL을 기입 상태로 설정하고, 스텝 S10에서 기입 워드선 전위를 Vw2로 설정한다. 스텝 S11에서 워드선에 검증 전압 Vwv2를 인가하여 상기한 바와 마찬가지로 메모리셀이 "10"으로 되어 있거나 검증 판정을 행한다. "10"을 기입하는 모든 메모리셀의 임계치가 검증 전압 Vwv2보다도 높은 임계치로 되어 있지 않은 경우, 판정은 NG가 되며 스텝 S12로 진행하고, 워드선에 기입 전압이 Vw2의 기입 3의 처리 즉 데이터 "01"의 기입 전압 Vw2를 소정 시간 인가한다. 이 후, 다시 스텝 S11의 검증 판정을 행한다는 스텝 S12와 S11의 처리(기입 3/ 검증 판정)를 판정이 패스가 되기까지 반복하고, 판정이 패스가 되면 종료한다. 또, 상기 설명에서 각 검증 시의 워드선 전압의 대소 관계는 Vwv3>Vwv2>Vwv1이다.

<실시예 2>

열 전자를 이용한 기입의 플래시 메모리로 1개의 메모리셀에 4개의 값을 기억 가능한 플래시 메모리에 본 발명을 적용한 경우에 대하여 도면을 이용하여 설명한다.

도 2는 본 실시예에서의 플래시 메모리의 데이터 기입 순서를 나타낸 것이다. 소거된 상태 즉 초기 상태의 데이터를 "00", 기입 상태를 임계치가 소거 상태에 가까운 순서대로 각각 "01", "10", "11"로 하고 도 2에 도시한 바와 같이 도 2a의 초기 상태로부터, 순서대로 도 2의 (b)의 기입 1, 도 2의 (c)의 기입 2, 도 2의 (d)의 기입 3의 3 단계에 의해서 기입을 행한다.

본 실시예에서는 우선 도 2의 (a)의 초기 상태에 나타낸 바와 같이, 기입에 앞서 기입 대상이 되는 모든 메모리셀을 소거 상태(기억 데이터 "00")로 설정한다. 또, 초기 상태에서는 워드선 전압 Uw0은 0V이다.

다음에, 도 2의 (b)의 기입 1에서 워드선 전압을 Uw3으로 하고, 데이터 "11"을 기입하는 메모리셀 즉 선택 셀에 대하여 데이터 "11"의 기입을 행한다.

계속해서, 도 2의 (c)의 기입 2에서 워드선 전압을 Uw1로 하고 데이터 "01", "10"을 기입하는 메모리셀 즉 선택 셀에 대하여 데이터 "01"의 기입을 행한다.

마지막으로, 도 2d의 기입 3에서 워드선 전압을 Uw2로 하고, 데이터 "10"을 기입하는 메모리셀 즉 선택 셀에 대하여 데이터 "10"의 기입을 행한다. 즉, 도 2의 (e)에 도시한 바와 같이, 각 선택 메모리셀의 임계치가 각각 목표로 하는 데이터 "00", "01", "10", "11"의 각 분포에 들어가도록 기입 1 ∼ 기입 3의 단계 순서대로 기입 전압을 인가한다.

여기서, 기입 시의 소스 전압은 0V, 드레인 전압은 도면 중에 도시한 바와 같이, 기입 선택이 되는 셀에 대해서는 5V, 기입 비선택이 되는 셀에 대해서는 0V로 한다. 단지, 소스 전압, 드레인 전압이 상기에 한정되지는 않고 예를 들면 기입 1 ∼ 기입 3에서 각각 드레인 전압을 바꾸는 것도 가능하다.

도 2에 도시한 기입 1, 기입 2, 기입 3에서 각각의 데이터를 갖는 메모리셀이 받는 워드선 디스터브의 영향은 도 2 중 각 표에 나타내고 있다. 본 실시예의 기입에서는 데이터 "01", "10"에 앞서 보다 높은 임계치의 데이터 "11"을 기입함으로써, 데이터 "01", "10"을 갖는 메모리셀이 받는 워드선 디스터브 영향이 도 1에 도시한 실시예를 열 전자를 이용한 기입에 적용한 경우보다도 저감되고 있다.

또한, 도 2의 (d)의 기입 3에서 데이터 "10"을 기억할 때에는 기입 대상의 선택 셀에는 도 2의 (c)의 기입 2에서 데이터 "01"이 이미 기입되고 있기 때문에 기입 시간이 단축되며 고속인 기입이 실현되고 있다.

즉, 본 실시예의 방법에 따르면, 열전자를 이용한 기입에서도 고속으로 또한 워드선 디스터브의 영향이 작은 기입이 가능하다.

또한, 본 실시예의 기입 방법도 실시예 1에서 진술한 도 11의 플래시 메모리에 마찬가지로 적용할 수 있다.

<실시예 3>

실시예 1 및 2에서는 하나의 메모리셀에 4개의 값을 기억 가능한 경우에 대하여 진술하였지만, 본 발명은 하나의 메모리셀에 4개의 값보다 많은 값을 기억 가능한 메모리셀에 대해서도 적용할 수 있는 것을 다음에 설명한다.

도 9는 하나의 메모리셀에 8개의 값을 기억 가능한 플래시 메모리에 적용한 경우 의 기입 순서를 나타내고 있다. 다만, 여기서는 소거된 상태의 데이터를 "000", 기입 상태를 임계치가 소거 상태에 가까운 순서대로 각각 "001", "010", "011", "100", "100", "101", "110", "111"로 하고, 기입 1 내지 기입 7의 7 단계에 의해서 기입을 행한다. 여기서, 각 데이터를 나타내는 상태와, 데이터명("000", "001", "010", "011", "100", "100", "101", "110")의 대응은 상기한 경우에 제한되지 않는다.

본 실시예에서는 기입에 앞서 기입 대상이 되는 모든 메모리셀을 소거 상태(기억 데이터 "000")로 설정한다(초기 상태).

다음에, 기입 1에서 워드선 전압을 Vw7로 하여, 데이터 "111"을 기입하는 메모리셀 즉 선택 셀에 대하여 데이터 "111"의 기입 1/검증 판정을 행한다. 여기서, Vw7은 소거 상태에서부터 7번째로 가까운 상태로 기입할 때의 기입 워드선 전압을 나타내고 있으며 이하 마찬가지로 Vwn(n=1, 2, 3, 4, 5, 6, 7)은 소거 상태로부터 n번째로 가까운 상태로 기입할 때의 기입 워드선 전압을 나타내는 것으로 한다.

계속해서, 기입 2에서 워드선 전압을 Vw4로 하고, 데이터 "100", "101", "110"을 기입하는 메모리셀에 대하여 데이터 "100"의 기입 2/검증 판정을 행한다.

다음에, 기입 3에서 워드선 전압을 Vw5로 하고, 데이터 "101", "110"을 기입하는 메모리셀에 대하여 데이터 "101"의 기입 3/검증 판정을 행한다.

다음에, 기입 4에서 워드선 전압을 Vw6으로 하고, 데이터 "110"을 기입하는메모리셀에 대하여 데이터 "110"의 기입 4/검증 판정을 행한다.

다음에, 기입 5에서 워드선 전압을 Vw1로 하고 데이터 "001", "010", "011"을 기입하는 메모리셀에 대하여 데이터 "001"의 기입 5/검증 판정을 행한다.

다음에, 기입 6에서 워드선 전압을 Vw2로 하고 데이터 "010", "011"을 기입하는 메모리셀에 대하여, 데이터 "010"의 기입 6/검증 판정을 행한다.

마지막으로, 기입 7에서 워드선 전압을 Vw3으로 하고 데이터 "011"을 기입하는 메모리셀에 대하여 데이터 "011"의 기입 7/검증 판정을 행한다.

이상과 같이 기입함으로써 즉 초기 상태로부터 가장 먼 임계치의 데이터의 기입은 다른 임계치의 데이터로의 기입에 앞서 행하고, 그 외의 임계치의 데이터의 기입에 대해서는 우선 소거 상태에 가까운 순서대로 그룹으로 나눈다. 본 실시예의 경우, 데이터 "001", "010", "011"로 이루어지는 그룹 1과, 데이터 "100", "101", "110"으로 이루어지는 그룹 2로 나눈다. 그리고, 소거 상태에서부터 가장 먼 임계치의 그룹 2의 기입을 행하지만, 그룹 2 내의 각 데이터의 기입에 대해서는 소거 상태에서부터 가까운 임계치의 데이터 순서대로 기입을 행하고, 다음에 2번째로 소거 상태에서부터 먼 그룹 1의 기입을 행하지만, 그룹 1 내의 각 데이터의 기입에 대해서는 그룹 1과 마찬가지로 소거 상태에서부터 가까운 임계치의 데이터 순서대로 기입을 행한다는 것이다.

본 실시예의 기입 방법은 견해를 바꾸면 소거 상태에서부터 가장 먼 임계치의 데이터("111")만으로 이루어지는 메모리셀의 그룹과, 상기 그룹 1과 그룹 2와의 3개의 그룹으로 나눈 것과 동일하며, 소거 상태에서부터 가장 먼 임계치의 그룹에서부터 순서대로 기입을 행하고 각 그룹 내에서는 임계치가 소거 상태에 가까운 순서대로 기입을 행하는 방법이라고도 할 수 있다.

이와 같이 기입을 행함으로써 상기 실시예 1 및 2와 마찬가지로, 워드선 디스터브를 받기 쉬운 소거 상태에 가까운 임계치의 메모리셀이 받는 워드선 디스터브의 영향을 저감할 수 있다. 또한, 소거 상태에서부터 먼 임계치의 기입에 필요한 시간을 단축할 수 있어 고속의 기입을 실현할 수 있다. 즉, 하나의 메모리 셀에 8개의 값을 기억 가능한 플래시 메모리의 경우라도, 앞의 실시예에서 나타낸 1개의 메모리셀에 4개의 값을 기억 가능한 플래시 메모리의 경우와 마찬가지의 관점에서부터 고속으로 또한 워드선 디스터브에 의한 메모리 임계치의 변동이 적은 기입이 가능하다.

또, 본 실시예의 기입 방법도 도 11의 불휘발성 반도체 기억 장치에 적용할 수 있는 것은 물론이다.

<실시예 4>

도 10은 하나의 메모리셀에 8개의 값을 기억 가능한 플래시 메모리에 본 발명의 기입 방법을 적용한 경우의 다른 실시예를 나타낸 도면으로, 상기 실시예 4의 도 9와 마찬가지로 데이터의 기입 순서를 나타내고 있다.

본 실시예에서는 기입에 앞서, 기입에 대상이 되는 모든 메모리셀을 소거 상태(기억 데이터 "000")로 설정한다(초기 상태).

다음에, 기입 1에서 워드선 전압을 Vw4로 하고, 데이터 "100", "101", "110", "111"을 기입하는 메모리셀 즉 선택 셀에 대하여 데이터 "100"의 기입/검증판정을 행한다. 여기서, Vwn(n= 1, 2, 3, 4, 5, 6, 7)은 소거 상태에서부터 n번째로 가까운 상태로 기입할 때의 기입 워드선 전압을 나타내는 것으로 한다.

계속해서, 기입 2에서 워드선 전압을 Vw5로 하고 데이터 "101", "110", "111"을 기입하는 메모리셀에 대하여 데이터 "101"의 기입/검증 판정을 행한다.

다음에, 기입 3에서 워드선 전압을 Vw6으로 하고 데이터 "110", "111"을 기입하는 메모리셀에 대하여 데이터 "110"의 기입/검증 판정을 행한다.

다음에, 기입 4에서 워드선 전압을 Vw7로 하고 데이터 "111"을 기입하는 메모리셀에 대하여 데이터 "111"의 기입/검증 판정을 행한다.

다음에, 기입 5에서 워드선 전압을 Vw1로 하고 데이터 "001", "010", "011"을 기입하는 메모리셀에 대하여 데이터 "001"의 기입/검증 판정을 행한다.

다음에, 기입 6에서 워드선 전압을 Vw2로 하고 데이터 "010", "011"을 기입하는 메모리셀에 대하여 데이터 "010"의 기입/검증 판정을 행한다.

마지막으로, 기입 7에서 워드선 전압을 Vw3으로 하고 데이터 "011"을 기입하는 메모리셀에 대하여 데이터 "011"의 기입/검증 판정을 행한다.

즉, 본 실시예의 기입 방법은 소거 상태에 가까운 순서대로 그룹으로 나누어서 본 실시예의 경우 데이터 "001", "010", "011"로 이루어지는 그룹 1과, 데이터 "100", "101", "110", "111"로 이루어지는 그룹 2로 나눈다. 그리고, 소거 상에서부터 가장 먼 임계치의 그룹 2의 기입을 행하지만, 그룹 2 내의 각 데이터의 기입에 대해서는 소거 상태에서부터 가까운 임계치의 데이터 순서대로 기입을 행하고, 다음에 2번째로 소거 상태에서부터 먼 그룹 1의 기입을 행하지만, 그룹 1 내의 각데이터의 기입에 대해서는 그룹 1과 마찬가지로 소거 상태에서부터 가까운 임계치의 데이터 순서대로 기입을 행한다는 것이다.

따라서, 본 실시예의 기입 방법이라도 상기 실시예 1 ∼ 3과 마찬가지의 관점에서부터 고속으로 또한 워드선 디스터브에 의한 메모리 임계치의 변동이 적은 기입이 가능하다.

또, 본 실시예의 기입 방법도 도 11의 플래시 메모리에 적용할 수 있는 것은 물론이다.

이상, 본 발명의 적합한 실시예에 대하여 설명하였지만, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 정신을 일탈하지 않는 범위 내에서 여러가지의 설계 변경할 수 있는 것은 물론이다. 예를 들면, 본 발명은 메모리셀로 설정 가능한 임계치 중에서 가장 임계치가 낮은 것을 소거 상태로 하고, 임계치를 높게 설정함으로써 기입을 행하는 경우 또는 가장 임계치가 높은 것을 소거 상태로 하고, 임계치를 낮게 설정함으로써 기입을 행하는 경우 중 어느쪽의 경우에 대해서도 적용할 수 있다.

또한, 하나의 메모리셀에 기억 가능한 값이 4개의 값, 8개의 값 이외의 n치인 경우라도 n이 4이상의 정수이면 고속으로 또한 워드선 디스터브에 의한 메모리 임계치의 변동이 적은 기입이 가능하다.

전술한 실시예에서 밝힌 바와 같이, 본원에서 개시되는 발명 중 대표적인 것에 의해서 얻어지는 효과를 간단하게 설명하면 하기의 그대로이다.

즉, 본 발명은 다중값 기입 가능한 불휘발성 반도체 기억 장치에서의 기입에만 필요한 시간을 증대시키지 않고 워드선 디스터브에 의한 메모리 임계치의 변동을 저감시키는 기입을 행할 수 있다. 따라서, 고속으로 또한 워드선 디스터브에 의한 메모리 임계치의 변동이 적은 다중값의 기입이 가능한 불휘발성 반도체 기억 장치를 실현할 수 있다.

Claims

메모리셀의 임계치를 n 종류(n≥4)로 설정함으로써, 1개의 메모리셀에 2 비트 이상의 데이터를 기억시키는 불휘발성 반도체 기억 장치의 기입 방법에 있어서,

n 종류의 임계치는 제1 임계치로부터 일정 방향으로 변화하게 함으로써 설정되며 각 그룹 내에서 제1 임계치로부터 가장 먼 임계치와, 제1 임계치에 가장 가까운 임계치 간에 다른 그룹에 속하는 임계치가 존재하지 않도록, 제1 임계치를 제외하는 n-1 종류의 임계치를, k 종류(2≤k≤n-2)의 그룹으로 분류하고,

상기 n-1 종류의 임계치의 설정은 제1 임계치로부터 먼 임계치를 구성 요소로 갖는 그룹에서 임계치의 설정을 행하고 또한 동일 그룹 내의 임계치의 설정을 제1 임계치에 가까운 것에서부터 순서대로 행하는 불휘발성 반도체 기억 장치의 기입 방법.
제1항에 있어서,

상기 k 종류로 분류된 그룹의 제1 임계치로부터 가장 먼 임계치가 속하는 그룹은 가장 먼 임계치를 구성 요소로 하는 불휘발성 반도체 기억 장치의 기입 방법.
제1항 또는 제2항에 있어서,

상기 각 그룹에 속하는 임계치의 설정은, 그룹 내에서 제1 임계치에 i번째로 가까운 임계치의 설정 시에는 제1 임계치에 j번째(i<j)로 가까운 임계치로 설정하는 메모리셀에 대해서도 상기 i번째로 가까운 임계치를 설정하는 불휘발성 반도체 기억 장치의 기입 방법.
메모리셀의 임계치를 4종류로 설정함으로써, 1개의 메모리셀에 2비트의 데이터를 기억시키도록 구성된 불휘발성 반도체 기억 장치의 기입 방법에 있어서,

4 종류의 임계치는 제1 임계치로부터 일정 방향으로 변화하게 함으로써 설정되며 제1 임계치를 제외하는 3 종류의 임계치는 2개의 그룹으로 분류되며, 상기 3종류의 임계치 중 제1 임계치로부터 가장 먼 임계치와 제1 임계치에 가장 가까운 임계치는 다른 그룹에 속하고, 제1 임계치로부터 가장 먼 임계치를 포함하는 그룹에 속하는 임계치의 설정을 제1 임계치에 가장 가까운 임계치를 포함하는 그룹에 속하는 임계치의 설정에 앞서 행하고 또한 동일 그룹 내의 임계치의 설정은 제1 임계치에 가까운 것으로부터 순서대로 행해지는 불휘발성 반도체 기억 장치의 기입 방법.
제4항에 있어서,

상기 각 그룹 중의 한 그룹에 속하는 임계치의 수가 2 종류의 그룹에서는, 그룹 내에서 제1 임계치에 1번째로 가까운 임계치의 설정 시에 제1 임계치에 2번째로 가까운 임계치로 설정하는 메모리셀에 대하여 상기 1번째로 가까운 임계치를 설정하는 불휘발성 반도체 기억 장치의 기입 방법.
메모리셀의 임계치를 4종류로 설정함으로써, 1개의 메모리셀에 2 비트의 데이터를 기억시키도록 구성된 불휘발성 반도체 장치의 기입 방법에 있어서,

4 종류의 임계치는 제1 임계치로부터 일정 방향으로 변화하게 함으로써 설정되며, 제1 임계치를 제외하는 3 종류의 임계치의 설정은 제1 임계치로부터 가장 먼 임계치, 제1 임계치에 가장 가까운 임계치, 제1 임계치에 2번째로 가까운 임계치의 순서대로 행해지는 불휘발성 반도체 기억 장치의 기입 방법.
제6항에 있어서,

상기 제1 임계치에 가장 가까운 임계치의 설정 시에 제1 임계치에 2번째로 가까운 임계치를 설정하는 메모리셀에 대해서도 상기 제1 임계치에 가장 가까운 임계치를 설정하는 불휘발성 반도체 기억 장치의 기입 방법.
메모리셀의 임계치를 n 종류(n≥4)로 설정함으로써, 하나의 메모리셀에 2 비트 이상의 데이터를 기억시키는 불휘발성 반도체 기억 장치에 있어서,

상기 메모리셀이 반도체 기판 중에 형성된 제어 게이트, 부유 게이트, 게이트 절연막, 드레인 영역 및 소스 영역을 포함한 MOS형 전계 효과 트랜지스터로 이루어지며, 상기 부유 게이트 중에 존재하는 전하량을 변화시킴으로써 상기 MOS형 전계 효과 트랜지스터의 임계치를 설정하여 정보를 기억하는 상기 메모리셀이 매트릭스형으로 배치된 메모리 어레이를 포함하고,

상기 n 종류의 임계치는 제1 임계치로부터 일정 방향으로 변화하게 함으로써설정되고, 각 그룹 내에서 제1 임계치로부터 가장 먼 임계치와, 제1 임계치에 가장 가까운 임계치 간에 다른 그룹에 속하는 임계치가 존재하지 않도록 제1 임계치를 제외하는 n-1 종류의 임계치를 k 종류 (2≤k≤n-2)의 그룹으로 분류하고,

상기 n-1 종류의 임계치의 설정은 제1 임계치로부터 먼 임계치를 구성 요소에 갖는 그룹에서부터 행하고 또한 동일 그룹 내의 임계치의 설정을 제1 임계치에 가까운 것에서부터 순서대로 행하도록 포함하는 불휘발성 반도체 기억 장치.
제8항에 있어서,

상기 부유 게이트 중에 존재하는 전하량의 변화를 터널 현상을 이용하여 부유 게이트에 전자를 주입함으로써 행하는 수단을 포함하는 불휘발성 반도체 기억 장치.
제8항에 있어서,

상기 부유 게이트 중에 존재하는 전하량의 변화를, 채널의 고 전계 영역에 생긴 높은 에너지 상태의 전자를 부유 게이트에 주입시킴으로써 행하는 수단을 포함하는 불휘발성 반도체 기억 장치.