CN1697158A - 电荷陷入存储单元的自收敛擦除方法及其系统 - Google Patents

Abstract

一种电荷陷入存储单元的操作方法及其结构。存储单元的操作方法包括通过注入负电荷至电荷陷入结构层内，以使存储单元的临界电压高于高状态临界值，以于存储单元建立高临界状态。此方法还包括使用自收敛偏压程序，其通过减少电荷陷入结构层内的负电荷以设定存储单元的临界电压低于低临界状态，于存储单元建立低临界状态。通过执行偏压程序以减少存储单元内的负电荷，此偏压程序至少包括偏压脉冲。此偏压脉冲平衡了流入和流出电荷陷入结构层内的电荷，使电荷陷入结构层内的电荷达到自收敛在期望的临界基准上。如此，将避免过擦除的情况发生。

Description

电荷陷入存储单元的自收敛擦除方法及其系统

技术领域

本发明是有关于一种电性可编程及可擦除非易失性内存的操作方法及包含此内存的集成电路，且特别是有关于一种建立低临界电压及校正并于此装置中避免过擦除情况的方法。

背景技术

基于电荷储存结构的电可擦写可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)及闪存(Flash memory)在近年来应用于各种产品中。多种存储单元(memory cell)结构用于EEPROM及闪存。随着集成电路的面积逐渐变小，由于批量生产和制造简单化的缘故，基于电荷陷入介电层的存储单元结构逐渐受到重视。基于电荷陷入介电层的存储单元结构例如有NROM、SONOS、及PHINES。这些存储单元结构通过在电荷陷入介电层陷入电荷，例如是氮化硅层，来储存数据。当存储单元陷入到负电荷时，存储单元的临界电压(threshold voltage)便会提高。而通过减少存储单元内的负电荷，其临界电压便会降低。

EEPROM和Flash memory具有过擦除(over-erase)的问题。这过擦除的问题发生在当该存储单元的临界电压通过施加偏压配置(bias arrangement)而降低时，该低临界状态被视为该存储单元的擦除状态(erase state)。如果偏压配置造成陷入在电荷储存组件中的负电荷过少的话，此时将造成该存储单元的临界电压过低，而使得存储单元可能产生漏电流。漏电流将影响内存数组的正常操作。在现有技术中，此过擦除情形的问题也限制了电荷陷入存储单元结构的大小。

因此，提供一种避免过擦除情形的电荷陷入存储单元结构的操作方法是必要的。

发明内容

有鉴于此，本发明的目的就是在提供一种电荷陷入存储单元的操作程序及内存结构，可避免过擦除情形。

本发明提出一种操作程序与电荷陷入存储单元的内存结构，及关于过擦除的问题。

有鉴于此，提出一种电荷陷入存储单元的操作方法。存储单元包括第一沟道端、第二沟道端、电荷陷入结构与闸极端。第一沟道端作为一汲极或源极。第二沟道端作为一源极或汲极。此方法包括通过注入负电荷至电荷陷入结构层内以使存储单元的临界电压高于高状态临界值，以于存储单元建立高临界状态。此方法包括使用自收敛偏压程序以使存储单元建立低临界状态。此自收敛偏压程序即是通过减少电荷陷入结构层内的负电荷以设定存储单元的临界电压低于此低临界状态下的特定值。通过执行偏压程序以减少存储单元内的负电荷，此偏压程序至少包括偏压脉冲。此偏压脉冲，于偏压脉冲期间，以对应于电荷陷入结构层内的负电荷数量的速率，产生空穴注入电荷陷入层内与电子射出从电荷陷入层，以及于偏压脉冲期间，当电荷陷入结构层内的负电荷数量被减少以达到使得临界电压接近或低于此低临界状态时，偏压脉冲产生电子注入此电荷陷入结构层内(或空穴流出此电荷陷入结构层)。如此，自收敛产生于此偏压脉冲期间，此存储单元的临界电压收敛至一期望值通过此偏压脉冲，如此，一过擦除的情况将可避免。

根据第偏压程序的第一实施例，此第一偏压脉冲用以产生热空穴注入电荷陷入结构层内。此第一偏压脉冲基于一偏压配置，此偏压配置包括提供负电压至闸极端与提供正电压至第一沟道端，而第二沟道端接地。此第一偏压脉冲为了产生带至带隧道诱导热空穴注入。于第一偏压脉冲的偏压配置下，由于多余的空穴在电荷陷入结构层内，使得某些存储单元恐怕会有过擦除的情况。在第一偏压脉冲后，根据不同的偏压配置，提出自收敛脉冲。第二偏压脉冲的偏压配置在此偏压程序的第一实施例中，其包括提供电压至闸极端，此电压的绝对值相对于低临界状态的特定值为低，例如-1至+1伏特的范围。提供正电压至第一沟道端，并将第二沟道端接地。因此，第二偏压脉冲的偏压配置于一热电动擦除脉冲后，其包括一低闸极偏压与一高汲极偏压。于第二脉冲的偏压配置下，当存储单元的临界电压收敛至特定值时，因热电子与热空穴将同时注入电荷陷入结构层内，故达成一自收敛。

根据此偏压程序的第二实施例提出第一偏压脉冲，此第一偏压脉冲用以产生热空穴注入电荷陷入结构层内。基于第二偏压配置的第一偏压脉冲后，提供第二偏压脉冲。第二偏压配置包括提供一接近地电压的参考电压至存储单元的半导体基板上。此第一与第二沟道端保持浮动或偏向参考电压，例如地电压。提供具有绝对值相对较高闸极电压值至存储单元的闸极端。根据第二偏压配置，闸极电压的绝对值须足够高以产生电场辅助所谓Fowler-Nordheim电子的隧道于电荷陷入层、闸极端与基板间，其是基于电荷于电荷陷入层内的剩余数量。因此，例如闸极电压在某些实施例中为-14.5伏特。当负电荷于电荷陷入层内的数量太低时，电子从闸极电极注入至电荷陷入结构层内。当负电荷于电荷陷入层内的量接近到可以建立低临界状态的临界电压时，电子停止隧道(或着在某些实施例中，电子从电荷陷入层流出至基板)。于存储单元收敛至低临界状态的临界电压的特定值时，平衡隧道因此产生。在其它实施例中，于第二偏压脉冲期间，闸极电压为正电压，并且此平衡隧道产生在另一个方向。

根据偏压程序的第三实施例，偏压脉冲是用以根据偏压配置，产生自收敛热空穴注入，此偏压配置包括相对较低的闸极电压与第一沟道端具有相对较高的正电压，并将第二沟道端接至地。在实施例中，闸极电压根据第三实施例的偏压配置，其为一绝对值小于3伏特的负电压，而第一沟道端接收一约+6伏特或更高的偏压。于低临界状态下，存储单元的特定值通过不同的闸极电压以被选择。在这种情况下，当低临界状态是达成时，热空穴注入与热电子注入同时产生。因此，通过自收敛擦除脉冲以避免过擦除情况。

本发明通过集成电路来实现，此集成电路包括内存与控制电路。此内存基于电荷陷入存储单元。而控制电路执行上述电荷陷入存储单元的操作方法。

附图说明

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下：

图1为依照本发明的具自收敛擦除的集成电路的简化模块图。

图2为传统电荷陷入存储单元的示意图。

图3A～3C是根据图4时序图所示为两个脉冲与自收敛擦除程序。

图4为根据本发明实施例，用于自收敛擦除程序的电位的时序图。

图5为临界电压对于图4的偏压配置的第二脉冲的脉冲时间的波型图。

图6A～6C是根据图7时序图所示为两个脉冲与自收敛擦除程序。

图7为根据本发明实施例，用于自收敛擦除程序的电位的时序图。

图8为临界电压对于图7的偏压配置的第二脉冲的脉冲时间的波型图。

图9A～9C图是根据图10时序图所示为一个脉冲与自收敛擦除程序。

图10为根据本发明实施例，用于自收敛擦除程序的电位的时序图。

图11为临界电压对于图10的偏压配置的第二脉冲的脉冲时间的波型图。

图12为临界电压与图10的偏压配置的自收敛脉冲的脉冲时间相对变化的波型图。

附图标记

100：内存数组

101：页/列译码器

102：多条字线

103：行译码器

104：多条位线

105：总线

107：资料总线

108：读取/擦除/编程电压源

109：状态机

110：内存数组

111：数据输入线

112：数据输出线

具体实施方式

本发明的详细说明配合图1至图11说明如下。

图1为依照本发明的具自收敛擦除的集成电路的简化模块图。集成电路包括由NROM存储单元，或其它类型的电荷陷入存储单元来实现的内存数组100。第一页/列译码器101是耦合至内存数组100中沿着列方向排列的多条字线(word lines)102。行译码器103是耦合至内存数组100中沿着行方向排列的多条位线(bit lines)104。地址数据(addresses)是经由总线105传送到行译码器103与页/列译码器101。模块106中的检测放大器及数据输入结构(Sense amplifiers and data-in structures)是经由数据总线(data bus)107耦合至行译码器103。数据是通过数据输入线(data-in line)111从集成电路的输出入端口传送到模块106的数据输入结构。而数据是通过数据输出线(data-out line)112从模块106的检测放大器输出到集成电路的输出入端口。

用以控制内存数组100的存储单元的读取、编程及擦除动作的数据是包含于芯片中。这些数据包括读取/擦除/编程电压源108与状态机109。电压源108与状态机109是耦合至内存数组100、译码器101、103与集成电路上的其它电路，集成电路参与此装置的操作。

电压源108可以通过电荷泵(charge pumps)、调压器(voltageregulators)、分压器(voltage dividers)及类似电路来实现，以提供不同的电压基准，包括在读取、擦除与编程操作所需的负电压。

状态机109提供读取、擦除与编程操作，并包括了本发明的自收敛擦除(self-convergent erase)。根据某些实施例，擦除过程包括了一个擦除验证程序。依据擦除验证程序产生擦除验证信号，其指示存储单元的临界电压是否已达到擦除验证临界电压。在存储单元到达了擦除验证临界电压后，便不需要再提供擦除脉冲至存储单元。状态机109可以通过现有的特殊目的逻辑电路来实现。在其它实施例中，状态机109包括特殊目的处理器，其可实现于相同的集成电路中，集成电路执行计算机程序以控制此装置的操作。在其它的实施例中，更可将微处理器与特殊应用逻辑电路的组合来实现状态机109。

图2为传统电荷陷入存储单元的示意图，电荷陷入存储单元例如为NROM存储单元，其适用于图1的集成电路中。存储单元是设置于半导体基板200上。在基板200上，存储单元包括了源极201与汲极202，其分别由各自的扩散区所形成，并被沟道分隔。控制闸极(control gate)203设置于此沟道上。于具代表性的实施例中，存储单元的沟道长度(channel lengths)为0.25微米或更小。电荷储存组件211被介于控制闸极203和沟道的间的绝缘体所隔离，此绝缘体例如是二氧化硅或氧氮化硅210。典型地，电荷储存组件211厚度范围根据所选择的操作配置，约为30至120埃(10-10m公尺)，然其它的厚度范围亦可应用于一些存储单元实施例中。于如NROM存储单元或SONOS存储单元的氮化物MOS存储单元中，电荷储存组件211包括氮化硅。在其它实施例中，其它的电荷陷入材质，如Al₂O₃，、HfO_x、ZrO_x或其它金属氧化物，可用来形成存储单元。电荷陷入结构可以是如同图2所示一般，越过沟道都是连续的，或者由多个隔离的电荷陷入材质区块所组成。于多种编程程序中因热电子注入、(Fowler-Nordheim)隧道、及/或直接隧道使得电荷陷入205及215代表的负电荷陷入于电荷陷入结构中。

为了编程存储单元，集成电路上的控制电路输出源极电压V_S至源极201、汲极电压V_D至汲极202、闸极电压V_G至控制闸极204与基板电压V_B至基板200。源极电压V_S例如为地电压。汲极电压V_D例如为+3至+5伏特。闸极电压V_G例如为+6至+12伏特。基板电压V_B例如为地电压。这些电压组合提供偏压配置的例子，通过此偏压配置以注入电子形式的负电荷至电荷陷入结构211内，以使存储单元的临界电压VT提高至高于特定编程临界(specified program threshold)。可使用其它程序，包括直接隧道与电场辅助隧道用以建立高临界状态(high threshold state)。为了擦除存储单元，则使用不同的偏压配置以产生空穴来消除电子，或者从电荷陷入结构211内移除电子，以使临界电压VT低于一特定擦除临界(specified erase threshold)。而通过提供例如地电压的源极电压VS至源极201，提供一例如为+2伏特的汲极电压V_D至汲极202，提供具有特定读取临界电压(specified readthreshold)的闸极电压V_G至控制闸极204，以将数据读取出来。其中特定读取临界电压小于编程临界及大于擦除临界。过擦除发生的条件例如在电荷陷入结构内的电荷所带的净电量为正电压，或其它临界电压VT太低的电荷值时，在此条件下，当施加低电压于闸极，此低电压例如为地电压或是低于特定擦除临界的电压，此时存储单元将会产生漏电流。如图2所示，存储单元可存放一个或更多位数据在每个电荷陷入结构211的左电荷陷入区域215和右电荷陷入区域205上。典型地，要使NROM存储单元以第一「方向」被编程时，以第一沟道端201接受例如+5或+6伏特的电压，第二沟道端202接至地电压，而闸极接受大约+6伏特。NROM存储单元接着以一相反方向被读取，此时第一沟道端201接至地电压，第二沟道端202接受例如+2或+3伏特的电压，而闸极接受读取电压基准。存储单元的另一边是以相反方向的偏压配置来被编程及擦除。

请参照图3A-3C，其说明了电荷陷入存储单元中，用以建立低临界状态的偏压配置，其中于典型的实施例中，低临界状态对应于擦除状态。存储单元包括第一沟道端300和第二沟道端301和一个基底，并以一个沟道区域(channel region)302在其之间。隧道介电层(tunnel dielectric)303设置于基底的沟道区域302上。电荷陷入结构304设置于隧道介电层303上。顶介电层(topdielectric)305设置于电荷陷入结构304上。闸极端(gateterminal)306设置于顶介电层305上。通过电荷陷入在电荷陷入结构304的量以改变存储单元的临界电压。

在图3A中，负电荷被陷入在电荷陷入结构304的左边。根据如图所示的偏压配置，以减少电荷陷入结构304的负电荷量，使临界电压低于低临界状态的特定电压值。通过执行偏压程序以减少负电荷，此偏压程序包括第一偏压脉冲，其表示于图4的模块400中。模块400的第一偏压脉冲通过带至带穿隧效应所产生的热空穴注入的方式，导致热空穴注入至电荷陷入结构304内。

请参考图4，偏压程序包括将参考电压提供给基底VB，参考电压例如是地电压。第一沟道端300用以为汲极并接收电压VD，第二沟道端301用以为源极并接收电压VS，存储单元的闸极端306接收电压VG。根据图4的偏压程序的第一脉冲，于编程期间如图4显示的时间410，电压VD的基准上升至+5伏特。此期间内，闸极电压VG的基准下降至介于-3至-8伏特之间，例如电压VG如图4所示为-6伏特。于此期间内，源极电压VS保持为接地。汲极电压VD的电压大小必须足够高以产生热空穴注入。而在时间411期间，存储单元的另一边接收近似脉冲，其中，源极电压VS的基准约上升至+5伏特，汲极电压VD为接地。闸极电压VG保持在-6伏特。模块400所示的偏压配置，将产生带至带隧道诱导的热空穴注入(以箭头310表示)，热空穴经由隧道介电层300注入至电荷陷入结构304内，以抵消电荷陷入结构304内的电子以减少陷入的负电荷的数量。

如第3B图所示的电荷陷入结构中的过多空穴“+”，在提供第一偏压脉冲后，在内存数组中某些存储单元可能产生过擦除的现象。于模块400所示的第一脉冲之后，提供图4的模块401所示的第二偏压脉冲。此第二偏压脉冲具有自收敛(self-converging)作用，其具有存储单元左边及右边的分开的脉冲。根据图4的偏压程序的第一偏压脉冲，在编程期间，如图4显示的时间420，电压VD的基准上升至+5伏特。于同一期间，闸极电压VG相对于低临界状态下的特定值为低，其基准约介于-1至+1伏特，而源极电压VS在此期间保持接地。同样地，在期间421内，存储单元的另一边接收相似的脉冲，源极电压VS的基准上升至+5伏特，汲极电压VD为地电压，而闸极电压于期间421内持续约保持介于为-1至+1伏特。

依照图3B所示，对于过擦除存储单元，在第二脉冲期间，产生沟道热电子注入，如图标中箭头311所示，以平衡电荷陷入结构内的电荷到产生所欲的临界值的量(desired thresholdvalue)。依照第3C图所示，当电荷陷入结构内的电荷达到平衡，且临界电压收敛至所欲的值时，热电子注入(箭头311)与热空穴注入(箭头310)会平衡陷入收敛的存储单元中的电荷量，并避免临界电压偏移所欲的值。

存储单元的低临界状态具有临界电压的特定值。通过改变不同的闸极电压，可修正此自收敛的脉冲以改变此特定值。特定的存储单元所需的闸极电压、源极电压与汲极电压的精确值与多个因素有关，例如隧道及电荷陷入介电质，存储单元的大小，及使用于存储单元的闸极的材质的特性。

图4所示的第二脉冲401可以在模块400所示的每个擦除脉冲后执行，或跟随在擦除脉冲后的成功的擦除验证步骤后执行。因此，在某些实施例中，执行图4的偏压程序时，并没有执行此擦除验证步骤。在其它实施例中，执行偏压程序时，于第一脉冲后执行擦除验证步骤。在这种情况下，如果擦除验证步骤指示存储单元已成功地被擦除时，便提供自收敛第二脉冲，否则再重复提供第一脉冲。在其它情况下，擦除验证步是在偏压程序的第二脉冲后执行。在这种情况下，如果所产生的信号指示了存储单元未成功地被擦除时，便再执行擦除程序，此擦除程序包括第一与第二脉冲。

图5说明了模块401的第二脉冲的偏压条件下，自收敛的曲线图。从曲线图中，轨迹500表示两个存储单元的起始临界电压为+2.2伏特。于自收敛脉冲期间，以汲极电压约为+5伏特，闸极电压约为-0.2伏特，存储单元的临界电压收敛至约+2伏特。如图所示，轨迹501表示存储单元组的起始临界电压分别为+1.0与+1.2伏特，经由于自收敛脉冲后，其临界电压收敛至约+2伏特。轨迹502表示存储单元组的起始临界电压分别为+0.5与+0.7伏特。轨迹503表示存储单元组的起始临界电压分别为+1.0与+1.2伏特。于是可知道此些存储单元的起始临界电压都介于+2.3至+0.4的间，执行自收敛脉冲后，均收敛至一范围。而没有执行自收敛脉冲的存储单元，例如轨迹504所示，并没有收敛至此范围内。

图6A-6C说明另一个通过图7的偏压程序用以建立低临界状态的偏压配置。根据图7中的模块700的第一脉冲，如先前所述的图3A与图4的模块400，通过热空穴注入(以箭头310表示)以降低存储单元的临界电压。图7的模块701的第二脉冲根据该偏压程序。图7的模块701的第二脉冲中，基底电压VB为0伏特或接地，源极VS与汲极VD为接地或维持浮动，闸极电压VG的绝对值于此脉冲期间相对地较大。而在另一种情况下，闸极电压VG为+14.5，例如图7中的轨迹703。模块701的偏压配置导致所谓Fowler-Nordeheim平衡穿遂效应于电荷陷入结构与闸极间及电荷陷入结构与基板间。闸极电压的准确基准，需视存储单元执行时所需，其必须能达成自收敛的效果才行。根据本发明闸极电压的绝对值约为+10到+20伏特间，将会达到使临界电压达成自收敛的效果。

图6B说明于第一脉冲700后，存储单元是被过擦除的情况。在这种情况下，通过施加+14.5伏特至闸极端，以使电子从闸极端隧道至电荷陷入结构，如图6B所绘的箭头611。通过注入电子以修正过擦除的状态。如第6C图所示，当电荷陷入结构内的负电荷量达到某一基准，其为擦除状态下的临界电压的特定值)代表此时存储单元的临界电压将会收敛至特定值。同时电子也停止隧道，或者在某些实施例中电子会从电荷陷入结构内穿透至基底内(如箭头612所示)。因此，当脉冲为负电压时，第二脉冲使得电子从闸极端穿透至电荷陷入结构，使电荷陷入结构的电荷量便重新收敛至一稳定的状态，或是电荷于电荷陷入结构至沟道达到平衡。而当脉冲为正电压时，第二脉冲使得电子从沟道穿透至电荷陷入结构，使电荷陷入结构的电荷收敛至一稳定的状态，或是电荷于电荷陷入结构至闸极达到平衡。本实施例的第二偏压配置，同时影响存储单元的左右电荷陷入单元(charge trap)。第二脉冲下的闸极电压大小视存储单元的实际需要。典型地，第二脉冲的闸极电压的绝对值大于10伏特，例如10到15伏特或更高，以使一特定临界电压于合理的时间内收敛至可接受的范围内，例如在某些实施例中，第二脉冲续持约1毫秒至100毫秒。

依照图7的模块701的第二脉冲可以在每个擦除脉冲，如模块700所示的擦除脉冲后执行，或在擦除脉冲后的成功的擦除验证步骤后，再执行图7的模块701的第二脉冲。

图8说明了模块701的第二脉冲的偏压条件下，4个不同的起始条件的自收敛的曲线图。如图所示，轨迹800表示一对存储单元的临界电压通过热空穴注入以-12伏特的闸极电压与+5伏特的汲极电压以擦除后，可以看出，其起始临界电压为+0.5伏特，之后经由自收敛脉冲以-14.3伏特的闸极电压、源极与汲极浮动、及基底VB约为0.2伏特施加于存储单元组后，轨迹800的存储单元组的临界电压于0.01秒后收敛至约+1.6伏特。另一轨迹801，以-8伏特的闸极电压擦除轨迹801的存储单元组后，其起始临界电压约为+1.0伏特，再经由于自收敛脉冲后，其临界电压于0.01秒后收敛至约+1.6伏特。再看另一轨迹802，以-6伏特的闸极电压下擦除轨迹802的存储单元组后，其起始临界电压约为+1.8伏特，再经由于自收敛脉冲后，其临界电压也于0.01秒后收敛至约+1.6伏特。而轨迹803，以-12伏特的闸极电压编程轨迹803的存储单元组后，其起始临界电压约为+2.0伏特，其自收敛至临界电压为+2.2伏特。因此，通过脉冲，例如图7的模块701，存储单元的临界电压将会收敛。

第9A-9C其说明根据本发明另一自收敛擦除的偏压配置，使用如图10所示的单一偏压脉冲。在图10中的模块1000表示的传统的空穴注入配置如同上述的第一、二擦除程序中的第一脉冲。在这种情况下，模块1000的脉冲并不需要被执行。也就是说，模块1001所示的一自收敛脉冲是被执行，以汲极电压VD设定为大于+5伏特以编程左边的存储单元，例如汲极电压VD为+8伏特，源极电压VS保持接地，闸极电压VG例如介于0至-1.5伏特间，以引起自收敛。于模块1000的偏压配置，汲极电压VD相对于传统的热空穴注入，其电压是增加以提高反应速度度。为了编程右边的存储单元，在时间1003期间，其VD与VS和时间1002的VD与VS互换，即VS为+8伏特，VD接地。于是，通过调整擦除状态的闸极电压VG，将可使临界电压收敛至特定值，而于本实施例中，闸极电压VG低于特定值，以达成自收敛。

依照第9A图所示，具有负电荷于电荷陷入结构的被编程存储单元，于脉冲1002期间的偏压配置下以建立高临界状态时，通过热空穴注入(如箭头310所示)，使存储单元是可被擦除。于脉冲1002期间的第二部分内，如第9B图所示，存储单元可能达到过擦除状态，此状态因沟道有电子导通的情况。在这种情况下，通过电流流入沟道以产生热电子注入(如图标的箭头901所示)。当热电子注入与热空穴注入达成平衡时，即达到如第9C图表示的自收敛。

图11所显示为图10的偏压的自收敛擦除行为的示意图，用于四对存储存储单元中，存储单元的沟道长度大约为0.24微米并具有不同编程起始电压基准。第一对1100有一大约为+3.5伏特的起始临界电压。在大约为一毫秒erase脉冲的后，其擦除脉冲具有+6伏特的汲极电压及一-0.5伏特的闸极电压，存储单元的临界电压是收敛至约2.4伏特。第二对1101有一大约为+4伏特的起始临界电压。相同地，并于约一毫秒的后收敛至约2.4伏。第三对1102有一大约为+4.4伏特的起始临界电压，并于约一毫秒的后收敛至约2.4伏特。最后一对1102有一更高的+4.7伏的起始临界电压，并于约一毫秒的后收敛至相同的2.4伏。因此，图10的自收敛的偏压配置下，擦除脉冲将使得覆盖广范围的起始临限电压收敛致一共同的电压值。临界电压的大小是界由调整闸极电压而校正。

图12为在如图10右半部配置状况时其临界电压的变化情形，此特性曲线图表示，约在100毫秒后，因-0.2伏特的闸极电压，使临界电压产生约-2伏特的变化量。在脉冲期间，临界电压随着闸极电压增加而增加。因此，100毫秒后，以-2伏特的临界电压，将使临界电压偏移约-3.5伏特。

综上所述，虽然本发明已以一优选实施例公开如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与改进，因此本发明的保护范围当视后附的权利要求为准。

Claims (24)

1.一种电荷陷入存储单元的操作方法，该存储单元包括第一沟道端、第二沟道端、电荷陷入结构与闸极端，该第一沟道端作为汲极或源极，该第二沟道端作为源极或汲极，该方法包括：

通过注入负电荷至该电荷陷入结构内，以使该存储单元的临界电压高于高状态临界，以在该存储单元建立高临界状态；以及

在该存储单元建立低临界状态，通过减少该电荷陷入结构内的负电荷，以使该存储单元的该临界电压低于该低临界状态下的特定值，通过进行偏压程序使在该低临界状态下的该临界电压收敛至该特定值，该偏压程序包括第一阶段与第二阶段，该第一阶段包括当该电荷陷入结构内的负电荷量高于该低状态临界时，以对应于该电荷陷入结构内的负电荷量的反应速率，减少该电荷陷入结构结构内的负电荷量，而该第二阶段包括当该电荷陷入结构的负电荷量低于该低状态临界时，增加该负电荷陷入结构内的负电荷量。

2.如权利要求1所述的方法，其中该偏压程序包括：

根据第一偏压配置提供第一偏压脉冲，该第一偏压配置产生热空穴注入至该电荷陷入结构，以使该存储单元的该临界电压为低临界状态，该第一偏压配置包括提供负电压至该闸极端与提供正电压至该第一沟道端，并将该第二沟道端接地；以及

根据第二偏压配置提供第二偏压脉冲，该第二偏压配置使该临界电压收敛至该特定值，该第二偏压配置包括提供相对于该特定值为低的低电压至该闸极端与提供正电压至该第一沟道端，并将该第二沟道端接地，其中，当该临界电压相对低于该特定值时，该正电压足够高以产生电子注入至该电荷陷入结构，并且当该临界电压相对高于该特定值时，通过该正电压导致空穴注入充电陷入结构内。

3.如权利要求2所述的方法，该方法还包括：

依据第一偏压配置提供该第一偏压脉冲后，提供信号，该信号指示该存储单元是否通过或未通过验证，该验证为该临界电压是否低于低临界验证电压，并且如果该存储单元通过该验证，则根据第二偏压配置执行该第二偏压脉冲以响应该信号。

4.如权利要求3所述的方法，该方法还包括：

依据该第一偏压配置提供该第一偏压脉冲与依据第二偏压配置执行该第二偏压脉冲以响应该信号后，接着提供另一信号，另该信号指示该存储单元是否通过或未通过验证，该验证为该临界电压是否低于低临界验证电压，并且如果该存储单元未通过验证，则依据该第一偏压配置提供另一偏压脉冲。

5.如权利要求3所述的方法，该方法还包括：

依据该第一偏压配置提供该第一偏压脉冲与依据该第二偏压配置执行该第二偏压脉冲以响应该信号后，接着提供另一信号，该信号指示该存储单元是否通过验证，该验证为该临界电压是否低于低临界验证电压，并且如果该存储单元未通过该验证，便根据该第一偏压配置提供另一个脉冲，接着再根据该第二偏压配置提供另一个脉冲。

6.如权利要求1所述的方法，其中该偏压程序包括：

根据第一偏压配置提供第一偏压脉冲，以产生热空穴注入至该电荷陷入结构，使该存储单元的临界电压为低临界状态，该第一偏压配置包括提供负电压至该闸极端与提供正电压至该第一沟道端，并将该第二沟道端接地；以及

根据第二偏压配置提供第二偏压脉冲，该第二偏压脉冲以使该临界电压收敛至低临界状态下的特定值，该第二偏压配置包括将接近地电压的参考电压提供给该半导体基极，将接近地电压的参考电压提供至该第一沟道端或将该第一沟道端空接，及将接近地电压的参考电压提供至该第二沟道端或将该第二沟道端空接，提供闸极电压至该闸极端，其中该闸极电压的电压绝对值必须够高，以使当该临界电压相对于该特定值为低时，该闸极电压调整该临界电压以更接近该特定值，并且该闸极电压的电压绝对值必须够低，以使当该临界电压接近该特定值时，该闸极电压实质上不调整该临界电压。

7.如权利要求6所述的方法，该方法还包括：

依据该第一偏压配置提供该第一偏压脉冲后，提供信号，该信号表示该存储单元是否通过验证，该验证为该临界电压是否低于低临界验证电压，并且如果该存储单元通过该验证，便根据第二偏压配置执行该第二偏压脉冲以响应该信号。

8.如权利要求7所述的方法，该方法还包括：

依据该第一偏压配置提供该第一偏压脉冲与依据该第二偏压配置提供该第二偏压脉冲以响应该信号后，接着提供另一信号，该信号指示该存储单元是否通过验证，该验证为该临界电压是否低于低临界验证电压，并且如果该存储单元未通过验证，便根据第一偏压配置执行另一个偏压脉冲。

9.如权利要求7所述的方法，该方法还包括：

依据该第一偏压配置提供该第一偏压脉冲与依据该第二偏压配置提供该第二偏压脉冲以响应该信号后，接着提供另一信号，另该信号指示该存储单元是否通过验证，该验证是为该临界电压是否低于低临界验证电压，并且如果该存储单元未通过该验证，便根据该第一偏压配置执行另一个脉冲，接着再根据该第二偏压配置执行另一个脉冲。

10.一种建立电荷陷入存储单元为低临界状态的操作方法，该存储单元设置于半导体，其包括第一沟道端、第二沟道端、电荷陷入结构与闸极端，该第一沟道端设置于该半导体上并用作该存储单元的汲极或源极，该第二沟道端设置于该半导体上并用作该存储单元的源极或汲极，该方法包括：

根据第一偏压配置执行脉冲，以产生热空穴注入该电荷陷入结构内，使该存储单元的临界电压低于低临界状态下的特定值，该第一偏压配置包括提供负电压至该闸极端与提供正电压至该第一沟道端，并将该第二沟道端耦合至地电压；以及

根据第二偏压配置执行脉冲，以产生电场来协助沟道产生，使该临界电压于擦除状态下向该特定值收敛。

11.如权利要求10所述的方法，其中该第二偏压配置包括：

提供接近地电压的参考电压至该半导体与提供接近地电压的低电压至该第一沟道端或将该第一沟道端空接，及提供接近地电压的低电压至该第二沟道端或将该第二沟道端空接，并提供闸极电压耦合至该闸极端，其中，当该临界电压相对于该特定值为低时，该闸极电压的电压绝对值必须够高以调整该临界电压更接近该特定值，并且当该临界电压接近该特定值时，该闸极电压的电压绝对值必须够低以使该闸极电压实质上不调整该临界电压。

12.如权利要求10所述的方法，该方法还包括：

依据该第一偏压配置提供该脉冲后，提供信号，该信号指示该存储单元是否通过验证，该验证为该临界电压是否低于低临界验证电压，并且如果该存储单元通过该验证，便根据第二偏压配置执行该脉冲以响应该信号。

13.如权利要求12所述的方法，该方法还包括：

依据该第一偏压配置执行该脉冲与依据该第二偏压配置执行该脉冲以响应该信号后，提供另一信号，该信号指示该存储单元是否通过验证，该验证为该临界电压是否低于低临界验证电压，并且如果该存储单元未通过验证，便根据第一偏压配置执行另一个脉冲。

14.如权利要求12所述的方法，该方法还包括：

依据该第一偏压配置执行该脉冲与依据该第二偏压配置执行该脉冲以响应该信号后，提供另一信号，另该信号指示该存储单元是否通过验证，该验证为该临界电压是否低于低临界验证电压，并且如果该存储单元未通过该验证，便根据该第一偏压配置执行另一个脉冲，接着再根据该第二偏压配置执行另一个脉冲。

15.一种集成电路包括：

内存数组，包括译码器，该译码器依据程序选择复数个存储单元，该些存储单元各包括第一沟道端、第二沟道端、电荷陷入结构与控制闸极，该第一沟道端与该第二沟道端均设置于基底上并分别用以为该些存储单元的汲极与源极或源极或汲极；

电源供应电路，耦合于该内存数组并用以提供闸极电压、源极电压与汲极电压至该控制闸极、该第一沟道端与该第二沟道端；以及

状态机，耦合于该译码器与该电源供应电路，该状态机用以执行操作程序，该操作程序包括：

通过注入负电荷至该电荷陷入结构，以使该存储单元的临界电压大于高状态临界，以建立高临界状态于该存储单元；及

于该存储单元建立低临界状态，通过减少该电荷陷入结构结构内的负电荷，以使该存储单元的该临界电压低于该低临界状态下的特定值，

通过执行偏压程序，该偏压程序以一速率减少该电荷陷入结构内的负电荷的数量，该速率对应于该偏压脉冲期间内于该电荷陷入结构层内的负电荷的数量，及当该电荷陷入结构内的负电荷的数量是被充分地减少到使该临界电压接近或低于该低状态临界时，该偏压程序增加该电荷陷入结构内的负电荷的数量，以使该临界电压于该低临界状态收敛至该特定值。

16.如权利要求15所述的电路，其中该偏压程序包括：

根据第一偏压配置提供第一偏压脉冲，以产生热空穴注入至该电荷陷入结构，以使该存储单元的该临界电压为低临界状态，该第一偏压配置包括提供负电压至该闸极端与提供正电压至该第一沟道端，并将该第二沟道端接地；以及

根据第二偏压配置提供第二偏压脉冲，以使该临界电压收敛至该特定值，该第二偏压配置包括提供相对于该特定值为低的低电压至该闸极端与提供正电压至该第一沟道端，并将该第二沟道端接地，其中，当该临界电压相对低于该特定值时，该正电压是足够高以产生电子注入至该电荷陷入结构，并且当该临界电压相对高于该特定值时，通过该正电压导致空穴注入充电陷入结构内。

17.如权利要求16所述的电路，其中该偏压程序还包括在依据第一偏压配置提供该第一偏压脉冲后，提供一信号，该信号指示该存储单元是否通过或未通过验证，该验证为该临界电压是否低于低临界验证电压，并且如果该存储单元通过该验证，则根据第一偏压配置执行该第二偏压脉冲以响应该信号。

18.如权利要求17所述的电路，其中该偏压程序包括在依据第一偏压配置提供该第一偏压脉冲与依据第二偏压配置提供该第二偏压脉冲以响应该信号后，接着提出另一信号，该信号指示该存储单元是否通过或未通过验证，该验证为该临界电压是否低于低临界验证电压，并且然后如果存储单元未通过验证，然后便依据第一偏压配置执行另一偏压脉冲。

19.如权利要求17所述的电路，其中该偏压程序还包括在依据该第一偏压配置提供该第一偏压脉冲与依据该第二偏压配置提供该第二偏压脉冲以响应该信号后，接着提供另一信号，该信号指示该存储单元是否通过验证，该验证为该临界电压是否低于低临界验证电压，并且如果该存储单元未通过该验证，便根据该第一偏压配置执行另一个脉冲，接着再根据该第二偏压配置执行另一个脉冲。

20.如权利要求15所述的电路，其中该偏压程序包括：

根据第一偏压配置提供第一偏压脉冲，以产生热空穴注入至该电荷陷入结构，使该存储单元的临界电压为低临界状态，该第一偏压配置包括提供负电压至该闸极端与提供正电压至该第一沟道端，并将该第二沟道端接地；以及

根据第二偏压配置执行第二偏压脉冲，以产生电场来协助沟道产生，使该临界电压于该低临界状态下向特定值收敛。

21.如权利要求20所述的方法，其中该第二偏压配置包括：

提供接近地电压的参考电压至该半导体与提供接近地电压的低电压至该第一沟道端或将该第一沟道端空接，及提供接近地电压的低电压至该第二沟道端或将该第二沟道端空接，并提供闸极电压耦合至该闸极端，其中，当该临界电压相对于该特定值为低时，该闸极电压的电压绝对值必须够高以调整该临界电压更接近该特定值，并且当该临界电压接近该特定值时，该闸极电压的电压绝对值必须够低以使该闸极电压实质上不调整该临界电压。

22.如权利要求20所述的方法，其中该偏压程序包括：

根据第一偏压配置执行该第一偏压脉冲后，提供一信号，该信号指示该存储单元是否通过或未通过验证，该验证为该临界电压是否低于低临界验证电压，并且如果该存储单元通过该验证，便根据第二偏压配置执行该第二偏压脉冲以响应该信号。

23.如权利要求20所述的电路，其中该偏压程序还包括：

依据第一偏压配置执行该第一偏压脉冲与依据第二偏压配置执行该第二偏压脉冲以响应一信号后，接着提出另一信号，该信号指示该存储单元是否通过或未通过验证，该验证为该临界电压是否低于低临界验证电压，并且然后如果存储单元未通过验证，便依据第一偏压配置执行另一偏压脉冲。

24.如权利要求20所述的电路，其中该偏压程序还包括：

依据该第一偏压配置执行该第一偏压脉冲与依据该第二偏压配置执行该第二偏压脉冲以响应该信号后，便提供另一信号，该信号指示该存储单元是否通过验证，该验证为该临界电压是否低于低临界验证电压，并且如果该存储单元未通过该验证，便根据该第一偏压配置执行另一个脉冲，接着再根据该第二偏压配置执行另一个脉冲。

Images