CN115064200A - 存储器件及其编程方法 - Google Patents

存储器件及其编程方法 Download PDF

Info

Publication number
CN115064200A
CN115064200A CN202210665349.1A CN202210665349A CN115064200A CN 115064200 A CN115064200 A CN 115064200A CN 202210665349 A CN202210665349 A CN 202210665349A CN 115064200 A CN115064200 A CN 115064200A
Authority
CN
China
Prior art keywords
word line
zero voltage
memory device
voltage
programming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210665349.1A
Other languages
English (en)
Inventor
刘红涛
黄莹
魏文喆
蒋颂敏
黄德佳
陈文强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202210665349.1A priority Critical patent/CN115064200A/zh
Publication of CN115064200A publication Critical patent/CN115064200A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种用于存储器件的编程方法。所述编程方法包括在针对第一字线的精细编程操作之前，使处于浅能级的多个第一电荷载流子移动到衬底层中的沟道，其中，处于浅能级的多个第一电荷载流子对应于要被编程的存储单元。

Description

存储器件及其编程方法
分案说明
本申请是申请日为2020年04月29日、申请号为202080000936.8、发明名称为“存储器件及其编程方法”的中国专利申请的分案申请。
技术领域
本发明涉及存储器件及其编程方法，并且更具体而言，涉及具有更高的可靠性和编程质量的存储器件及其编程方法。
背景技术
近年来，半导体存储器领域得到了越来越高的关注。半导体存储器可以是易失性的或者非易失性的。非易失性半导体存储器件即使在未供电时也能够保存数据，并且因此被广泛应用在蜂窝电话、数码相机、个人数字助理、移动计算装置、非移动计算装置和其他装置中。
可以采取多步骤编程操作，以使要被存储的数据值的阈值电压分布不那么宽。在多步骤编程操作中，可以在精细编程操作之前执行粗略编程操作。粗略编程操作可以形成(大致的)阈值电压分布。精细编程操作可以精细地使通过粗略编程操作形成的(大致的)阈值电压分布变窄。然而，电荷载流子的不希望出现的再分布或复合(例如，处于浅能级的电荷载流子向沟道的移动)可能使(完成的)阈值电压分布畸变，从而导致阈值电压偏移效应。
因此，需要提供一种在精细编程操作之后阻止阈值电压偏移效应，由此提高可靠性和编程质量的存储器件及其编程方法。
发明内容
因此，本发明的目标在于提供一种存储器件和相关的编程方法，以提高可靠性和编程质量。
本发明公开了一种用于存储器件的编程方法。所述编程方法包括在针对第一字线的精细编程操作之前，使处于浅能级的多个第一电荷载流子移动到衬底层中的沟道，其中，处于浅能级的多个第一电荷载流子对应于要被编程的存储单元。
本发明还公开了一种存储器件。所述存储器件包括多个存储单元、电压生成电路和控制电路。电压生成电路被配置为根据多个控制信号生成至少施加至所述多个存储单元的多个电压。控制电路被配置为根据编程方法生成针对电压生成电路的多个控制信号。该编程方法包括在针对第一字线的精细编程操作之前，使处于浅能级的电荷载流子移动到衬底层中的沟道，其中，处于浅能级的多个第一电荷载流子对应于要被编程的存储单元。
对于本领域技术人员而言，在阅读了下文各附图和视图示出的优选实施例的详细描述之后，本发明的这些和其他目标无疑将变得显而易见。
附图说明
图1是示出了根据本发明实施例的串的截面图的示意图。
图2是示出了图1所示的串的等效电路的示意图。
图3是根据本发明实施例的用于对图1所示的串的存储单元进行编程的编程方法的流程图。
图4和图5是均示出了根据本发明实施例的状态的四个阈值电压分布的示意图。
图6是示出了图1所示的串的截面图以及衬底层的沟道中的沟道电势分布(用于呈现相对于位置的电势)的示意图。
图7示出了根据本发明实施例的NAND结构的存储器的示意图。
图8和图9是用于图7所示的存储器的编程方法的信号图。
图10是示出了刚好在编程之后的阈值电压分布、在使用常规编程方法编程了一段时间之后的阈值电压分布、以及在使用根据本发明实施例的具有电荷再分布步骤的新编程方法编程了一段时间之后的阈值电压分布之间的比较的示意图。
图11为根据本发明的实施例的存储器件的功能框图。
具体实施方式
本发明旨在避免可能发生在精细编程操作之后的处于浅能级的电荷载流子(电子和/或空穴)的不希望出现的再分布或复合，以提高可靠性和编程质量。例如，可以在精细编程操作之前有意地触发处于浅能级的电荷载流子的再分布或复合。
图1是示出了根据本发明实施例的串ST1的截面图的示意图。图2是示出了图1所示的串ST1的等效电路的示意图。串ST1可以是用于NAND结构的闪速存储器的NAND串。图1和图2中所示的串ST1包括选择单元SST1、GST1、多个虚设单元DC1a、DC1b以及多个存储单元MC1a、MC1b、MC1c。串联连接的选择单元SST1、GST1、虚设单元DC1a、DC1b以及存储单元MC1a到MC1c分别包括栅极Gt、Gb、控制栅CGda、CGdb、CGa、CGb、CGc、存储层FG、阻隔层BKL、隧穿层TNL和衬底层SBL。选择单元SST1被配置为将串ST1连接至位线BL1，并且可以通过向串选择线SSL1施加适当电压来控制选择单元SST1。选择单元GST1被配置为将串ST1连接至公共源极线CSL，并且可以通过向地选择线GSL1施加适当电压来控制选择单元GST1。虚设单元DC1a、DC1b的控制栅CGda、CGdb中的每者分别连接至多条虚设线WLda、WLdb之一。存储单元MC1a、MC1b、MC1c的控制栅CGa到CGc中的每者分别连接至多条字线WLa、WLb、WLc之一。
基本地，在编程之后处于串ST1中的电荷载流子可能随着时间的推移而再分布和泄漏。例如，如图1所示，刚好在编程之后，可以被捕获在隧穿层TNL中的处于浅能级的某些电荷载流子(也称为第一电荷载流子)可能向在衬底层SBL中的源极端子和漏极端子之间创建的沟道迁移，并且电荷载流子(隧穿层TNL中的)可能快速损失。电荷的再分布或复合(即，快速的电荷载流子损失)可能导致阈值电压偏移效应，其将使每一状态的(完成的)阈值电压分布偏移或加宽，或者使两个相邻状态之间的读取裕量缩小。两个相邻状态之间的读取裕量越窄，就越难将这两个相邻状态清楚地相互区分开。已经被验证为已经被正确地编程(或擦除)的存储单元(例如，存储单元MC1b)可能经历将根本性地改变存储单元的编程(或擦除)状态的阈值电压偏移效应。
电荷再分布可能使(完成的)阈值电压分布变形并畸变，从而导致阈值电压偏移效应；然而，可以通过操纵电荷再分布的时序来减少或消除对(完成的)阈值电压分布的阈值电压偏移效应。例如，图3是根据本发明实施例的用于对图1所示的串ST1的存储单元(例如，存储单元MC1b)进行编程的编程方法30的流程图。可以将编程方法30编译成程序代码。方法30可以由控制电路(例如，图11所示的控制电路120)执行，并且可以包括下述步骤：
步骤S300：开始。
步骤S302：在针对第一字线的精细编程操作之前，使处于浅能级的多个第一电荷载流子移动到衬底层SBL中的沟道，其中，处于浅能级的多个第一电荷载流子对应于要被编程的存储单元。
步骤S304：结束。
简而言之，在精细编程操作之前，使对应于要被编程的存储单元(例如，存储单元MC1b)的处于浅能级的电荷载流子迁移至衬底层SBL中的沟道，由此避免在精细编程操作之后发生电荷载流子的不希望出现的再分布或复合。借助于在精细编程操作之前在步骤S302中执行的电荷再分布步骤，本发明提供了令人满意的阈值电压分布。因而能够提高可靠性和编程质量。
具体地，可以按照多步骤编程操作对存储单元(例如，存储单元MC1b)进行编程。在多步骤编程操作中，可以在执行精细编程操作之前执行粗略编程操作。在步骤S302中，可以在针对对应于要被编程的存储单元的字线(例如，字线WLb)的精细编程操作之前，执行电荷再分布步骤，从而使处于浅能级的电荷载流子移动回到衬底层SBL中的沟道。通过这种方式，在精细编程操作之后几乎没有处于浅能级的电荷载流子。因此，在精细编程操作之后，很少发生由处于浅能级的电荷载流子的再分布而导致的阈值电压偏移效应。
在一些实施例中，可以在针对字线(例如，字线WLb)的粗略编程操作之后、并且在针对该字线(即字线WLb)的精细编程操作之前，立即执行电荷再分布步骤。换言之，可以在针对该字线的粗略编程操作之后，立即使处于浅能级的电荷载流子移动到衬底层SBL中的沟道。例如，图4示出了根据本发明实施例的要被编程的状态的四个阈值电压分布的示意图。该四个阈值电压分布中的每者具有一条分布曲线，其对应于同一状态，但是表示互不相同的步骤。在图4中，在针对字线(例如，字线WLb)的粗略编程操作之后，形成了存储单元的该状态的分布曲线VD402。在电荷再分布步骤(例如，步骤S302)之后，形成了存储单元的该状态的分布曲线VD404。在针对下一条字线(例如，字线WLc)的另一粗略编程操作之后，形成了存储单元的该状态的分布曲线VD406。在对前一条字线(即字线WLb)的精细编程操作之后，形成了存储单元的该状态的分布曲线VD408。
如图4中所示，分布曲线VD404的宽度比分布曲线VD402的宽度更宽，而分布曲线VD408的宽度比分布曲线VD404的宽度(和分布曲线VD402的宽度)更窄。随着该状态的分布曲线VD404由于电荷再分布而朝另一状态的另一分布曲线扩展，两个相继状态之间的区分变得越来越困难。对于数据读取而言，加宽的分布曲线VD404可能是无法接受的，尤其是在两个相邻状态之间的读取裕量小的时候。另一方面，在精细编程操作之前，使处于浅能级的电荷载流子移动到衬底层SBL中的沟道，并且因而在精细编程操作之后形成的分布曲线VD408不会因电荷再分布而畸变。为了提高可靠性，希望使阈值电压分布中的各条分布曲线缩窄，因为更窄的分布曲线带来更宽的读取裕量(即，两个相邻状态之间的距离)。由于分布曲线VD408的宽度是并且保持是窄的，因而该状态的分布曲线VD408可以保持远离另一状态的另一分布曲线，其提高了读取裕量，并且确保了对来自存储单元的状态的读取精确度。
值得注意的是，本领域技术人员可以容易地做出不同变更和修改。在一些实施例中，可以在针对字线(例如，字线WLb)的精细编程操作之前，并且在针对下一条字线(即，字线WLc)的粗略编程操作之后，立即执行电荷再分布步骤。换言之，可以在针对下一条字线的粗略编程操作之后，立即使处于浅能级的电荷载流子移动到衬底层SBL中的沟道。例如，图5示出了根据本发明实施例的四个阈值电压分布的示意图。该四个阈值电压分布中的每者具有一条分布曲线，其对应于同一状态但是表示互不相同的步骤。在图5中，在针对字线(例如，字线WLb)的粗略编程操作之后，形成了存储单元的该状态的分布曲线VD502。在针对下一条字线(例如，字线WLc)的另一粗略编程操作之后，形成了存储单元的该状态的分布曲线VD504。在电荷再分布步骤(例如，步骤S302)之后，形成了存储单元的该状态的分布曲线VD506。在对前一条字线(即字线WLb)的精细编程操作之后，形成了存储单元的该状态的分布曲线VD508。
如图5中所示，分布曲线VD506的宽度比分布曲线VD502的宽度更宽，而分布曲线VD508的宽度比分布曲线VD506的宽度(和分布曲线VD502的宽度)更窄。随着该状态的分布曲线VD506由于电荷再分布而朝另一状态的另一分布曲线扩展，两个相继状态之间的区分变得越来越困难。对于数据读取而言，加宽的分布曲线VD506可能是无法接受的，尤其是在两个相邻状态之间的读取裕量小的时候。另一方面，在精细编程操作之前，使处于浅能级的电荷载流子移动到衬底层SBL中的沟道，并且因而在精细编程操作之后形成的分布曲线VD508不会因电荷再分布而畸变。为了提高可靠性，希望使阈值电压分布中的各条分布曲线缩窄，因为更窄的分布曲线带来更宽的读取裕量(即，两个相邻状态之间的距离)。由于分布曲线VD508的宽度是并且保持是窄的，因而该状态的分布曲线VD508保持远离另一状态的另一分布曲线，其提高了读取裕量，并且确保了对来自存储单元的状态的读取精确度。
电场可以加速电荷再分布。因此，在一些实施例中可以通过施加电场来执行步骤S302中的电荷再分布步骤。例如，图6是示出了图1所示的串ST1的截面图以及衬底层SBL的沟道中的沟道电势分布(用于呈现相对于位置的电势)的示意图。如图6所示，将电场E1施加至串ST1。作为所施加的电场E1的结果，处于浅能级的电荷载流子(例如，隧穿层TNL中的电荷载流子)可以移动。电场E1的方向被认为是其对正电荷载流子施加的力的方向。相应地，电场E1迫使负电荷载流子(例如，从隧穿层TNL)向在衬底层SBL中的源极端子和漏极端子之间创建的沟道流动。另一方面，如果适当控制电场E1的幅度，那么可以被捕获在存储层FG中的处于深能级的电荷载流子(又称为第二电荷载流子)可以不受影响并且不表现出任何变化，使得存储在存储单元(例如，存储单元MC1b)中的数据不会丢失。
电场E1可以是通过向串ST1施加电压而创建的，以加速电荷再分布。例如，请参考图6到图8。图7示出了根据本发明实施例的NAND结构的存储器70的示意图。图8示出了用于图7所示的存储器70的编程方法(例如，编程方法30)的信号图。
如图7所示，存储器70包括多个串，例如串ST1以及串ST2到ST4。像图1中所示的串ST1一样，图7所示的串ST2到ST4中的每者可以包括分别串联连接并且分别在衬底层SBL上方垂直延伸的两个选择单元、两个虚设单元和三个存储单元，但不限于此。设置在串ST2到ST4顶部上的选择单元被配置为将串ST2到ST4连接至(所述)位线BL1、BL2，并且可以通过分别向(所述)串选择线SSL1、SSL2施加适当的电压来控制设置在串ST2到ST4顶部上的选择单元。设置在串ST2到ST4的底部的选择单元被配置为将串ST2到ST4连接至公共源极线CSL，并且可以通过分别向(所述)地选择线GSL1、GSL2施加适当电压来控制设置在串ST2到ST4的底部的选择单元。串ST2到ST4中的虚设单元的控制栅分别连接至虚设线WLda、WLdb。串ST2到ST4中的存储单元的控制栅分别连接至字线WLa、WLb、WLc。典型地，位线BL1、BL2在串ST1到ST4的顶部上沿垂直于字线WLa、WLb、WLc的方向延伸。
本领域的技术人员将认识到，可以在存储器70中实施2维平面存储结构、3维堆叠结构、NAND闪速存储结构和/或NOR闪速存储结构。此外，出于说明的目的，图1、图2、图6和图7示出了串ST1中的三个存储单元。在其他实施例中，一个串可以包括更多个存储单元。一个串中的存储单元的数量不限制本发明的范围。另外，串ST1到ST4中的存储单元(例如存储单元MC1a到MC1c)可以是浮栅晶体管或电荷捕获晶体管。每一存储单元可以存储1位数据或者两位或更多位数据，并且因而可以具有单级单元(SLC)类型、多级单元(MLC)类型、三级单元(TLC)类型、四级单元(QLC)类型或者更高级类型。每一存储单元可以保留Q个可能状态之一，其中，Q是等于或者大于2的正整数，一般地，对于SLC而言Q＝2，对于MLC而言Q＝4，对于TLC而言Q＝8，并且对于QLC而言Q＝16。
可以使用多步骤编程操作将存储单元编程到目标编程状态(又称为编程状态)中。多步骤编程操作涉及一个序列，该序列开始于初始编程电平并且进行至目标编程电平，直到选定的存储单元(例如，存储单元MC1b)的阈值电压达到目标编程状态的一个相应的验证电压电平为止。在粗略编程操作或精细编程操作期间，可以将编程脉冲(例如，20伏)施加至选定的字线(例如，字线WLb)，从而将对应于选定的字线的选定的存储单元(例如，存储单元MC1b)设定至相应的目标编程状态。(一个或多个)未选定的字线(例如，字线WLa、WLc)经受(例如)10伏的电压。此外，可以将导通电压(例如，1.5伏或3伏)施加至串选择线(例如，串选择线SSL1)，从而使相应的选择单元(例如，选择单元SST1)导通，并且可以将截止电压(例如，0伏)施加至地选择线(例如，地选择线GSL1)，从而使相应的选择单元(例如，选择单元GST1)截止。在对选定的存储单元进行编程时，可以将地电压(例如，0伏)施加在对应于选定的存储单元的选定的位线(例如，位线BL1)上，同时可以将电源电压(例如，1.5伏或3伏)施加在对应于(一个或多个)未选定的单元的(一个或多个)未选定的位线(例如，位线BL2)上。结果，电荷载流子可以被注入到存储层FG中(或者有时被注入到隧穿层TNL中)。当电荷载流子在存储层FG中累积时，选定的存储单元的阈值电压升高，使得选定的存储单元处于已编程状态。
如图7和图8所示，在步骤S302中执行的电荷再分布步骤期间，所施加的电压发生变化，以创建图6所示的沟道电势分布，从而产生电场E1。如图8所示，可以将截止电压施加至地选择线GSL1、GSL2和串选择线SSL1、SSL2，从而使选择单元GST1、GST2、SST1和SST2截止，以实施电荷再分布步骤。可以将地电压施加在位线BL1、BL2以及公共源极线CSL上，使得位线BL1、BL2和公共源极线CSL接地。衬底层SBL的阱(未示出)经受(例如)0伏的电压，并且因而也是接地的。施加至对应于选定的存储单元(即，存储单元MC1b)的选定的字线(例如，字线WLb)的电压近似为0伏，因为该选定的字线是接地的。施加至对应于(一个或多个)未选定的存储单元(例如，存储单元MC1a、MC1c)的(一个或多个)未选定的字线(例如，字线WLa、WLc)的电压可以达到(或者增大到)第一非零电压V1。第一非零电压V1可以处于5伏到10伏的范围内。第一非零电压V1可以大于0伏，但是低于编程脉冲的电压。施加至对应于串ST1到ST4的虚设单元(例如，虚设单元DC1a、DC1b)的虚设线WLda、WLdb的电压可以达到(或者增大到)第二非零电压V2。第二非零电压V2可以处于0伏到5伏的范围内。第二非零电压V2可以大于0伏，但是低于第一非零电压V1。
在电荷再分布步骤期间，由于所有串(例如，串ST1到ST4)的选择单元GST1、GST2、SST1、SST2都被截止，因而衬底层SBL中的沟道是浮置的。施加至虚设线WLda、WLdb和未选定的字线WLa、WLc的电压是非零的，其将增大虚设单元DC1a、DC1b以及未选定的存储单元MC1a、MC1c的沟道电势。如图6所示，处于位置Pga处的存储单元MC1a的沟道电势或者处于位置Pgc处的存储单元MC1c的沟道电势高于处于位置Pt或Pb处的沟道电势。在一些实施例中，处于位置Pga或Pgc处的沟道电势高于处于位置Pgda或Pgdb处的沟道电势，并且处于位置Pgda或Pgdb处的沟道电势高于处于位置Pt或Pb处的沟道电势。在一些实施例中，处于位置Pgda或Pgdb处的沟道电势低于施加至虚设线WLda或WLdb的电压，并且处于位置Pga或Pgc处的沟道电势低于施加至未选定的字线WLa或WLc的电压。
虽然施加至对应于选定的存储单元MC1b的选定的字线WLb的电压等于0伏，但是处于位置Pgb处的存储单元MC1b的沟道电势可以高于0伏。这是因为虚设单元DC1a、DC1b和未选定的存储单元MC1a、MC1c的等效沟道连接至选定的存储单元MC1b的等效沟道——更具体地，衬底层SBL中的沟道是连续的。相应地，虚设单元DC1a、DC1b和未选定的存储单元MC1a、MC1c的沟道电势可以使处于位置Pgb处的选定的存储单元MC1b的沟道电势是非零的。在一些实施例中，处于位置Pgb处的沟道电势低于处于位置Pga、Pgc、Pgda或Pgdb处的沟道电势，但是高于0伏，这是位置Pgb处的沟道电势被位置Pga或Pgc处的相邻沟道电势上拉的结果。通过这种方式，感生出从衬底层SBL中的沟道指向隧穿层TNL的电场E1(以及潜在的横向电场E2和E3)，从而加速处于浅能级的电荷载流子向沟道的移动。
值得注意的是，可以根据实验数据或模拟结果来确定并优化未选定的字线WLa、WLc的第一非零电压V1以及虚设线WLda、WLdb的第二非零电压V2，使得处于深能级的电荷载流子可以不像处于浅能级的电荷载流子那样迁移到衬底层SBL中的沟道。也就是说，在电场E1被适当控制时，禁止处于深能级的电荷载流子迁移到衬底层SBL中的沟道。处于深能级的电荷载流子可以保持并且仍被捕获在存储层FG中。因此，存储在存储单元MC1b中的数据将不会丢失或者被擦除。为了进一步地理解，浅能级接近导带(的带边缘)，例如，相对于导带边缘的能差小于kBT(玻尔兹曼常数乘以温度)。半导体中的深能级一般描述的是离导带或价带更远的能级，并且能差比kBT大得多。深能级可以接近带隙的中心。
如上文所阐述的，在精细编程操作之前，执行电荷再分布步骤，从而在施加至对应于选定的存储单元MC1b的选定的字线WLb的电压接近0伏并且选定的存储单元MC1b的沟道电势高于0伏的情况下，使处于浅能级的电荷载流子快速移动到衬底层SBL中的沟道。由于随着存储在每一存储单元上的状态数量的增加必须使(完成的)阈值电压分布中的指定给每一状态的分布曲线(例如，分布曲线VD408或VD508)变得更窄并且更紧密地聚拢，因而必须以提高的精确度执行对选定的存储单元的编程，并且降低了(完成的)阈值电压分布中的能够容忍的任何后偏移的程度。根据本发明，在精细编程操作之后只有很少的处于浅能级的电荷载流子；因此，在精细编程操作之后很少发生由处于浅能级的电荷载流子的再分布导致的阈值电压偏移效应。借助于在精细编程操作之前执行的电荷再分布步骤，能够因而提高可靠性和编程质量。
替代性地，电场E1可以是通过作为擦除操作向串ST1施加电压而创建的，以加速电荷再分布。例如，请参考图7和图9。图9是用于图7所示的存储器70的编程方法(例如，编程方法30)的信号图。
如图7和图9所示，在步骤S302中执行的电荷再分布步骤期间，可以在对应于选定的存储单元(即，存储单元MC1b)的选定的字线(例如，字线WLb)上施加地电压，使得选定的字线接地，如图8中所示。不像图8中所示的信号图那样，在电荷再分布步骤期间，施加至衬底层SBL的阱的电压可以达到(或者增大到)第三非零电压V3。第三非零电压V3可以处于5伏到10伏的范围内。第三非零电压V3可以大于0伏，但是低于编程脉冲的电压。此外，地选择线GSL1、GSL2、串选择线SSL1、SSL2、位线BL1、BL2、公共源极线CSL、对应于串ST1到ST4的虚设单元(即，虚设单元DC1a、DC1b)的虚设线WLda、WLdb以及对应于(一个或多个)未选定的存储单元(即，存储单元MC1a、MC1c)的(一个或多个)未选定的字线(例如，字线WLa、WLc)在电荷再分布步骤期间是浮置的。由于所有的地选择线GSL1、GSL2、串选择线SSL1、SSL2、位线BL1、BL2、公共源极线CSL、虚设线WLda、WLdb和未选定的字线WLa、WLc都被置于浮置状态，因而串ST1到ST4的对应的元件也被升高到非零电压，例如，其归因于与所述阱的电容耦合。
通过使所述阱升高到第三非零电压V3(类似于20V或更低的擦除电压)并且使对应于选定的存储单元MC1b的选定的字线WLb接地，将感生出从衬底层SBL中的沟道指向隧穿层TNL的电场E1，以加速处于浅能级的电荷载流子向沟道的移动。换言之，“擦除”了处于浅能级的电荷载流子。
值得注意的是，可以根据实验数据或模拟结果确定并优化衬底层SBL的阱的第三非零电压V3，使得处于深能级的电荷载流子可以不像处于浅能级的电荷载流子那样迁移到衬底层SBL中的沟道。也就是说，在电场E1被适当控制时，禁止处于深能级的电荷载流子迁移到衬底层SBL中的沟道。处于深能级的电荷载流子可以保持并且仍被捕获在存储层FG中。因此，存储在存储单元MC1b中的数据将不会丢失或者被擦除。
如上文所阐述的，在精细编程操作之前，执行电荷再分布步骤，从而在施加至对应于选定的存储单元MC1b的选定的字线WLb的电压接近0伏并且施加至阱的电压高于0伏的情况下使处于浅能级的电荷载流子快速移动到衬底层SBL中的沟道。由于随着存储在每一存储单元上的状态数量的增加必须使(完成的)阈值电压分布中的指定给每一状态的分布曲线(例如，分布曲线VD408或VD508)变得更窄并且更紧密地聚拢，因而必须以提高的精确度执行对选定的存储单元的编程，并且降低了(完成的)阈值电压分布中的能够容忍的任何后偏移的程度。根据本发明，在精细编程操作之后只有很少的处于浅能级的电荷载流子；因此，在精细编程操作之后很少发生由处于浅能级的电荷载流子的再分布导致的阈值电压偏移效应。借助于在精细编程操作之前执行的电荷再分布步骤，能够因而提高可靠性和编程质量。
图10是示出了刚好在编程之后的阈值电压分布、在使用常规编程方法编程了一段时间之后的阈值电压分布、以及在使用根据本发明实施例的具有电荷再分布步骤的新编程方法编程了一段时间之后的阈值电压分布之间的比较的示意图。刚好在编程之后形成了包括针对已编程存储单元的该状态的分布曲线VD1002的阈值电压分布。在通过本发明的在精细编程操作之前执行电荷再分布步骤的新编程方法对存储单元编程了一段时间之后形成了包括针对该状态的分布曲线VD1004的阈值电压分布。在通过没有电荷再分布步骤的常规编程方法对存储单元编程了一段时间之后形成了包括针对该状态的分布曲线VD1006的阈值电压分布。
如图10所示，分布曲线VD1004的宽度或者分布曲线VD1006的宽度比分布曲线VD1002的宽度更宽，因为处于浅能级的电荷载流子的不希望出现的再分布或复合可能导致阈值电压偏移效应，并且因而使(完成的)阈值电压分布(即，分布曲线VD1002)畸变。随着时间的推移，阈值电压偏移效应甚至可能变严重。然而，分布曲线VD1004的宽度比分布曲线VD1006的宽度更窄。由于针对该状态的分布曲线VD1006由于电荷再分布的原因朝向常规编程方法的阈值电压分布中的另一状态的另一分布曲线扩展，因而变得更难在两个相继状态之间进行区分。对于数据读取而言，加宽的分布曲线VD1006可能是无法接受的，尤其是在两个相邻状态之间的读取裕量小的时候。另一方面，在精细编程操作之前，使处于浅能级的电荷载流子移动到衬底层SBL中的沟道，并且因而甚至在对存储单元编程一段时间之后形成的电荷再分布也不会使本发明的新编程方法的阈值电压分布中的分布曲线VD1004造成强烈畸变。由于分布曲线VVD1004的宽度是并且保持是窄的，因而该状态的分布曲线VD1004可以保持远离另一状态的另一分布曲线，其提高了读取裕量，并且确保了对来自存储单元的状态的读取精确度。
图11为根据本发明的实施例的存储器件11的功能框图。存储器件11包括图7所示的存储器70、前述的控制电路120和电压生成电路130。控制电路120被配置为生成针对电压生成电路130的多个控制信号，以执行编程操作或电荷再分布步骤。控制电路120可以是控制器、嵌入式微处理器或者微控制器等。电压生成电路130耦合至控制电路120和存储器70，并且电压生成电路130被配置为根据控制电路120生成的控制信号生成施加至位线BL1、BL2、串选择线SSL1、SSL2、地选择线GSL1、GSL2、字线WLa、WLb、WLc、虚设线WLda、WLdb、公共源极线CSL以及衬底层SBL的阱的多个电压(即至少施加至存储单元MC1a、MC1b、MC1c的电压)。
总而言之，在精细编程操作之前，使对应于要被编程的存储单元的处于浅能级的电荷载流子迁移至衬底层中的沟道，由此避免在精细编程操作之后发生电荷载流子的不希望出现的再分布或复合。借助于在精细编程操作之前执行的电荷再分布步骤，本发明提供了令人满意的阈值电压分布。因而能够提高可靠性和编程质量。
本领域的技术人员将容易地发现在遵循本发明的教导的同时可以对所述器件和方法做出很多修改和变更。相应地，上文的公开内容应当被解释为仅由所附权利要求的划定范围来限定。

Claims (20)

1.一种用于存储器件的编程方法，其特征在于，所述编程方法包括：
在对第一字线执行粗略编程-验证操作之后，且对所述第一字线执行精细编程-验证操作之前；
将至少一条选定的字线接地，并且将第一非零电压施加至至少一条未选定的字线。
2.根据权利要求1所述的编程方法，其特征在于，所述编程方法还包括：
将第一非零电压施加至至少一条未选定的字线的同时，将第二非零电压施加至多条虚设字线。
3.根据权利要求1所述的编程方法，其特征在于，所述编程方法还包括：
将至少一条选定的字线接地的同时，将多条位线接地，将公共源极线接地，将衬底层的阱接地，多个选择单元被截止。
4.根据权利要求2所述的编程方法，其特征在于，所述第一非零电压大于0伏，但是低于编程脉冲的电压，并且所述第二非零电压大于0伏，但是低于所述第一非零电压。
5.根据权利要求1所述的编程方法，其特征在于，在对第一字线执行粗略编程-验证操作之后，且将至少一条选定的字线接地，并且将第一非零电压施加至至少一条未选定的字线之前，所述编程方法还包括：
对与所述第一字线紧邻的第二字线执行粗略编程-验证操作。
6.一种用于存储器件的编程方法，其特征在于，所述编程方法包括：
在对第一字线执行粗略编程-验证操作之后，且对所述第一字线执行精细编程-验证操作之前；
将至少一条选定的字线接地，并且将第三非零电压施加至衬底层的阱。
7.根据权利要求6所述的编程方法，其特征在于，所述编程方法还包括：
将至少一条选定的字线接地的同时，将多条位线浮置，将公共源极线浮置，将多条地选择线浮置，将多条串选择线浮置，将至少一条未选定的字线浮置，将多条虚设字线浮置。
8.根据权利要求6所述的编程方法，其特征在于，所述第三非零电压大于0伏，但是低于编程脉冲的电压。
9.根据权利要求6所述的编程方法，其特征在于，在对第一字线执行粗略编程-验证操作之后，且将至少一条选定的字线接地，并且将第三非零电压施加至衬底层的阱之前，所述编程方法还包括：
对与所述第一字线紧邻的第二字线执行粗略编程-验证操作。
10.根据权利要求1或者6所述的编程方法，其特征在于，将至少一条选定的字线接地，并且选定的字线对应的存储单元的沟道电势高于0伏。
11.一种存储器件，其特征在于，所述存储器件包括：
多个存储单元；
电压生成电路，所述电压生成电路被配置为根据多个控制信号生成至少施加至所述多个存储单元的多个电压；以及
控制电路，所述控制电路被配置为生成针对所述电压生成电路的所述多个控制信号，其中，所述控制电路被配置为：
在对第一字线执行粗略编程-验证操作之后，且对所述第一字线执行精细编程-验证操作之前；
将至少一条选定的字线接地，并且将第一非零电压施加至至少一条未选定的字线。
12.根据权利要求11所述的存储器件，其特征在于，所述控制电路被配置为：
将第一非零电压施加至至少一条未选定的字线的同时，将第二非零电压施加至多条虚设字线。
13.根据权利要求11所述的存储器件，其特征在于，所述控制电路被配置为：
将至少一条选定的字线接地的同时，将多条位线接地，将公共源极线接地，将衬底层的阱接地，多个选择单元被截止。
14.根据权利要求12所述的存储器件，其特征在于，所述第一非零电压大于0伏，但是低于编程脉冲的电压，并且所述第二非零电压大于0伏，但是低于所述第一非零电压。
15.根据权利要求11所述的存储器件，其特征在于，所述控制电路被配置为：
在对第一字线执行粗略编程-验证操作之后，且将至少一条选定的字线接地，并且将第一非零电压施加至至少一条未选定的字线之前，对与所述第一字线紧邻的第二字线执行粗略编程-验证操作。
16.一种存储器件，其特征在于，所述存储器件包括：
多个存储单元；
电压生成电路，所述电压生成电路被配置为根据多个控制信号生成至少施加至所述多个存储单元的多个电压；以及
控制电路，所述控制电路被配置为生成针对所述电压生成电路的所述多个控制信号，其中，所述控制电路被配置为：
在对第一字线执行粗略编程-验证操作之后，且对所述第一字线执行精细编程-验证操作之前；
将至少一条选定的字线接地，并且将第三非零电压施加至衬底层的阱。
17.根据权利要求16所述的存储器件，其特征在于，所述控制电路被配置为：
将至少一条选定的字线接地的同时，将多条位线浮置，将公共源极线浮置，将多条地选择线浮置，将多条串选择线浮置，将至少一条未选定的字线浮置，将多条虚设字线浮置。
18.根据权利要求16所述的存储器件，其特征在于，所述第三非零电压大于0伏，但是低于编程脉冲的电压。
19.根据权利要求16所述的存储器件，其特征在于，所述控制电路被配置为：
在对第一字线执行粗略编程-验证操作之后，且将至少一条选定的字线接地，并且将第三非零电压施加至衬底层的阱之前，对与所述第一字线紧邻的第二字线执行粗略编程-验证操作。
20.根据权利要求11或者16所述的存储器件，其特征在于，所述控制电路被配置为：
将至少一条选定的字线接地，并且选定的字线对应的存储单元的沟道电势高于0伏。
CN202210665349.1A 2020-04-29 2020-04-29 存储器件及其编程方法 Pending CN115064200A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210665349.1A CN115064200A (zh) 2020-04-29 2020-04-29 存储器件及其编程方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202080000936.8A CN111771243B (zh) 2020-04-29 2020-04-29 存储器件及其编程方法
CN202210665349.1A CN115064200A (zh) 2020-04-29 2020-04-29 存储器件及其编程方法
PCT/CN2020/087794 WO2021217501A1 (en) 2020-04-29 2020-04-29 Memory Device and Programming Method Thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202080000936.8A Division CN111771243B (zh) 2020-04-29 2020-04-29 存储器件及其编程方法

Publications (1)

Publication Number Publication Date
CN115064200A true CN115064200A (zh) 2022-09-16

Family

ID=72729219

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080000936.8A Active CN111771243B (zh) 2020-04-29 2020-04-29 存储器件及其编程方法
CN202210665349.1A Pending CN115064200A (zh) 2020-04-29 2020-04-29 存储器件及其编程方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202080000936.8A Active CN111771243B (zh) 2020-04-29 2020-04-29 存储器件及其编程方法

Country Status (4)

Country Link
US (2) US11423987B2 (zh)
CN (2) CN111771243B (zh)
TW (1) TWI730811B (zh)
WO (1) WO2021217501A1 (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020168828A1 (en) * 2001-05-10 2002-11-14 Kuan-Lun Cheng Method of reducing threshold voltage shifting of a gate
CN100463138C (zh) * 2004-04-26 2009-02-18 旺宏电子股份有限公司 电荷陷入非易失性存储器的电荷平衡操作方法
US7355889B2 (en) * 2005-12-19 2008-04-08 Sandisk Corporation Method for programming non-volatile memory with reduced program disturb using modified pass voltages
KR101348173B1 (ko) * 2007-05-25 2014-01-08 삼성전자주식회사 플래시 메모리 장치, 그것의 소거 및 프로그램 방법들,그리고 그것을 포함한 메모리 시스템
US7550735B2 (en) * 2007-06-29 2009-06-23 Lawrence Livermore National Security, Llc GaTe semiconductor for radiation detection
KR101192358B1 (ko) * 2007-07-31 2012-10-18 삼성전자주식회사 불휘발성 메모리 장치 및 프로그래밍 방법
US7944746B2 (en) * 2007-11-27 2011-05-17 Spansion Llc Room temperature drift suppression via soft program after erase
JP5178167B2 (ja) * 2007-12-04 2013-04-10 株式会社東芝 半導体記憶装置及びそのデータ書き込み方法
KR20100013847A (ko) * 2008-08-01 2010-02-10 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
US8144040B2 (en) * 2009-07-01 2012-03-27 Intersil Americas, Inc. Randomization of sample window in calibration of time-interleaved analog to digital converter
JP5343916B2 (ja) * 2010-04-16 2013-11-13 富士通セミコンダクター株式会社 半導体メモリ
KR101666406B1 (ko) * 2010-08-16 2016-10-17 삼성전자 주식회사 비휘발성 메모리 장치 및 그 프로그램 방법, 메모리 시스템
TW201230045A (en) * 2011-01-06 2012-07-16 Macronix Int Co Ltd Method for increasing program speed and control read windows for multi-level cell non-volatile memory
CN102509559B (zh) * 2011-11-24 2014-08-27 南京大学 一种提高非挥发性快闪存储器高密度存储特性的操作方法
US8988947B2 (en) 2013-03-25 2015-03-24 Sandisk Technologies Inc. Back bias during program verify of non-volatile storage
JP2016062624A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体記憶装置
US9324439B1 (en) * 2014-10-20 2016-04-26 Sandisk Technologies Inc. Weak erase after programming to improve data retention in charge-trapping memory
CN105702863A (zh) * 2015-07-01 2016-06-22 中国计量学院 一种单栅柔性有机存储器件及其制备方法
US10748630B2 (en) 2017-11-29 2020-08-18 Silicon Storage Technology, Inc. High precision and highly efficient tuning mechanisms and algorithms for analog neuromorphic memory in artificial neural networks
KR102467291B1 (ko) * 2017-12-22 2022-11-14 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
CN110838318A (zh) * 2018-08-17 2020-02-25 北京兆易创新科技股份有限公司 提高存储器数据可靠性的方法和系统

Also Published As

Publication number Publication date
CN111771243A (zh) 2020-10-13
TWI730811B (zh) 2021-06-11
US20210343344A1 (en) 2021-11-04
CN111771243B (zh) 2022-07-12
US11423987B2 (en) 2022-08-23
TW202141504A (zh) 2021-11-01
WO2021217501A1 (en) 2021-11-04
US20220351779A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
US10297329B2 (en) NAND boosting using dynamic ramping of word line voltages
US9443597B2 (en) Controlling dummy word line bias during erase in non-volatile memory
US8520448B1 (en) Sequential programming of sets of non-volatile elements to improve boost voltage clamping
US10748631B2 (en) Semiconductor memory device
US20170309329A1 (en) Non-Volatile Semiconductor Memory Device Adapted to Store a Multi-Valued Data in a Single Memory Cell
US8130551B2 (en) Extra dummy erase pulses after shallow erase-verify to avoid sensing deep erased threshold voltage
TWI385664B (zh) 用於非揮發性記憶體儲存元件之混合式程式化方法
US20080151627A1 (en) Method of low voltage programming of non-volatile memory cells
KR102307063B1 (ko) 메모리 장치
KR100741466B1 (ko) 비휘발성 기억 장치의 동작 방법
KR101047168B1 (ko) 비휘발성 메모리에서의 분할된 소프트 프로그래밍
JP2022522439A (ja) メモリデバイスにおけるプログラム撹乱低減方法およびそれを利用するメモリデバイス
CN111771243B (zh) 存储器件及其编程方法
EP2102868B1 (en) Method and system of low voltage programming of non-volatile memory cells
CN114596904A (zh) 用于减轻擦除干扰的对未选定子块抑制偏置的温度补偿

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination