CN1324691C - P型信道氮化硅只读存储器的擦除方法 - Google Patents

P型信道氮化硅只读存储器的擦除方法 Download PDF

Info

Publication number
CN1324691C
CN1324691C CNB01141572XA CN01141572A CN1324691C CN 1324691 C CN1324691 C CN 1324691C CN B01141572X A CNB01141572X A CN B01141572XA CN 01141572 A CN01141572 A CN 01141572A CN 1324691 C CN1324691 C CN 1324691C
Authority
CN
China
Prior art keywords
silicon nitride
type channel
channel silicon
nitride rom
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01141572XA
Other languages
English (en)
Other versions
CN1414626A (zh
Inventor
林宏穗
赖汉昭
卢道政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNB01141572XA priority Critical patent/CN1324691C/zh
Publication of CN1414626A publication Critical patent/CN1414626A/zh
Application granted granted Critical
Publication of CN1324691C publication Critical patent/CN1324691C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明是有关于一种p型信道氮化硅只读存储器的擦除方法,此擦除方法对一个在电荷陷入层中储存有电荷的p型信道氮化硅只读存储器,在控制栅极施加一个正电压,在漏极施加一个负电压,将源极浮置以及将此p型信道氮化硅只读存储器所在的n井接地。并且使得控制栅极与漏极之间的电压差足以使p型信道氮化硅只读存储器以频带间引发热电子注入法进行擦除。

Description

P型信道氮化硅只读存储器的擦除方法
技术领域
本发明是有关于一种p型信道氮化硅只读存储器(p-channel SiliconNitride Read Only Memory,p-channel NROM)的擦除(erase)方法,且特别是有关于一种以频带间引发热电子注入法(band-to-band induced hotelectron injection)擦除p型信道氮化硅只读存储器的方法。
背景技术
电气擦除式可编程只读存储器(EEPROM)具有可写入、可擦除、以及断电后仍可保存数据的优点,是个人计算机和电子设备广泛采用的一种内存元件。
在现今发展的电气擦除式可编程只读存储器中,具有氧化物-氮化硅-氧化硅(Oxide-Nitride-Oxide,以下简称为ONO)结构的只读存储器,已被提出的有硅-氧化硅-氮化硅-氧化硅-硅(Silicon-Oxide-Nitride-Oxide-Silicon,以下简称SONOS)只读存储器以及氮化硅只读存储器(NROM)等结构。上述的ONO结构与传统以掺杂的复晶硅制作浮置栅的只读存储器比较之下,其中SONOS只读存储器具有一般的只读存储器的操作电压低的优点,元件的尺寸能够缩小,有助于元件集成度的提高。NROM具有射入于氮化硅层的电子仅集中于局部的区域,对于隧穿氧化层其缺陷的敏感度较小,而较不容易产生漏电流,并且其为一记忆单元二比特(1cell 2bit)的只读存储器,可以在单一记忆单元中写入四种状态等的优点,因此,能够使用此种具有ONO结构的只读存储器以取得更好的元件性能。
在另一方面,p型信道的内存元件具有几项异于n型信道的内存元件的特性,包括高电子注入效率、较高的元件缩小幅度(high scalability)、具有较低的穿隧氧化层电场、并且能够避免热电洞注入所导致的元件可靠性问题。因此,此种结合p型信道与ONO结构只读存储器将具有相当大的发展空间以及优势。
然而,对于p型信道SONOS只读存储器而言,在进行编程时采用Fowler-Nordheim穿隧法(FN Tunneling),信道中的电子将会全面的穿过穿隧氧化层的能障进入氮化硅层中,并且均匀的分布在氮化硅层中,因此,SONOS只读存储器的一个记忆单元将只能储存一个比特的数据。
并且,此p型信道SONOS只读存储器在进行擦除时,同样采用FN穿隧法,分布在氮化硅层中的电子将会全面穿过穿隧氧化层进入基底中。然而SONOS只读存储器元件在擦除时并无法针对单一记忆单元进行擦除,而仅能一区块(block)一区块的擦除,因此在元件的编程、擦除以及读取的操作上受到相当多的限制。
对于p型信道NROM而言,公知进行擦除的方法是采用信道热电子注入法(channel hot electron injection),电子将会从氮化硅层穿过穿隧氧化层而注入漏极中。然而使用信道热电子注入法进行擦除的其中一个缺点是必须打开信道,因此相当容易产生漏极漏电流的情况。使用信道热电子注入法进行擦除的另一个缺点是在擦除时会将单一记忆单元中的两个比特的数据同时删除,因此在元件的擦除操作上也会受到局限。
因此,有鉴于上述p型信道SONOS只读存储器以及p型信道NROM在擦除操作上产生的缺点,本发明的目的在于提出一种p型信道氮化硅只读存储器的擦除方法,能够在操作时不须打开信道,因此不会造成漏极漏电流,也较为省电。
发明内容
本发明的另一目的在提出一种p型信道氮化硅只读存储器的擦除方法,能够进行单一记忆单元的单一比特、二比特的擦除,也能够进行字节(byte)、节区(sector)、区块(block)的擦除。
本发明提出一种p型信道氮化硅只读存储器的擦除方法,此擦除方法是采用频带间引发热电子注入法,对一个在电荷陷入层中已储存有电荷的p型信道氮化硅只读存储器,在控制栅极施加一个正电压,在漏极施加一个负电压,将源极浮置(floating)以及将此p型信道氮化硅只读存储器所在的n井(well)接地。其中控制栅极与漏极之间的电压差足以使p型信道氮化硅只读存储器以频带间引发热电子注入法进行擦除。
附图说明
图1为本发明实施例的一种P型信道氮化硅只读存储器的擦除方法。
附图标记说明:
10:基底             12:氧化物-氮化物-氧化物(ONO)结构
14:穿隧氧化层       16:电荷陷入层
18:氧化介电层       20:栅极导体层
22:源极             24:漏极
26:信道             Vg、Vd、Vs、Vnw:电压
具体实施方式
图1为本发明实施例的一种P型信道氮化硅只读存储器的擦除方法。
请参照图1,首先,提供一个p型氮化硅只读存储器元件,此P型氮化硅只读存储器元件包括n型掺杂的基底10、氧化物-氮化物-氧化物(ONO)结构12,栅极导体层20、源极22、漏极24以及信道26。其中ONO结构12是由穿隧氧化层14、氮化硅材料的电荷陷入层16与氧化介电层18依序堆栈在基底10上形成。栅极导体层20是设置在ONO结构12上。源极22与漏极24分别设置于ONO结构12两侧的基底10中。并且信道26是设置于ONO结构12下方且比特在源极22与漏极24之间。并且源极22、漏极24与栅极导体层20是植入p型离子而形成p型离子掺杂型态。其中的栅极导体层20是作为控制栅极。
请继续参照图1,在本发明的p型信道氮化硅只读存储器进行擦除时,对p型信道氮化硅只读存储器的控制栅极20施加一个正电压Vg,对漏极24施加一个负电压Vd,并使源极22浮置(Vs),以及将此P型氮化硅只读存储器所在的n井接地(Vnw)。
上述的电压操作情形整理如下表一所示:
表一
  接点电压   电压操作情形
 p型信道氮化硅只读存储器   控制栅极(Vg)   正电压
  漏极(Vd)   负电压
  源极(Vs)   浮置
  N井(VnW)   接地
其中,施加于控制栅极的正电压Vg以及施加于漏极的负电压Vd两者的电压差,足以使P型信道氮化硅只读存储器的记忆单元以频带间引发热电子注入法进行擦除。
在使用频带间引发热电子注入法进行擦除时,在控制栅极20与漏极24的重叠区产生深度损耗(deep depletion)的现象,并且,由于垂直于穿隧氧化层14的高电场,使得电荷陷入层16中靠近漏极24侧的电荷能够经过穿隧氧化层14的能障进入漏极24中,而且在此擦除机制中,施加于控制栅极的电压Vg与施加于漏极电压Vd两者的电压差,并不会将信道26打开。
在上述实施例中p型氮化硅只读存储器的擦除操作,对于单一记忆单元中的靠近漏极侧的电荷(1比特)进行擦除,然而本发明的p型氮化硅只读存储器元件由字符线以及比特线的控制,能够做到单一比特、二比特、字节、节区、区块的擦除。
综上所述,本发明的p型氮化硅只读存储器的擦除方法,由于采用频带间引发热电子注入法,因此在进行擦除操作时不须打开信道,因此不会造成漏极漏电流,且所需的操作电压也较低而较为省电。
此外,本发明的p型氮化硅只读存储器的擦除方法,能够由字符线以及比特线的控制,进行单一记忆单元的一比特或是二比特的擦除,并且还能够进行字节、节区、区块为单比特的擦除操作,因此在p型氮化硅只读存储器的编程、读取以及擦除等操作上具有更大的自由度。
虽然本发明已以一实施例说明如上,然其并非用以限定本发明,任何熟悉此技术的人,在不脱离本发明之精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当以权利要求书为准。

Claims (1)

1.一种p型信道氮化硅只读存储器的擦除方法,其特征为:其中该p型信道氮化硅只读存储器具有一控制栅极、一源极、一漏极、以及形成有一n井,该方法包括下列步骤:
对该控制栅极施加一正电压,对该漏极施加一负电压,对该源极浮置以及对该n井接地,其中该正电压与该负电压之间的电压差足以使该p型信道氮化硅只读存储器以一频带间引发热电子注入法进行擦除。
CNB01141572XA 2001-10-22 2001-10-22 P型信道氮化硅只读存储器的擦除方法 Expired - Fee Related CN1324691C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB01141572XA CN1324691C (zh) 2001-10-22 2001-10-22 P型信道氮化硅只读存储器的擦除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB01141572XA CN1324691C (zh) 2001-10-22 2001-10-22 P型信道氮化硅只读存储器的擦除方法

Publications (2)

Publication Number Publication Date
CN1414626A CN1414626A (zh) 2003-04-30
CN1324691C true CN1324691C (zh) 2007-07-04

Family

ID=4676257

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01141572XA Expired - Fee Related CN1324691C (zh) 2001-10-22 2001-10-22 P型信道氮化硅只读存储器的擦除方法

Country Status (1)

Country Link
CN (1) CN1324691C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035147B2 (en) * 2003-06-17 2006-04-25 Macronix International Co., Ltd. Overerase protection of memory cells for nonvolatile memory
CN100358049C (zh) * 2003-12-08 2007-12-26 联华电子股份有限公司 P沟道电可擦可编程只读存储器的编程方法
CN100463138C (zh) * 2004-04-26 2009-02-18 旺宏电子股份有限公司 电荷陷入非易失性存储器的电荷平衡操作方法
US7636257B2 (en) * 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
CN100423213C (zh) * 2005-08-05 2008-10-01 旺宏电子股份有限公司 非易失性存储器的操作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
CN1239834A (zh) * 1998-06-24 1999-12-29 世大积体电路股份有限公司 快闪电性可抹除只读存储器
US6211011B1 (en) * 1997-03-05 2001-04-03 Macronix International Co., Ltd. Method for fabricating asymmetric virtual ground P-channel flash cell
US6215148B1 (en) * 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
JP2001156189A (ja) * 1999-10-06 2001-06-08 Saifun Semiconductors Ltd 自動整合プログラミングおよび消去領域を備えたnromセル
US6272050B1 (en) * 1999-05-28 2001-08-07 Vlsi Technology, Inc. Method and apparatus for providing an embedded flash-EEPROM technology

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
US6211011B1 (en) * 1997-03-05 2001-04-03 Macronix International Co., Ltd. Method for fabricating asymmetric virtual ground P-channel flash cell
US6215148B1 (en) * 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
CN1239834A (zh) * 1998-06-24 1999-12-29 世大积体电路股份有限公司 快闪电性可抹除只读存储器
US6272050B1 (en) * 1999-05-28 2001-08-07 Vlsi Technology, Inc. Method and apparatus for providing an embedded flash-EEPROM technology
JP2001156189A (ja) * 1999-10-06 2001-06-08 Saifun Semiconductors Ltd 自動整合プログラミングおよび消去領域を備えたnromセル

Also Published As

Publication number Publication date
CN1414626A (zh) 2003-04-30

Similar Documents

Publication Publication Date Title
TW495977B (en) Erasing method for p-channel silicon nitride read only memory
US6545309B1 (en) Nitride read-only memory with protective diode and operating method thereof
US6580135B2 (en) Silicon nitride read only memory structure and method of programming and erasure
US5790460A (en) Method of erasing a flash EEPROM memory
US7483308B2 (en) Programming and erasing method for charge-trapping memory devices
US7092298B2 (en) Methods of erasing a non-volatile memory device having discrete charge trap sites
CN1226782C (zh) 非易失性存储器元件的操作方法
KR20080102030A (ko) 플래시 메모리 소자, 그 제조 방법 및 동작 방법
CN1324691C (zh) P型信道氮化硅只读存储器的擦除方法
CN1407614A (zh) 程序化及抹除p型信道sonos记忆单元的操作方法
KR20070082241A (ko) 비휘발성 기억 장치
US6834013B2 (en) Method for programming and erasing non-volatile memory with nitride tunneling layer
KR100663345B1 (ko) 공통의 드레인 라인들을 구비하는 비휘발성 메모리 셀 어레이
US5867426A (en) Method of programming a flash memory cell
US7684252B2 (en) Method and structure for operating memory devices on fringes of control gate
US7512013B2 (en) Memory structures for expanding a second bit operation window
JP2007242216A (ja) メモリ素子及びその動作方法
CN1949536A (zh) 非挥发性记忆体的操作方法
CN100461425C (zh) P型沟道存储器的操作方法
CN1427482A (zh) 具有氮化物穿隧层的非挥发性破碎器的编程以及抹除方法
KR20060002337A (ko) 부분 소노스 게이트를 갖는 플래시메모리 셀의 구동 방법
KR100591122B1 (ko) 플래시메모리, 그의 구동방법 및 그의 배치구조
KR20030057897A (ko) 비휘발성 메모리 소자 및 그 제조 방법
US6998671B2 (en) Localized split floating gate device using drain coupling to suppress the second bit effect
Park et al. New programming and erasing schemes for p-channel flash memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070704

Termination date: 20191022

CF01 Termination of patent right due to non-payment of annual fee