JP2001156189A - 自動整合プログラミングおよび消去領域を備えたｎｒｏｍセル - Google Patents
自動整合プログラミングおよび消去領域を備えたｎｒｏｍセルInfo
- Publication number
- JP2001156189A JP2001156189A JP2000306999A JP2000306999A JP2001156189A JP 2001156189 A JP2001156189 A JP 2001156189A JP 2000306999 A JP2000306999 A JP 2000306999A JP 2000306999 A JP2000306999 A JP 2000306999A JP 2001156189 A JP2001156189 A JP 2001156189A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- implant
- channel
- bit line
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007943 implant Substances 0.000 claims abstract description 103
- 238000002347 injection Methods 0.000 claims abstract description 30
- 239000007924 injection Substances 0.000 claims abstract description 30
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000002784 hot electron Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000003915 cell function Effects 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000000243 solution Substances 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 27
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002900 effect on cell Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Abstract
(57)【要約】 （修正有）
【課題】電気的に消去可能で、かつプログマム可能な窒
化物含有の読み取り専用メモリ（ＮＲＯＭ）において、
消去およびプログラミングサイクル数が多くなっても、
セル機能の低下、停止がＮＲＯＭとプログラミングされ
たＮＲＯＭセルを消去する方法の提供。 【解決手段】プログラム可能な窒化物含有の読み取り専
用メモリ（ＮＲＯＭ）セルは、少なくともチャネル１０
０上の酸化物１０９−窒化物１１０−酸化物１１１の層
と、少なくとも１個のビットライン接合部に自動整合さ
れたポケットインプラント１２０上で高温電子注入領域
と高温電子注入領域に全体的に自動整合された少なくと
も１個のホットホール（Ｒ）注入領域を含むことにより
達成する。
化物含有の読み取り専用メモリ（ＮＲＯＭ）において、
消去およびプログラミングサイクル数が多くなっても、
セル機能の低下、停止がＮＲＯＭとプログラミングされ
たＮＲＯＭセルを消去する方法の提供。 【解決手段】プログラム可能な窒化物含有の読み取り専
用メモリ（ＮＲＯＭ）セルは、少なくともチャネル１０
０上の酸化物１０９−窒化物１１０−酸化物１１１の層
と、少なくとも１個のビットライン接合部に自動整合さ
れたポケットインプラント１２０上で高温電子注入領域
と高温電子注入領域に全体的に自動整合された少なくと
も１個のホットホール（Ｒ）注入領域を含むことにより
達成する。
Description
【０００１】
【発明の分野】本発明は、一般にフラッシュ（ＦＬＡＳ
Ｈ）で、電気的に消去可能で、プログラム可能な読み取
り専用メモリ（ＥＥＰＲＯＭ）および窒化物のプラグラ
ム可能な読み取り専用メモリ（ＮＲＯＭ）に関する。
Ｈ）で、電気的に消去可能で、プログラム可能な読み取
り専用メモリ（ＥＥＰＲＯＭ）および窒化物のプラグラ
ム可能な読み取り専用メモリ（ＮＲＯＭ）に関する。
【０００２】
【発明の背景】ダブルビットセルは、一般的ではない
が、当該技術分野においては周知である。あるダブルビ
ットセルは、多数のしきい電圧レベルを有し、２個毎の
しきい電圧レベルが共に異なるビットを記憶している。
その他のしきい電圧レベルは、セルの各側で１ビットを
記憶している。窒化物のプログラム可能な読み取り専用
メモリ（ＮＲＯＭ）セルとして知られる後者の種類のダ
ブルビットセルは、１９９７年８月１日出願された「非
対称チャージトラッピングを利用した２ビットの不揮発
性の電気的に消去可能でプログラム可能な半導体メモリ
セル」（“Two BitNon-Volatile Electrically Eras
able And Programmable SemiconductorMemory Cell
Utilizing Asymmetrical Charge Trapping"）とい
う名称の本発明の出願人による出願中の米国特許出願番
号第０８／９０５，２８６号に記載されている。前記の
特許出願は参考のために本明細書に含めている。
が、当該技術分野においては周知である。あるダブルビ
ットセルは、多数のしきい電圧レベルを有し、２個毎の
しきい電圧レベルが共に異なるビットを記憶している。
その他のしきい電圧レベルは、セルの各側で１ビットを
記憶している。窒化物のプログラム可能な読み取り専用
メモリ（ＮＲＯＭ）セルとして知られる後者の種類のダ
ブルビットセルは、１９９７年８月１日出願された「非
対称チャージトラッピングを利用した２ビットの不揮発
性の電気的に消去可能でプログラム可能な半導体メモリ
セル」（“Two BitNon-Volatile Electrically Eras
able And Programmable SemiconductorMemory Cell
Utilizing Asymmetrical Charge Trapping"）とい
う名称の本発明の出願人による出願中の米国特許出願番
号第０８／９０５，２８６号に記載されている。前記の
特許出願は参考のために本明細書に含めている。
【０００３】以下で参照する図１、図２および図３は、
ダブルビットのＮＲＯＭセルを概略図示している。セル
は２本のビットライン１０２と１０４との間で２個に分
離されており、個別に帯電可能な領域１０６および１０
８を除いて単一のチャンネル１１０を有している。図１
から図３までに示すッダブルビットセルに対して、個別
に帯電可能領域１０６および１０８は、ポリシリコン層
１１２の下方の酸化物―窒化物―酸化物の積層（層１０
９，１１０および１１１）に形成された窒化物層１１０
内に形成されている。
ダブルビットのＮＲＯＭセルを概略図示している。セル
は２本のビットライン１０２と１０４との間で２個に分
離されており、個別に帯電可能な領域１０６および１０
８を除いて単一のチャンネル１１０を有している。図１
から図３までに示すッダブルビットセルに対して、個別
に帯電可能領域１０６および１０８は、ポリシリコン層
１１２の下方の酸化物―窒化物―酸化物の積層（層１０
９，１１０および１１１）に形成された窒化物層１１０
内に形成されている。
【０００４】領域１０６に記憶された左側のビットを読
み取るには、右側のビットライン１０４がドレインであ
り、左側のビットライン１０２がソースである。このこ
とは矢印１１３で指示する「読み通し」方向として知ら
れている。領域１０８に記憶された右側のビットを読み
取るには、セルは矢印１１４で指示する反対方向に読み
取られる。このように、左側のビットライン１０２はド
レインで右側のビットライン１０４はソースである。
み取るには、右側のビットライン１０４がドレインであ
り、左側のビットライン１０２がソースである。このこ
とは矢印１１３で指示する「読み通し」方向として知ら
れている。領域１０８に記憶された右側のビットを読み
取るには、セルは矢印１１４で指示する反対方向に読み
取られる。このように、左側のビットライン１０２はド
レインで右側のビットライン１０４はソースである。
【０００５】図２は、領域１０６の左側ビットを読み取
る間にセル内で発生することを全体的に指示している。
領域１０８の右側のビットを読み取る場合、同様の作動
が発生する。
る間にセル内で発生することを全体的に指示している。
領域１０８の右側のビットを読み取る場合、同様の作動
が発生する。
【０００６】領域１０６における左側のビットを読み取
るには、左側のビットライン１０２が典型的には０Ｖで
あるソース電圧レベルＶｓを受け取り、右側のビットラ
イン１０４が典型的には２Ｖであるドレイン電圧Ｖｄを
受け取る。ゲートは、典型的には３Ｖである比較的低い
電圧Ｖｇを受け取る。
るには、左側のビットライン１０２が典型的には０Ｖで
あるソース電圧レベルＶｓを受け取り、右側のビットラ
イン１０４が典型的には２Ｖであるドレイン電圧Ｖｄを
受け取る。ゲートは、典型的には３Ｖである比較的低い
電圧Ｖｇを受け取る。
【０００７】ゲート電圧Ｖｇおよびドレイン電圧Ｖｄの
存在は、それぞれチャンネル１００の中心において空亡
層５４と反転層５２とを誘発する。ドレイン電圧Ｖｄ
は、チャンネル１００の空亡層５４まで延びる空亡領域
５５をドレイン１０４近傍で誘発するに十分大きい。こ
のことは「バリア降下」として知られ、反転層５２から
ドレイン１０４まで電子の「突き抜け現象」を起因す
る。突き抜け電流は、右側領域１０８における電荷の存
在によって極最小の制御を受け、従って、左側のビット
は右側領域１０８における電荷の介在あるいは不在には
無関係に読み取ることが可能である。
存在は、それぞれチャンネル１００の中心において空亡
層５４と反転層５２とを誘発する。ドレイン電圧Ｖｄ
は、チャンネル１００の空亡層５４まで延びる空亡領域
５５をドレイン１０４近傍で誘発するに十分大きい。こ
のことは「バリア降下」として知られ、反転層５２から
ドレイン１０４まで電子の「突き抜け現象」を起因す
る。突き抜け電流は、右側領域１０８における電荷の存
在によって極最小の制御を受け、従って、左側のビット
は右側領域１０８における電荷の介在あるいは不在には
無関係に読み取ることが可能である。
【０００８】領域１０６は、この場合ソース（すなわ
ち、低電圧レベル）として作用する左側のビットライン
１０２の近傍にあるので、領域１０６の帯電状態によっ
て反転層５２がソース１０２まで延びるか否かを検出す
る。電子が左側の領域１０６においてトラップされると
すれば、そこを横切る電圧は反転層５２をソース１０２
まで延在させるに十分でなく、「０」が読み取られる。
領域１０６が何ら電荷を有していないとすれば、反対の
ことがいえる。
ち、低電圧レベル）として作用する左側のビットライン
１０２の近傍にあるので、領域１０６の帯電状態によっ
て反転層５２がソース１０２まで延びるか否かを検出す
る。電子が左側の領域１０６においてトラップされると
すれば、そこを横切る電圧は反転層５２をソース１０２
まで延在させるに十分でなく、「０」が読み取られる。
領域１０６が何ら電荷を有していないとすれば、反対の
ことがいえる。
【０００９】浮動ゲートセルと同様に、図１と図２とに
示すセルは消去可能で、かつプログラム可能である。従
って、領域１０６と１０８とに記憶された電荷の量はユ
ーザによって制御可能である。
示すセルは消去可能で、かつプログラム可能である。従
って、領域１０６と１０８とに記憶された電荷の量はユ
ーザによって制御可能である。
【００１０】ＮＲＯＭセルに対して、各ビットは読み取
り方向とは反対の方向においてプラグラム可能である。
このように、領域１０６における左側のビットをプログ
ラミングするには、左側のビットライン１０２が高いプ
ログラミング電圧（すなわち、ドレイン電圧）を受け取
り、右側のビットライン１０４は接地される（すなわ
ち、ソース電圧）。このことが図３に示されている。プ
ログラミング領域１０８に対しては反対のことがいえ
る。
り方向とは反対の方向においてプラグラム可能である。
このように、領域１０６における左側のビットをプログ
ラミングするには、左側のビットライン１０２が高いプ
ログラミング電圧（すなわち、ドレイン電圧）を受け取
り、右側のビットライン１０４は接地される（すなわ
ち、ソース電圧）。このことが図３に示されている。プ
ログラミング領域１０８に対しては反対のことがいえ
る。
【００１１】高いプログラミング電圧はソース１０４か
ら電子を引っ張る。電子がドレイン１０２に向って加速
するにつれて、電子は最終的に窒化物の層１１０中へ
「ジャンプ」するに十分なエネルギを蓄える。このこと
が「高温電子の注入」として知られ、それはドレイン１
０２に近い領域ではじめて発生する。ドレイン電圧がも
はや介在しなくなると、酸化物の層１０９や電子がチャ
ンネル１００へ戻ってこないようにする。
ら電子を引っ張る。電子がドレイン１０２に向って加速
するにつれて、電子は最終的に窒化物の層１１０中へ
「ジャンプ」するに十分なエネルギを蓄える。このこと
が「高温電子の注入」として知られ、それはドレイン１
０２に近い領域ではじめて発生する。ドレイン電圧がも
はや介在しなくなると、酸化物の層１０９や電子がチャ
ンネル１００へ戻ってこないようにする。
【００１２】ビットはそれらがプログラミングされたの
と同じ方向で消去される。しかしながら、消去に対して
は、負の消去電圧がゲート１２に提供され、正の電圧
が、ドレインであるべきビットラインに提供される。こ
のように、左側の領域１０６において電荷を消去するに
は、消去電圧が左側のビットライン１０２に提供され
る。高度の負の消去電圧は、左側ビットライン１０２の
近傍の領域において電界を形成し、該電界はドレインに
近接した領域に記憶された電子を引っ張る。しかしなが
ら、電界はドレインの近傍でのみ強力であり、このため
右側の領域１０８における電荷は減損しない。
と同じ方向で消去される。しかしながら、消去に対して
は、負の消去電圧がゲート１２に提供され、正の電圧
が、ドレインであるべきビットラインに提供される。こ
のように、左側の領域１０６において電荷を消去するに
は、消去電圧が左側のビットライン１０２に提供され
る。高度の負の消去電圧は、左側ビットライン１０２の
近傍の領域において電界を形成し、該電界はドレインに
近接した領域に記憶された電子を引っ張る。しかしなが
ら、電界はドレインの近傍でのみ強力であり、このため
右側の領域１０８における電荷は減損しない。
【００１３】典型的には、プログラミングと消去とは、
ドレインとゲートでの電圧のパルスによって実行され
る。各パルスの後、検証作業が行われ、セルのしきい電
圧レベル（すなわち、セルが導電性となるゲート電圧レ
ベル）が測定される。プログラミングの間、しきい電圧
レベルＶｔｐは着実に増加し、そのためセルは読み取り
作動の間何ら有効電流は通さない。消去の間、反対のこ
とがいえる。しきい電圧レベルＶｔｅは、有効電流が読
み取りの間セルに介在するようになるまで減少する。
ドレインとゲートでの電圧のパルスによって実行され
る。各パルスの後、検証作業が行われ、セルのしきい電
圧レベル（すなわち、セルが導電性となるゲート電圧レ
ベル）が測定される。プログラミングの間、しきい電圧
レベルＶｔｐは着実に増加し、そのためセルは読み取り
作動の間何ら有効電流は通さない。消去の間、反対のこ
とがいえる。しきい電圧レベルＶｔｅは、有効電流が読
み取りの間セルに介在するようになるまで減少する。
【００１４】残念ながら、多数の消去およびプログラミ
ングサイクルは、所望のしきい電圧レベルを達成するの
に要するパルスの数を変更する。パルスに対して、電圧
レベルが一定に留まり、パルスの数が増大しうるか、あ
るいは電圧レベルは所望のしきい電圧レベルが達成され
るまで増大しうる。
ングサイクルは、所望のしきい電圧レベルを達成するの
に要するパルスの数を変更する。パルスに対して、電圧
レベルが一定に留まり、パルスの数が増大しうるか、あ
るいは電圧レベルは所望のしきい電圧レベルが達成され
るまで増大しうる。
【００１５】一旦消去に必要なゲート電圧が負になり過
ぎたり、および（または）プログラミングパルスの数が
１まで低下すると、セルはもはや機能するとは考えられ
ない。
ぎたり、および（または）プログラミングパルスの数が
１まで低下すると、セルはもはや機能するとは考えられ
ない。
【００１６】図４、図５および図６は、対数―直線チャ
ートにおいて多数のプログラミングおよび消去サイクル
の実験結果を提供している。この実験において、消去の
ためのゲート電圧レベルは必要に応じて増大し、セルは
２０，０００サイクルの後は機能を停止した。
ートにおいて多数のプログラミングおよび消去サイクル
の実験結果を提供している。この実験において、消去の
ためのゲート電圧レベルは必要に応じて増大し、セルは
２０，０００サイクルの後は機能を停止した。
【００１７】図４は、双方のビットに対するプログラミ
ングおよび消去しきい電圧レベルをグラフで示してい
る。曲線６０と６２とは、それぞれ左方および右方のビ
ットに対するプログラミングしきい電圧レベルを示して
おり、右方のビットに対するしきい電圧レベルは順方向
（逆方向ではない）で測定されている。曲線６４と６６
とは、それぞれ左方および右方のビットのための消去し
きい電圧レベルを示している。全ての曲線は、しきい電
圧レベルがその点で増大する約２０００サイクルまでは
比較的一定に留まっていることが注目される。また、逆
方向で読み取った左方のビットに対するプログラミング
しきい電圧レベルが右方のビットに対するものよりも著
しく高いことも注目される。しかしながら、各ビットの
消去しきい電圧レベルはプログラミング電圧レベルより
も小さい。
ングおよび消去しきい電圧レベルをグラフで示してい
る。曲線６０と６２とは、それぞれ左方および右方のビ
ットに対するプログラミングしきい電圧レベルを示して
おり、右方のビットに対するしきい電圧レベルは順方向
（逆方向ではない）で測定されている。曲線６４と６６
とは、それぞれ左方および右方のビットのための消去し
きい電圧レベルを示している。全ての曲線は、しきい電
圧レベルがその点で増大する約２０００サイクルまでは
比較的一定に留まっていることが注目される。また、逆
方向で読み取った左方のビットに対するプログラミング
しきい電圧レベルが右方のビットに対するものよりも著
しく高いことも注目される。しかしながら、各ビットの
消去しきい電圧レベルはプログラミング電圧レベルより
も小さい。
【００１８】図５は、プログラミング（曲線７０）およ
び消去（曲線７２）の後の読み取り電流Ｉｒを示す。双
方の電流は約４０００サイクルの後は強度に低減する。
び消去（曲線７２）の後の読み取り電流Ｉｒを示す。双
方の電流は約４０００サイクルの後は強度に低減する。
【００１９】図６は、プログラミングパルスの数（曲線
７４）および消去の間のゲート電圧（曲線７６）とを示
す。プログラミングパルスの数は１まで低下し、ゲート
電圧は約３０００サイクルの後、−６Ｖから−９Ｖまで
低下する。
７４）および消去の間のゲート電圧（曲線７６）とを示
す。プログラミングパルスの数は１まで低下し、ゲート
電圧は約３０００サイクルの後、−６Ｖから−９Ｖまで
低下する。
【００２０】（発明の要約）本発明の好適実施例によれ
ば、少なくともチャンネルの上にある酸化物―窒化物―
酸化物の層と少なくとも１個のビットライン接合部に自
動整合したポケットインプラントとを有するＮＲＯＭセ
ルが提供される。前記セルはまた、ＯＮＯ層内で、かつ
ポケットインプラントの上で少なくとも１個の高温電子
注入領域と、前記高温電子注入領域に全体的に自動整合
した少なくとも１個の高温ホール注入領域とを含む。
ば、少なくともチャンネルの上にある酸化物―窒化物―
酸化物の層と少なくとも１個のビットライン接合部に自
動整合したポケットインプラントとを有するＮＲＯＭセ
ルが提供される。前記セルはまた、ＯＮＯ層内で、かつ
ポケットインプラントの上で少なくとも１個の高温電子
注入領域と、前記高温電子注入領域に全体的に自動整合
した少なくとも１個の高温ホール注入領域とを含む。
【００２１】更に、本発明の好適実施例によれば、ポケ
ットインプラントはシングルあるいはダブルポケットイ
ンプラントでよい。
ットインプラントはシングルあるいはダブルポケットイ
ンプラントでよい。
【００２２】また、本発明の好適実施例によれば、ＮＲ
ＯＭセルを消去する方法が提供される。セルはチャンネ
ルと、前記チャンネルの各側にある２個の拡散領域であ
って各々が前記チャンネルとの接合部を有する拡散領域
と、少なくとも前記チャンネルの上にある酸化物―窒化
物―酸化物（ＯＮＯ）の層と、前記接合部の少なくとも
１個と自動整合するポケットインプラントと、前記ＯＮ
Ｏ層内で、かつ前記ポケットインプラントの上にある少
なくとも１個の高温電子注入領域とを含む。前記方法
は、前記接合部の１個と、その近隣のポケットインプラ
ントと、前記接合部の近傍のＯＮＯ層の部分との交錯部
においてホールを発生させる段階と、前記チャンネルの
面に沿って前記ホールを加速する段階と、電子注入領域
に近接して前記ホールを注入する段階とを含む。
ＯＭセルを消去する方法が提供される。セルはチャンネ
ルと、前記チャンネルの各側にある２個の拡散領域であ
って各々が前記チャンネルとの接合部を有する拡散領域
と、少なくとも前記チャンネルの上にある酸化物―窒化
物―酸化物（ＯＮＯ）の層と、前記接合部の少なくとも
１個と自動整合するポケットインプラントと、前記ＯＮ
Ｏ層内で、かつ前記ポケットインプラントの上にある少
なくとも１個の高温電子注入領域とを含む。前記方法
は、前記接合部の１個と、その近隣のポケットインプラ
ントと、前記接合部の近傍のＯＮＯ層の部分との交錯部
においてホールを発生させる段階と、前記チャンネルの
面に沿って前記ホールを加速する段階と、電子注入領域
に近接して前記ホールを注入する段階とを含む。
【００２３】（発明の詳細な説明）本発明の出願人は、
セルのブレークダウンの有効ソースはその電荷の消去が
困難である関連の離れたドレイン接合部から電荷トラッ
プされるものと考えている。このことが、以下で参照す
る図７Ａ、図７Ｂ、図７Ｃおよび図７Ｄに示されてい
る。
セルのブレークダウンの有効ソースはその電荷の消去が
困難である関連の離れたドレイン接合部から電荷トラッ
プされるものと考えている。このことが、以下で参照す
る図７Ａ、図７Ｂ、図７Ｃおよび図７Ｄに示されてい
る。
【００２４】図７Ａから図７Ｄまでは、１個のセルに対
するチャンネルに沿った距離の関数として窒化物の層の
右側領域１０８に記憶された電荷を示す。図７Ａは、プ
ログラミングの最初のサイクルの後、８０で示す電荷の
著しい量がプログラミングおよび消去のためのドレイン
である右側のビットラインに近接して記憶されることを
示している。ドレインから離れるにつれて電荷の量は最
終的にはゼロまで低下する。図７Ｂは、第１の消去サイ
クルの後に残された８２で指示する電荷の量を示す。消
去電界は典型的に、セクション８２が正であり、セクシ
ョン８０が負であるように（電荷８０に介在していた以
上の）過剰の電子を除去するのに有効である。このよう
に、セクション８２は、正に帯電したことを示すようハ
ッチされている。
するチャンネルに沿った距離の関数として窒化物の層の
右側領域１０８に記憶された電荷を示す。図７Ａは、プ
ログラミングの最初のサイクルの後、８０で示す電荷の
著しい量がプログラミングおよび消去のためのドレイン
である右側のビットラインに近接して記憶されることを
示している。ドレインから離れるにつれて電荷の量は最
終的にはゼロまで低下する。図７Ｂは、第１の消去サイ
クルの後に残された８２で指示する電荷の量を示す。消
去電界は典型的に、セクション８２が正であり、セクシ
ョン８０が負であるように（電荷８０に介在していた以
上の）過剰の電子を除去するのに有効である。このよう
に、セクション８２は、正に帯電したことを示すようハ
ッチされている。
【００２５】図７Ｃおよび図７Ｄは、２０，０００サイ
クルの後を除いてそれぞれ図７Ａおよび図７Ｂと平行で
ある。プログラミングの後、図７Ａと同様にドレインに
近接し、８４で示すように著しい電荷がある。しかしな
がら、また離れたドレイン接合部から注入され、先行の
消去サイクルの間は消去されなかった、ドレインからの
８６で指示する電荷の別のセクションがある。２０，０
００回目の消去サイクルの後、余分のセクション８６は
依然として残留しており、負に帯電している。最も先行
のプラグラム化されたセクション８４は、正に帯電され
たセクション８８となっている。
クルの後を除いてそれぞれ図７Ａおよび図７Ｂと平行で
ある。プログラミングの後、図７Ａと同様にドレインに
近接し、８４で示すように著しい電荷がある。しかしな
がら、また離れたドレイン接合部から注入され、先行の
消去サイクルの間は消去されなかった、ドレインからの
８６で指示する電荷の別のセクションがある。２０，０
００回目の消去サイクルの後、余分のセクション８６は
依然として残留しており、負に帯電している。最も先行
のプラグラム化されたセクション８４は、正に帯電され
たセクション８８となっている。
【００２６】前述の説明から理解しうるように、セクシ
ョン８６における拡散した電荷は消去作業の間消去され
ず、そこにトラップされた状態に留まる。トラップされ
た電荷８６は部分的にプログラム化された電荷として作
用する。（ビットは実際にすでに部分的にプログラム化
されているので）プログラム化されたしきい電圧レベル
を達成するために要するプログラミングパルスが益々少
なくなり、（トラップされた電荷８６が除去されていな
いので）消去しきい電圧レベルを達成するに要する消去
パルスが益々多くなっているのはトラップされた電荷８
６のためである。
ョン８６における拡散した電荷は消去作業の間消去され
ず、そこにトラップされた状態に留まる。トラップされ
た電荷８６は部分的にプログラム化された電荷として作
用する。（ビットは実際にすでに部分的にプログラム化
されているので）プログラム化されたしきい電圧レベル
を達成するために要するプログラミングパルスが益々少
なくなり、（トラップされた電荷８６が除去されていな
いので）消去しきい電圧レベルを達成するに要する消去
パルスが益々多くなっているのはトラップされた電荷８
６のためである。
【００２７】更に、トラップされた電荷８６は逆方向の
読み取り（図４の曲線６０および６４）に影響するが、
順方向の読み取り（曲線６２および６６）には影響しな
いのは、２組の曲線が相違しているからである。順方向
の読み取りはトラップされた電荷８６の下での領域を突
き抜けるので、離れたソースからの負の電荷は逆方向の
読み取りに影響する。
読み取り（図４の曲線６０および６４）に影響するが、
順方向の読み取り（曲線６２および６６）には影響しな
いのは、２組の曲線が相違しているからである。順方向
の読み取りはトラップされた電荷８６の下での領域を突
き抜けるので、離れたソースからの負の電荷は逆方向の
読み取りに影響する。
【００２８】本発明の出願人は、トラップされた電荷８
６の蓄積が発生するのは、横方向の電界が小さいといえ
ども依然として電子を注入するに十分である、ドレイン
から離れた領域における高温電子のプログラミングが遅
いからであると考えている。消去電界がドレインに極め
て近接した領域において消去するに十分なだけ強力であ
るので、トラップされた電荷８６は消去されない。
６の蓄積が発生するのは、横方向の電界が小さいといえ
ども依然として電子を注入するに十分である、ドレイン
から離れた領域における高温電子のプログラミングが遅
いからであると考えている。消去電界がドレインに極め
て近接した領域において消去するに十分なだけ強力であ
るので、トラップされた電荷８６は消去されない。
【００２９】本発明の出願人は、ビットライン接合部か
ら「はるかに」離れた電荷のトラッピングを低下させる
には接合部からはるか離れた電界を低減させる必要があ
ることを実感した。しかしながら、この電界の低減はプ
ログラミング効率に悪影響を与えてはならない。このよ
うに、高度の電界をビットラインの接合部の近傍のみに
形成させる必要がある。
ら「はるかに」離れた電荷のトラッピングを低下させる
には接合部からはるか離れた電界を低減させる必要があ
ることを実感した。しかしながら、この電界の低減はプ
ログラミング効率に悪影響を与えてはならない。このよ
うに、高度の電界をビットラインの接合部の近傍のみに
形成させる必要がある。
【００３０】本発明の好適実施例に従って構成され、作
動するＮＲＯＭセルを示す図８Ａおよび図８Ｂを以下で
参照する。図８Ａと図８Ｂとは、図１から図３までと類
似であり、従って、同じ要素は同じ番号で指示する。ま
た、図８Ａと図８Ｂとに示すＮＲＯＭセルと従来技術に
よるＮＲＯＭセルとのそれぞれ、横方向チャンネルの電
界とチャンネル電圧との関係を示すグラフである図９Ａ
と図９Ｂとを参照する。
動するＮＲＯＭセルを示す図８Ａおよび図８Ｂを以下で
参照する。図８Ａと図８Ｂとは、図１から図３までと類
似であり、従って、同じ要素は同じ番号で指示する。ま
た、図８Ａと図８Ｂとに示すＮＲＯＭセルと従来技術に
よるＮＲＯＭセルとのそれぞれ、横方向チャンネルの電
界とチャンネル電圧との関係を示すグラフである図９Ａ
と図９Ｂとを参照する。
【００３１】ＮＲＯＭセルは、ビットライン１０２と１
０４との間のチャンネル１００と、それぞれ酸化物―窒
化物―酸化物の積層１０９，１１０，１１１と、ポロシ
リコンゲート１１２とを含む。詳しく図示していない
が、ブランケットしきいインプラントが通常チャンネル
に介在している。更に、本発明の好適実施例によれば、
ＮＲＯＭセルは、チャンネル１００との各ビットライン
の接合部に自動整合した１個あるいは２個の余分のイン
プラントを含む。図８Ａはホウ素インプラント１２０を
示し、図８Ｂはリンインプラント１２２を備えたホウ素
インプラント１２０を示す。
０４との間のチャンネル１００と、それぞれ酸化物―窒
化物―酸化物の積層１０９，１１０，１１１と、ポロシ
リコンゲート１１２とを含む。詳しく図示していない
が、ブランケットしきいインプラントが通常チャンネル
に介在している。更に、本発明の好適実施例によれば、
ＮＲＯＭセルは、チャンネル１００との各ビットライン
の接合部に自動整合した１個あるいは２個の余分のイン
プラントを含む。図８Ａはホウ素インプラント１２０を
示し、図８Ｂはリンインプラント１２２を備えたホウ素
インプラント１２０を示す。
【００３２】ホウ素インプラント１２０は、ビットライ
ン１０２または１０４の近傍で最大の密度を有するよう
に構成され、一方、リンインプラント１２２は、ビット
ライン１０２または１０４から離れたところで最大の密
度を有するように構成されている。
ン１０２または１０４の近傍で最大の密度を有するよう
に構成され、一方、リンインプラント１２２は、ビット
ライン１０２または１０４から離れたところで最大の密
度を有するように構成されている。
【００３３】図８Ａに示す実施例におけるホウ素の単一
のポケットインプラント１２０は、しきい電圧レベルを
増大させ、それに対応して各ビットラインの近傍の領域
におけるセルの横方向電界を増大させる。ホウ素はホー
ルを形成し、リンは自由電子を形成するので、図８Ｂに
おける組み合わされたプロフィルは、チャンネルを通し
ての２種類の密度の差である。このように、「ダブルポ
ケット」のインプラントは、ビットライン１０２および
１０４の近傍での横方向電界を高めるが、チャンネル１
００の残りの部分での横方向電界を著しく低下させる。
のポケットインプラント１２０は、しきい電圧レベルを
増大させ、それに対応して各ビットラインの近傍の領域
におけるセルの横方向電界を増大させる。ホウ素はホー
ルを形成し、リンは自由電子を形成するので、図８Ｂに
おける組み合わされたプロフィルは、チャンネルを通し
ての２種類の密度の差である。このように、「ダブルポ
ケット」のインプラントは、ビットライン１０２および
１０４の近傍での横方向電界を高めるが、チャンネル１
００の残りの部分での横方向電界を著しく低下させる。
【００３４】双方の実施例において、ビットラインの接
合部に近接したところのみ高く、その後は著しく低下す
るように横方向チャンネルを形成するためにインプラン
トが使用されている。これは、本発明の実施例と従来技
術との双方に対して、右側のビットに対するチャンネル
１００に沿った位置対それぞれのチャンネルの電界と電
位との関係をグラフで示す図９Ａおよび図９Ｂに示され
ている。これらの図面において、左方のビットラインは
ソースとして作用し、右方のビットラインはドレインと
して作用する。１３０の位置はホウ素の最大密度の位置
であり、１３２の位置は、介在した場合のリンインプラ
ントの最大密度の位置である。
合部に近接したところのみ高く、その後は著しく低下す
るように横方向チャンネルを形成するためにインプラン
トが使用されている。これは、本発明の実施例と従来技
術との双方に対して、右側のビットに対するチャンネル
１００に沿った位置対それぞれのチャンネルの電界と電
位との関係をグラフで示す図９Ａおよび図９Ｂに示され
ている。これらの図面において、左方のビットラインは
ソースとして作用し、右方のビットラインはドレインと
して作用する。１３０の位置はホウ素の最大密度の位置
であり、１３２の位置は、介在した場合のリンインプラ
ントの最大密度の位置である。
【００３５】各図面において、３種類の曲線が示されて
いる。図９Ａにおいて、曲線１３４はブランケットしき
いＶｔインプラントのみを備えた横方向電界を指示し、
曲線１３６はシングルポケットインプラントを備えた横
方向電界を指示し、曲線１３８はダブルポケットインプ
ラントを備えた横方向電界を指示する。
いる。図９Ａにおいて、曲線１３４はブランケットしき
いＶｔインプラントのみを備えた横方向電界を指示し、
曲線１３６はシングルポケットインプラントを備えた横
方向電界を指示し、曲線１３８はダブルポケットインプ
ラントを備えた横方向電界を指示する。
【００３６】曲線１３４から判るように、ブランケット
Ｖｔインプラントのみが介在する場合、横方向の電界が
ドレイン接合部の方向に徐々に増大する。同様に、シン
グルポケットインプラントを備えたセルの横方向電界に
対して、曲線１３６で示すように、電界がほとんどのチ
ャンネルを通して低くなっている以外ドレイン接合部の
近傍のホウ素インプラントの近傍では顕著に増大する。
実際に、ドレイン接合部の近傍では、シングルポケット
インプラントを備えたセルは、ポケットインプラントが
ないセル（曲線１３４）よりもより強力な横方向電界を
有している。
Ｖｔインプラントのみが介在する場合、横方向の電界が
ドレイン接合部の方向に徐々に増大する。同様に、シン
グルポケットインプラントを備えたセルの横方向電界に
対して、曲線１３６で示すように、電界がほとんどのチ
ャンネルを通して低くなっている以外ドレイン接合部の
近傍のホウ素インプラントの近傍では顕著に増大する。
実際に、ドレイン接合部の近傍では、シングルポケット
インプラントを備えたセルは、ポケットインプラントが
ないセル（曲線１３４）よりもより強力な横方向電界を
有している。
【００３７】曲線１３８から判るように、ダブルポケッ
トインプラントに対しては、横方向電界はリンインプラ
ントの最大密度１３２の近傍において鋭い落ち込みがあ
り、ドレイン接合部に向って鋭く増大している。横方向
電界はシングルインプラントあるいはインプラント無し
のいずれかに対するよりもダブルインプラントに対して
ドレインの近傍でより高くなっていることが注目され
る。
トインプラントに対しては、横方向電界はリンインプラ
ントの最大密度１３２の近傍において鋭い落ち込みがあ
り、ドレイン接合部に向って鋭く増大している。横方向
電界はシングルインプラントあるいはインプラント無し
のいずれかに対するよりもダブルインプラントに対して
ドレインの近傍でより高くなっていることが注目され
る。
【００３８】同様に、図９Ｂに示すチャンネル電位に対
しては、曲線１４０はインプラント無しの場合のＮＲＯ
Ｍセルの電位をグラフ化しており、曲線１４１はシング
ルポケットインプラントを備えたセルの電位をグラフ化
しており、曲線１４２はダブルポケットインプラントを
備えたセルの電位をグラフ化している。チャンネル電位
は、ソースの０Ｖで開始し、全ての実施例に対してドレ
インの負のＶｄに向って低下する。
しては、曲線１４０はインプラント無しの場合のＮＲＯ
Ｍセルの電位をグラフ化しており、曲線１４１はシング
ルポケットインプラントを備えたセルの電位をグラフ化
しており、曲線１４２はダブルポケットインプラントを
備えたセルの電位をグラフ化している。チャンネル電位
は、ソースの０Ｖで開始し、全ての実施例に対してドレ
インの負のＶｄに向って低下する。
【００３９】ダブルポケットインプラントにより、ドレ
イン電圧はドレインの極めて近傍でのみ介在する（曲線
１４２）。シングルポケットインプラントに対しては
（曲線１４１）、ドレイン電圧はドレインの近傍の僅か
により大きな領域に亘って広がり、一方インプラントの
無いセルに対しては（曲線１４０）、ドレイン電圧はド
レインから離れた有効領域に亘って広がる。
イン電圧はドレインの極めて近傍でのみ介在する（曲線
１４２）。シングルポケットインプラントに対しては
（曲線１４１）、ドレイン電圧はドレインの近傍の僅か
により大きな領域に亘って広がり、一方インプラントの
無いセルに対しては（曲線１４０）、ドレイン電圧はド
レインから離れた有効領域に亘って広がる。
【００４０】図９Ａおよび図９Ｂによって指示されるよ
うに、シングルおよびダブルポケットインプラントは、
ドレインの近傍においてドレイン電圧効果（高度の横電
界と強度に負の電圧レベル）を維持する。ダブルポケッ
トインプラントに対しては、ドレインから離れるとドレ
インから急速な落ち込みがある。
うに、シングルおよびダブルポケットインプラントは、
ドレインの近傍においてドレイン電圧効果（高度の横電
界と強度に負の電圧レベル）を維持する。ダブルポケッ
トインプラントに対しては、ドレインから離れるとドレ
インから急速な落ち込みがある。
【００４１】双方の実施例に対して、全体的に薄い効果
領域は、プログラミングした電荷が窒化物の薄い領域１
１０（図８Ａおよび図８Ｂ）に留まるよう強制する。こ
のため、「この」ビットをプログラミングする場合プロ
グラミング速度を向上させる。更に、プログラミングさ
れた電荷はドレイン近傍の領域において保持されるの
で、消去電圧は一般にこのビットに対して全ての電荷を
除去する。また、前記の薄い効果領域は、「その他の」
ビットを読み取る場合効果的なパンチスルーを保証す
る。
領域は、プログラミングした電荷が窒化物の薄い領域１
１０（図８Ａおよび図８Ｂ）に留まるよう強制する。こ
のため、「この」ビットをプログラミングする場合プロ
グラミング速度を向上させる。更に、プログラミングさ
れた電荷はドレイン近傍の領域において保持されるの
で、消去電圧は一般にこのビットに対して全ての電荷を
除去する。また、前記の薄い効果領域は、「その他の」
ビットを読み取る場合効果的なパンチスルーを保証す
る。
【００４２】移植後のセル全体に亘るしきい電圧レベル
を示す図１０を以下参照する。限界電圧レベルはチャン
ネルのほとんどに亘って低く（１５０で指示する）、ピ
ーク１５２はビットライン接合部１０２および１０４に
近傍にあることが判る。ピーク１５２の高さと幅とは、
インプラントの数（１または２）とインプラントの最大
密度の位置との関数である。一般に、全体的な限界電圧
レベル１５０は約１Ｖである低いレベルであり、一方ピ
ーク１５２は、例えば約２Ｖのようなはるかに高いレベ
ルに達する。
を示す図１０を以下参照する。限界電圧レベルはチャン
ネルのほとんどに亘って低く（１５０で指示する）、ピ
ーク１５２はビットライン接合部１０２および１０４に
近傍にあることが判る。ピーク１５２の高さと幅とは、
インプラントの数（１または２）とインプラントの最大
密度の位置との関数である。一般に、全体的な限界電圧
レベル１５０は約１Ｖである低いレベルであり、一方ピ
ーク１５２は、例えば約２Ｖのようなはるかに高いレベ
ルに達する。
【００４３】このように、プログラミングすべき領域に
おいて、セルのしきい電圧レベルは標準の１．５Ｖより
高いところで始まる。更に、一旦ビットが例えば単一単
位の電荷−Ｑでプログラミングされたとすれば、対象と
する領域におけるしきい電圧レベルは、例えば３Ｖのよ
うなプログラミングされたレベル１５４まで上昇する。
プログラミングされたしきい電圧レベルは点線で示され
ている。
おいて、セルのしきい電圧レベルは標準の１．５Ｖより
高いところで始まる。更に、一旦ビットが例えば単一単
位の電荷−Ｑでプログラミングされたとすれば、対象と
する領域におけるしきい電圧レベルは、例えば３Ｖのよ
うなプログラミングされたレベル１５４まで上昇する。
プログラミングされたしきい電圧レベルは点線で示され
ている。
【００４４】消去時、点線で示すようにセルのしきい電
圧レベルはセルの中心の一般的なレベル１５０まで低下
する。これはドレイン領域において元のしきい電圧レベ
ル１５２以下であるので、セルは、少なくともビットラ
イン接合部の近傍の領域において、例えば＋Ｑである正
の電荷レベルまで消去される。セルを再プログラミング
するには、正の消去状態に対抗し、セルをプログラミン
グされる負のレベルまで持ってくるに十分な負の電荷を
提供する必要がある。このことはプログラミングされる
負のレベル（例えば−２Ｑ）までプログラミングし、初
期の非帯電状態（例えば０）まで消去する従来技術とは
対照的である。
圧レベルはセルの中心の一般的なレベル１５０まで低下
する。これはドレイン領域において元のしきい電圧レベ
ル１５２以下であるので、セルは、少なくともビットラ
イン接合部の近傍の領域において、例えば＋Ｑである正
の電荷レベルまで消去される。セルを再プログラミング
するには、正の消去状態に対抗し、セルをプログラミン
グされる負のレベルまで持ってくるに十分な負の電荷を
提供する必要がある。このことはプログラミングされる
負のレベル（例えば−２Ｑ）までプログラミングし、初
期の非帯電状態（例えば０）まで消去する従来技術とは
対照的である。
【００４５】プログラム化の例えば−Ｑのような負の電
荷と、消去の例えば＋Ｑのような正の電荷との間の状態
変化は、従来技術におけるのと同様に一般にプログラム
化の−２Ｑの負の電荷と消去の０Ｑの非帯電状態との間
の差を測定することよりも容易であることが認められ
る。更に、正の電荷の負の電荷に対する比は等しくある
必要は無く、例えば、０．２５：１．７５ のようなそ
の他の比も可能であり、これは本発明に含めていること
が更に認められる。
荷と、消去の例えば＋Ｑのような正の電荷との間の状態
変化は、従来技術におけるのと同様に一般にプログラム
化の−２Ｑの負の電荷と消去の０Ｑの非帯電状態との間
の差を測定することよりも容易であることが認められ
る。更に、正の電荷の負の電荷に対する比は等しくある
必要は無く、例えば、０．２５：１．７５ のようなそ
の他の比も可能であり、これは本発明に含めていること
が更に認められる。
【００４６】更に、電荷の低い値（例えば、１１Ｑある
いは−１．７５Ｑ対−２Ｑ）は、窒化物の層内での電荷
の存在によって起因する電界のサイズを小さくする。こ
のように小さくされた電界は電荷をその所望の位置内に
保持しやすくする。
いは−１．７５Ｑ対−２Ｑ）は、窒化物の層内での電荷
の存在によって起因する電界のサイズを小さくする。こ
のように小さくされた電界は電荷をその所望の位置内に
保持しやすくする。
【００４７】更に、ピーク１５２のしきい電圧レベルの
みがプログラミングおよび消去工程に能動的に関与して
いるので、セルの中心の一般的なレベル１５０は、いず
れかの所望の低いレベルにセット可能である。
みがプログラミングおよび消去工程に能動的に関与して
いるので、セルの中心の一般的なレベル１５０は、いず
れかの所望の低いレベルにセット可能である。
【００４８】本発明によるセルを製造する方法の例を示
す図１１から図１６までを以下で参照する。
す図１１から図１６までを以下で参照する。
【００４９】先ず、図１１に示すように、酸化物、窒化
物および酸化物の層１６０，１６２，１６４がそれぞれ
基板１６６の頂部において成長しＯＮＯ構造体の基礎を
形成する。前記層１６０，１６２および１６４の典型的
な厚さはそれぞれ、５０−１００Å，２０−５０Åおよ
び５０−１００Åである。希望に応じて、５−１０3／
ｃｍ3 のＰ−ウエルあるいはブランケット限界インプ
ラントがＯＮＯ層が成長する前に基板１６６を提供する
ことができる。
物および酸化物の層１６０，１６２，１６４がそれぞれ
基板１６６の頂部において成長しＯＮＯ構造体の基礎を
形成する。前記層１６０，１６２および１６４の典型的
な厚さはそれぞれ、５０−１００Å，２０−５０Åおよ
び５０−１００Åである。希望に応じて、５−１０3／
ｃｍ3 のＰ−ウエルあるいはブランケット限界インプ
ラントがＯＮＯ層が成長する前に基板１６６を提供する
ことができる。
【００５０】次に、ビットラインマスク１６８が位置さ
れる。マスクは、将来のチャンネルの位置の上に置かれ
たコラムから形成されている。ビットラインはコラム１
６８の間に移植されるべきで、そのため将来のコラムに
対して自動整合される。ビットラインマスクは、硬化し
たフォトレジストあるいは厚い酸化物から形成し得る。
れる。マスクは、将来のチャンネルの位置の上に置かれ
たコラムから形成されている。ビットラインはコラム１
６８の間に移植されるべきで、そのため将来のコラムに
対して自動整合される。ビットラインマスクは、硬化し
たフォトレジストあるいは厚い酸化物から形成し得る。
【００５１】本発明の好適実施例によれば、ビットライ
ンマスク１６８は、配置された後、紫外線（ＵＶ）で硬
化したフォトレジストの層である。これは、標準的なフ
ォトレジスト除去用材を使用しても除去できない硬質の
マスクを形成する。
ンマスク１６８は、配置された後、紫外線（ＵＶ）で硬
化したフォトレジストの層である。これは、標準的なフ
ォトレジスト除去用材を使用しても除去できない硬質の
マスクを形成する。
【００５２】代替的なビットラインマスク１６８が、典
型的には低圧の化学蒸着（ＬＰＣＶＤ）法を使用して、
１０００Åの最小厚さの厚い酸化物層から形成可能であ
る。次いで、典型的にドライエッチ法を使用してフォト
レジスト間で見出される酸化物がエッチングされた後、
フォトレジストの層が所望のコラムパターンに溶着され
る。フォトレジトの層は除去され、厚い酸化物のビット
ラインマスク１６８が残る。厚い酸化物のマスクは標準
的な溶剤のフォトレジスト除去技術を適用する間は除去
できない。
型的には低圧の化学蒸着（ＬＰＣＶＤ）法を使用して、
１０００Åの最小厚さの厚い酸化物層から形成可能であ
る。次いで、典型的にドライエッチ法を使用してフォト
レジスト間で見出される酸化物がエッチングされた後、
フォトレジストの層が所望のコラムパターンに溶着され
る。フォトレジトの層は除去され、厚い酸化物のビット
ラインマスク１６８が残る。厚い酸化物のマスクは標準
的な溶剤のフォトレジスト除去技術を適用する間は除去
できない。
【００５３】図１２に示すように、ＯＮＯ層は、ドライ
エッチあるいはドライ／ウエットエッチの組み合わせを
使用してエッチングされ、ビットラインマスク１６８の
コラムの間の酸化物と窒化物の層を除去する。下側の酸
化物の層１６０はビットラインマスク１６８のコラムの
間に留まり酸化物を通して移植される。このことは、チ
ャンネルリングを低減するために当該技術分野において
一般に実行されている。
エッチあるいはドライ／ウエットエッチの組み合わせを
使用してエッチングされ、ビットラインマスク１６８の
コラムの間の酸化物と窒化物の層を除去する。下側の酸
化物の層１６０はビットラインマスク１６８のコラムの
間に留まり酸化物を通して移植される。このことは、チ
ャンネルリングを低減するために当該技術分野において
一般に実行されている。
【００５４】ビットライン１０４は、次いで、ビットラ
インマスク１６８のコラムの間に移植される。典型的に
は、移植作業は２−６×１０15／ｃｍ2 までの線量で
ヒ素の４５ＫｅＶで行われる。その他の移植および線量
レベルも考えられ、それらも本発明の範囲内である。
インマスク１６８のコラムの間に移植される。典型的に
は、移植作業は２−６×１０15／ｃｍ2 までの線量で
ヒ素の４５ＫｅＶで行われる。その他の移植および線量
レベルも考えられ、それらも本発明の範囲内である。
【００５５】この時点で、各セルの左右のビットライン
接合部が個別に移植される。各側に対して同じ作業が行
われる。１個または２個の移植材料の限界ポケットイン
プラントが、垂直方向に対してある角度で提供されるこ
とによって自動整合されて、ビットライン接合部並びに
ビットライン接合部の近傍の開放ビットラインの一部の
中へ移植される。次いで、この工程は他方の側に対して
も繰り返される。
接合部が個別に移植される。各側に対して同じ作業が行
われる。１個または２個の移植材料の限界ポケットイン
プラントが、垂直方向に対してある角度で提供されるこ
とによって自動整合されて、ビットライン接合部並びに
ビットライン接合部の近傍の開放ビットラインの一部の
中へ移植される。次いで、この工程は他方の側に対して
も繰り返される。
【００５６】図１３は、一列のセルの左側のビットライ
ン接合部１７０に対する作業を示し、矢印１７２によっ
て限界インプラントを指示している。インプラントはい
ずれかの適当なポケットインプラントでよい。シングル
インプラントに対しては、１−５×１０13／ｃｍ2 の
線量までの３０−１２０ＫｅＶのホウ素でよい。もしも
第２のインプラントがあるとすれば、それは、０．５−
２．５×１０13／ｃｍ 2 の線量までの３０−１００Ｋ
ｅＶにおけるリンでよい。製造工程の残りの説明につい
て、「インプラント」という用語は特記なき限りシング
ルインプラントあるいはダブルインプラントを意味する
ものとして使用する。
ン接合部１７０に対する作業を示し、矢印１７２によっ
て限界インプラントを指示している。インプラントはい
ずれかの適当なポケットインプラントでよい。シングル
インプラントに対しては、１−５×１０13／ｃｍ2 の
線量までの３０−１２０ＫｅＶのホウ素でよい。もしも
第２のインプラントがあるとすれば、それは、０．５−
２．５×１０13／ｃｍ 2 の線量までの３０−１００Ｋ
ｅＶにおけるリンでよい。製造工程の残りの説明につい
て、「インプラント」という用語は特記なき限りシング
ルインプラントあるいはダブルインプラントを意味する
ものとして使用する。
【００５７】インプラントは、垂直の直角方向に対して
１５−４５度の角度に位置する。ビットラインマスク１
６８は全てのセルのチャンネルを被覆するので、インプ
ラントは、左側のビットライン接合部に対してのみアク
セスを有している。左側のビットライン接合部は（隣接
するチャンネルの左側にある）開放したビットラインの
右側にあるので、インプラントは垂直方向に対して直角
に位置する。矢印１７２によって指示されているよう
に、傾斜したインプラントは、左側のビットライン接合
部と接合部の左側にある開放ビットラインの一部にアク
セスする。このように、インプラントはチャンネルの左
側ビットラインの接合部１７０に対して自動整合する。
１５−４５度の角度に位置する。ビットラインマスク１
６８は全てのセルのチャンネルを被覆するので、インプ
ラントは、左側のビットライン接合部に対してのみアク
セスを有している。左側のビットライン接合部は（隣接
するチャンネルの左側にある）開放したビットラインの
右側にあるので、インプラントは垂直方向に対して直角
に位置する。矢印１７２によって指示されているよう
に、傾斜したインプラントは、左側のビットライン接合
部と接合部の左側にある開放ビットラインの一部にアク
セスする。このように、インプラントはチャンネルの左
側ビットラインの接合部１７０に対して自動整合する。
【００５８】インプラント線量は、たとえビットライン
がチャンネル中へ拡散したとしてもチャンネル部分への
十分な移植を保証するに十分高度であるべきである、ビ
ットラインの最右側部分に到達するインプラントは、セ
ルの機能に対してなんら影響をしないが、代わりにイン
プラントは、ビットラインのインプラント線量を追加す
る。限界インプラント線量はビットラインのインプラン
ト線量より２オーダ低い大きさであるので、ビットライ
ン内の線量には影響しない。
がチャンネル中へ拡散したとしてもチャンネル部分への
十分な移植を保証するに十分高度であるべきである、ビ
ットラインの最右側部分に到達するインプラントは、セ
ルの機能に対してなんら影響をしないが、代わりにイン
プラントは、ビットラインのインプラント線量を追加す
る。限界インプラント線量はビットラインのインプラン
ト線量より２オーダ低い大きさであるので、ビットライ
ン内の線量には影響しない。
【００５９】角度の選択は、典型的には各インプラント
材料の最大密度の所望位置に基づき、典型的には１５−
４５度である。ビットラインマスク１６８の厚さはシャ
ドウイングの量に影響し、以下に説明するようにインプ
ラントの角度の関数である。
材料の最大密度の所望位置に基づき、典型的には１５−
４５度である。ビットラインマスク１６８の厚さはシャ
ドウイングの量に影響し、以下に説明するようにインプ
ラントの角度の関数である。
【００６０】シャドウすべきビットラインマスク１６８
からのビットライン１０４の量をＳとし、ビットライン
マスク１６８の厚さをｈ１とし、インプラントの垂直方
向に対する角度をαとすれば、Ｓ=ｈ１・ｔａｎαとな
る。
からのビットライン１０４の量をＳとし、ビットライン
マスク１６８の厚さをｈ１とし、インプラントの垂直方
向に対する角度をαとすれば、Ｓ=ｈ１・ｔａｎαとな
る。
【００６１】例えば、所望のシャドウイングＳが８００
Åであり、角度αが２０度であるとすれば、厚さｈ１は
２１９７Åとなる。
Åであり、角度αが２０度であるとすれば、厚さｈ１は
２１９７Åとなる。
【００６２】図１４は、右側のビットライン接合部１７
６に対する限界インプラント作動を示す。矢印１７９で
指示するインプラントは前述のものと同じ角度である
が、右側のビットライン接合部１７６に対して、インプ
ラント角度は垂直方向に対して左方である。
６に対する限界インプラント作動を示す。矢印１７９で
指示するインプラントは前述のものと同じ角度である
が、右側のビットライン接合部１７６に対して、インプ
ラント角度は垂直方向に対して左方である。
【００６３】ビットラインマスク１６８は、ビットライ
ンマスクおよび限界ポケットインプラントマスクとの双
方であることが認められる。このように、ビットライン
インプラントは、図示のようにポケットインプラントの
前か、あるいはその後に発生しうる。更に、右側および
左側のビットライン接合部へポケットインプラントを移
植する順序は重要ではなく、またビットライン接合部に
対するインプラントの自動整合性に影響を与えないこと
も認められる。
ンマスクおよび限界ポケットインプラントマスクとの双
方であることが認められる。このように、ビットライン
インプラントは、図示のようにポケットインプラントの
前か、あるいはその後に発生しうる。更に、右側および
左側のビットライン接合部へポケットインプラントを移
植する順序は重要ではなく、またビットライン接合部に
対するインプラントの自動整合性に影響を与えないこと
も認められる。
【００６４】一旦関連のビットライン接合部の全てが移
植されると、ビットラインマスク１６８は取り外され
る。ＵＶで硬化したフォトレジストに対して、この方法
は、標準的なフォトレジスト除去技術が後続する頂部フ
ォトレジストをプラスマで除去する工程を含む。ビット
ラインマスク１６８が厚い酸化物の層で形成されるとす
れば、それは標準的なウエットエッチングによって除去
される。
植されると、ビットラインマスク１６８は取り外され
る。ＵＶで硬化したフォトレジストに対して、この方法
は、標準的なフォトレジスト除去技術が後続する頂部フ
ォトレジストをプラスマで除去する工程を含む。ビット
ラインマスク１６８が厚い酸化物の層で形成されるとす
れば、それは標準的なウエットエッチングによって除去
される。
【００６５】フォトレジスト要素の全てを除去するのに
続いて、表面の酸化物層１６０がウエットエッチングを
使用して除去される。その結果が図１５に示されてい
る。基板１６６内には、ビットライン１０４と移植され
たビットライン接合部１７０および１７６がある。ビッ
トラインマスク１６８が厚い酸化物層で形成されている
とすれば、表面の酸化物層１６０はビットラインマスク
と共に除去される。
続いて、表面の酸化物層１６０がウエットエッチングを
使用して除去される。その結果が図１５に示されてい
る。基板１６６内には、ビットライン１０４と移植され
たビットライン接合部１７０および１７６がある。ビッ
トラインマスク１６８が厚い酸化物層で形成されている
とすれば、表面の酸化物層１６０はビットラインマスク
と共に除去される。
【００６６】標準的なＣＭＯＳ（相補形金属酸化膜半導
体）処理技術によりメモリアレイが仕上げられる。重要
な２段階は、ゲート酸化物成長段階とポリシリコンワー
ドライン溶着段階である。
体）処理技術によりメモリアレイが仕上げられる。重要
な２段階は、ゲート酸化物成長段階とポリシリコンワー
ドライン溶着段階である。
【００６７】ゲート酸化物層は、標準的な酸化技術を使
用して、アレイ全体に亘って熱的に成長する。ゲート酸
化物層２０は、典型的にチャネル１００上で３０−１５
０Åの厚さまで成長する。
用して、アレイ全体に亘って熱的に成長する。ゲート酸
化物層２０は、典型的にチャネル１００上で３０−１５
０Åの厚さまで成長する。
【００６８】アレイにおいて、酸化段階は、図１６にお
いて１７８で指示する酸化物がビットライン１０４上で
成長するようにさせる。ＯＮＯ要素に窒化物が介在して
いるため、ＯＮＯ要素の頂部には酸化物はほとんど添加
されない。ビットラインにインプラントが介在するた
め、ビットライン上の酸化物は厚い。ビットラインの酸
化物の厚さが均一である必要があるとすれば、移植段階
の後に酸化段階を実行すればよい。
いて１７８で指示する酸化物がビットライン１０４上で
成長するようにさせる。ＯＮＯ要素に窒化物が介在して
いるため、ＯＮＯ要素の頂部には酸化物はほとんど添加
されない。ビットラインにインプラントが介在するた
め、ビットライン上の酸化物は厚い。ビットラインの酸
化物の厚さが均一である必要があるとすれば、移植段階
の後に酸化段階を実行すればよい。
【００６９】前述し、かつ図１６で示すように、ゲート
酸化物が成長すると、ゲート酸化物の層２０は、その中
にビットラインインプラント材料が介在するためビット
ライン１０４に対して２−３倍の厚さである。ゲート酸
化物が溶着されるとすれば、この通りではない。
酸化物が成長すると、ゲート酸化物の層２０は、その中
にビットラインインプラント材料が介在するためビット
ライン１０４に対して２−３倍の厚さである。ゲート酸
化物が溶着されるとすれば、この通りではない。
【００７０】酸化段階はビットラインが移植された後に
行われることが注目される。酸化物が成長するとすれ
ば、ビットラインは酸化物のキャップが欠如するため外
方に拡散しうる。このためチップのＣＭＯＳ領域を汚染
する可能性がある。本発明の好適実施例によれば、酸化
物の成長段階によって炉に少量の酸素を提供し、一方そ
の中の温度をゆっくりと上昇させることによって、チッ
プを酸化物の薄い膜で包み込む。温度上昇は典型的に７
００℃から始まる。一旦所望の温度に達すると、全量の
酸化物を炉に入れるべきである。
行われることが注目される。酸化物が成長するとすれ
ば、ビットラインは酸化物のキャップが欠如するため外
方に拡散しうる。このためチップのＣＭＯＳ領域を汚染
する可能性がある。本発明の好適実施例によれば、酸化
物の成長段階によって炉に少量の酸素を提供し、一方そ
の中の温度をゆっくりと上昇させることによって、チッ
プを酸化物の薄い膜で包み込む。温度上昇は典型的に７
００℃から始まる。一旦所望の温度に達すると、全量の
酸化物を炉に入れるべきである。
【００７１】最後の段階は、標準的な蒸着技術によるポ
リシリコンゲートとワードライン２０の蒸着である。そ
の結果、図１５に示す列ができる。
リシリコンゲートとワードライン２０の蒸着である。そ
の結果、図１５に示す列ができる。
【００７２】標準的なＣＭＯＳバックエンドは、この時
点でアレイを保護する特殊なマスクな何ら使うこと無し
に継続する。
点でアレイを保護する特殊なマスクな何ら使うこと無し
に継続する。
【００７３】単一ビットのＮＲＯＭセルについての本発
明の代替実施例を示す図１７Ａと図１７Ｂとを簡単に参
照する。図１７Ａはセルの右側でシングルポケットイン
プラント１２０を有するＮＲＯＭセルを示し、図１７Ｂ
はセルの右側で２個のポケットインプラントを有するＮ
ＲＯＭセルを示す。
明の代替実施例を示す図１７Ａと図１７Ｂとを簡単に参
照する。図１７Ａはセルの右側でシングルポケットイン
プラント１２０を有するＮＲＯＭセルを示し、図１７Ｂ
はセルの右側で２個のポケットインプラントを有するＮ
ＲＯＭセルを示す。
【００７４】図１７Ａと図１７Ｂとに示す２個のシング
ルビットセルは、図８Ａと図８Ｂとに示すダブルビット
セルと同じ特性を有していることが認められる。このよ
うに、図９Ａと図９Ｂとにそれぞれ示す横方向電界とチ
ャンネル電位の改良された品質が、右側のビットライン
１０４がドレインである場合、プログラミングの間に図
１７Ａと図１７Ｂとに示すセルに適用可能である。
ルビットセルは、図８Ａと図８Ｂとに示すダブルビット
セルと同じ特性を有していることが認められる。このよ
うに、図９Ａと図９Ｂとにそれぞれ示す横方向電界とチ
ャンネル電位の改良された品質が、右側のビットライン
１０４がドレインである場合、プログラミングの間に図
１７Ａと図１７Ｂとに示すセルに適用可能である。
【００７５】更に、図１０に示す選択的な限界レベル
は、図１７Ａおよび図１７Ｂに示すシングルビットセル
にも適用可能であることが認められる。特に、限界電圧
レベルはチャンネルのほとんどを通して低く、（１５０
で指示する）ピーク１５２は右側ビットラインの接合部
１０４の近傍に位置している。
は、図１７Ａおよび図１７Ｂに示すシングルビットセル
にも適用可能であることが認められる。特に、限界電圧
レベルはチャンネルのほとんどを通して低く、（１５０
で指示する）ピーク１５２は右側ビットラインの接合部
１０４の近傍に位置している。
【００７６】消去メカニズムにおけるポケットインプラ
ントの効果を示す図１８を参照する。ビットライン１０
４に消去電圧ＶBLが提供されると、ホールＲが、バンド
間のトンネルリングによって、ビットライン１０４のチ
ャンネル１００との接合部において形成される。ポケッ
トインプラント１２０は、所定の量のビットライン電圧
ＶBLに対して形成されたホールＲの数を増加させる。同
数のホールが所望されるとすれば、より低いビットライ
ン電圧が使用可能で、一般に望ましい結果が得られる。
ントの効果を示す図１８を参照する。ビットライン１０
４に消去電圧ＶBLが提供されると、ホールＲが、バンド
間のトンネルリングによって、ビットライン１０４のチ
ャンネル１００との接合部において形成される。ポケッ
トインプラント１２０は、所定の量のビットライン電圧
ＶBLに対して形成されたホールＲの数を増加させる。同
数のホールが所望されるとすれば、より低いビットライ
ン電圧が使用可能で、一般に望ましい結果が得られる。
【００７７】図９Ａに関して説明したように、ポケット
インプラント１２０はまた、ポケットインプラント領域
における横方向電界を顕著に増大する。横方向電界は、
ホールＲを加速することによって、それらは「ホットホ
ール」となる。ホットホールＲは、ポケットインプラン
ト１２０の１７０で指示する面に沿って残る。
インプラント１２０はまた、ポケットインプラント領域
における横方向電界を顕著に増大する。横方向電界は、
ホールＲを加速することによって、それらは「ホットホ
ール」となる。ホットホールＲは、ポケットインプラン
ト１２０の１７０で指示する面に沿って残る。
【００７８】次いで、ゲート１１２において電圧Ｖｇに
よって発生した垂直方向電界は、ホットホールＲを窒化
物の層１１０中へ引き込む。横方向電界はポケットイン
プラント１２０の近傍でホットホールＲに集中するの
で、ホットホールＲは、ポケット１２０の上方にある窒
化物１１０の部分中へ主として注入される。これは、高
温の電子がプログラミングの間に注入されるのと同じ領
域である。このような「自動整合した」ホットホール注
入によって、全体的にプラグラミングが行われるところ
で消去が確実に行われるようにする。
よって発生した垂直方向電界は、ホットホールＲを窒化
物の層１１０中へ引き込む。横方向電界はポケットイン
プラント１２０の近傍でホットホールＲに集中するの
で、ホットホールＲは、ポケット１２０の上方にある窒
化物１１０の部分中へ主として注入される。これは、高
温の電子がプログラミングの間に注入されるのと同じ領
域である。このような「自動整合した」ホットホール注
入によって、全体的にプラグラミングが行われるところ
で消去が確実に行われるようにする。
【００７９】ポケットインプラント１２０は、ホットホ
ール注入（例えばプログラミング）およびホットホール
注入（例えば消去）を同じ領域に集中させるよう最適化
する必要がある。このことが図１９Ａ、図１９Ｂおよび
図１９Ｃに示され、これらの図面を以下で参照するが、
実線は電子注入の領域を概略図示し、点線はホットホー
ル注入領域を概略図示している。また、それぞれ図１９
Ａ、図１９Ｂおよび図１９Ｃに対する消去の後の結果の
電荷分布を示す図２０Ａ、図２０Ｂ、図２０Ｃを参照す
る。
ール注入（例えばプログラミング）およびホットホール
注入（例えば消去）を同じ領域に集中させるよう最適化
する必要がある。このことが図１９Ａ、図１９Ｂおよび
図１９Ｃに示され、これらの図面を以下で参照するが、
実線は電子注入の領域を概略図示し、点線はホットホー
ル注入領域を概略図示している。また、それぞれ図１９
Ａ、図１９Ｂおよび図１９Ｃに対する消去の後の結果の
電荷分布を示す図２０Ａ、図２０Ｂ、図２０Ｃを参照す
る。
【００８０】図１９Ａから図１９Ｃにおいて、垂直の線
はドレイン接合部の縁部を指示する。全ての線量に対し
て、電子移植は、ポケットインプラントの上方に加えて
ドレインの上方でも行われる。（図２０Ａ−図２０Ｃに
おいて１３０で指示する）ドレインの上方で蓄えられた
電荷は、チャンネルの限界電圧Ｖｔの影響を与えないの
で、除去する必要はない。
はドレイン接合部の縁部を指示する。全ての線量に対し
て、電子移植は、ポケットインプラントの上方に加えて
ドレインの上方でも行われる。（図２０Ａ−図２０Ｃに
おいて１３０で指示する）ドレインの上方で蓄えられた
電荷は、チャンネルの限界電圧Ｖｔの影響を与えないの
で、除去する必要はない。
【００８１】図１９Ａにおいて、インプラントは低い線
量である。その結果、ホットホール注入は電子注入領域
の中心のみにおいて行われる。この線量レベルに対し
て、領域１３２（図２０Ａ）はドレイン１０４に近い領
域１３４がたとえ電荷を有していないとしても消去後帯
電状態に留まる。
量である。その結果、ホットホール注入は電子注入領域
の中心のみにおいて行われる。この線量レベルに対し
て、領域１３２（図２０Ａ）はドレイン１０４に近い領
域１３４がたとえ電荷を有していないとしても消去後帯
電状態に留まる。
【００８２】図１９Ｂにおいて、インプラントは高線量
である。ホール注入領域は電子注入領域を越えて延びて
いる。図２０Ｂにおいて１３６で指示するこの領域はい
ずれの電子とも結びつかないホールを有している。これ
は［過度の消去］であって、これも望ましくない。
である。ホール注入領域は電子注入領域を越えて延びて
いる。図２０Ｂにおいて１３６で指示するこの領域はい
ずれの電子とも結びつかないホールを有している。これ
は［過度の消去］であって、これも望ましくない。
【００８３】図１９Ｃにおいては、インプラントはより
最適な線量である。ホール注入領域は電子注入領域が終
わるところで終わる。このように、図２０Ｃにおいて
は、過度の消去あるいは過度のプログラミング領域はな
い。接合部の次にホール注入が何ら発生しない領域１３
８がある。領域１３８における電子はセルのしきい電圧
Ｖｔに影響することはほとんど無いので、これは問題で
はない。接合部から離れてホールあるいは電子が存在す
ると、反対方向に読み取るとき（すなわち、「反転Ｖ
ｔ」）、接合部が限界レベルに強度の影響を与えるので
接合部から離れた電子およびホール注入の自動整合性が
重要である。
最適な線量である。ホール注入領域は電子注入領域が終
わるところで終わる。このように、図２０Ｃにおいて
は、過度の消去あるいは過度のプログラミング領域はな
い。接合部の次にホール注入が何ら発生しない領域１３
８がある。領域１３８における電子はセルのしきい電圧
Ｖｔに影響することはほとんど無いので、これは問題で
はない。接合部から離れてホールあるいは電子が存在す
ると、反対方向に読み取るとき（すなわち、「反転Ｖ
ｔ」）、接合部が限界レベルに強度の影響を与えるので
接合部から離れた電子およびホール注入の自動整合性が
重要である。
【００８４】消去速度はバンド対バンドのトンネリング
の量の関数であり、ポケットインプラント１２０がバン
ド間のトンネリングを増大させるので、線量もまた最大
の消去速度を保証するために最大のバンド間のトンネリ
ングを提供するよう最適化する必要がある。０．５ミク
ロン技術に対して各種の所望の特性を最適化する線量
は、垂直方向から２０度の角度において提供される６０
ＫｅＶにおけるホウ素の１−４×１０13／ｃｍ2 のイ
ンプラントである。
の量の関数であり、ポケットインプラント１２０がバン
ド間のトンネリングを増大させるので、線量もまた最大
の消去速度を保証するために最大のバンド間のトンネリ
ングを提供するよう最適化する必要がある。０．５ミク
ロン技術に対して各種の所望の特性を最適化する線量
は、垂直方向から２０度の角度において提供される６０
ＫｅＶにおけるホウ素の１−４×１０13／ｃｍ2 のイ
ンプラントである。
【００８５】当該技術分野の専門家には、本発明は特に
図示し、上述したものに限定されないことが認められ
る。本発明の範囲は特許請求の範囲によって規定され
る。
図示し、上述したものに限定されないことが認められ
る。本発明の範囲は特許請求の範囲によって規定され
る。
【図１】図１は、従来技術によるダブルビットの窒化物
のプログラム可能な読取専用メモリ（ＮＲＯＭ）セルの
作動示す概略図である。
のプログラム可能な読取専用メモリ（ＮＲＯＭ）セルの
作動示す概略図である。
【図２】図２は、従来技術によるダブルビットの窒化物
のプログラム可能な読取専用メモリ（ＮＲＯＭ）セルの
作動示す概略図である。
のプログラム可能な読取専用メモリ（ＮＲＯＭ）セルの
作動示す概略図である。
【図３】図３は、従来技術によるダブルビットの窒化物
のプログラム可能な読取専用メモリ（ＮＲＯＭ）セルの
作動示す概略図である。
のプログラム可能な読取専用メモリ（ＮＲＯＭ）セルの
作動示す概略図である。
【図４】図４は、長い直線チャートにおける多数のプロ
グラミングおよび消去サイクルの実験結果をグラフ表示
する図面である。
グラミングおよび消去サイクルの実験結果をグラフ表示
する図面である。
【図５】図５は、長い直線チャートにおける多数のプロ
グラミングおよび消去サイクルの実験結果をグラフ表示
する図面である。
グラミングおよび消去サイクルの実験結果をグラフ表示
する図面である。
【図６】図６は、長い直線チャートにおける多数のプロ
グラミングおよび消去サイクルの実験結果をグラフ表示
する図面である。
グラミングおよび消去サイクルの実験結果をグラフ表示
する図面である。
【図７】図７Ａおよび図７Ｂは、それぞれプログラミン
グおよび消去の第１のサイクルの後の従来技術によるＮ
ＲＯＭセルの状態を概略図示する図面である。図７Ｃお
よび図７Ｄは、それぞれプログラミングおよび消去の２
０，０００回目のサイクルの後の従来技術によるＮＲＯ
Ｍセルの状態を概略図示する図面である。
グおよび消去の第１のサイクルの後の従来技術によるＮ
ＲＯＭセルの状態を概略図示する図面である。図７Ｃお
よび図７Ｄは、それぞれプログラミングおよび消去の２
０，０００回目のサイクルの後の従来技術によるＮＲＯ
Ｍセルの状態を概略図示する図面である。
【図８】図８Ａおよび図８Ｂは、図８Ａのセルがシング
ルポケットインプラントを有し、図８Ｂのセルがダブル
ポケットインプラントを有している、本発明の好適実施
例によって構成され、作動するＮＲＯＭセルの２種類の
代替実施例を概略図示する図面である。
ルポケットインプラントを有し、図８Ｂのセルがダブル
ポケットインプラントを有している、本発明の好適実施
例によって構成され、作動するＮＲＯＭセルの２種類の
代替実施例を概略図示する図面である。
【図９】図９Ａおよび図９Ｂは、図８Ａおよび図８Ｂに
示すセルに対する横方向チャンネル電界とチャンネル電
位とをグラフ表示する図面である。
示すセルに対する横方向チャンネル電界とチャンネル電
位とをグラフ表示する図面である。
【図１０】図１０は、図８Ａと図８Ｂとに示すセルに対
するしきい電圧レベルの全体形状をグラフ表示する図面
である。
するしきい電圧レベルの全体形状をグラフ表示する図面
である。
【図１１】図１１は、本発明による一列のＮＲＯＭセル
の製造工程を概略図示する図面である。
の製造工程を概略図示する図面である。
【図１２】図１２は、本発明による一列のＮＲＯＭセル
の製造工程を概略図示する図面である。
の製造工程を概略図示する図面である。
【図１３】図１３は、本発明による一列のＮＲＯＭセル
の製造工程を概略図示する図面である。
の製造工程を概略図示する図面である。
【図１４】図１４は、本発明による一列のＮＲＯＭセル
の製造工程を概略図示する図面である。
の製造工程を概略図示する図面である。
【図１５】図１５は、本発明による一列のＮＲＯＭセル
の製造工程を概略図示する図面である。
の製造工程を概略図示する図面である。
【図１６】図１６は、本発明による一列のＮＲＯＭセル
の製造工程を概略図示する図面である。
の製造工程を概略図示する図面である。
【図１７】図１７Ａおよび図１７Ｂは、図１７Ａに示す
セルがシングルポケットインプラントを有し、図１７Ｂ
に示すセルがダブルポケットインプラントを有してい
る、本発明の第２の好適実施例によって構成され、作動
するＮＲＯＭセルの２個のシングルビット実施例を概略
図示する図面である。
セルがシングルポケットインプラントを有し、図１７Ｂ
に示すセルがダブルポケットインプラントを有してい
る、本発明の第２の好適実施例によって構成され、作動
するＮＲＯＭセルの２個のシングルビット実施例を概略
図示する図面である。
【図１８】図１８は、本発明によるセルにおけるホット
ホール注入機構を概略図示する図面である。
ホール注入機構を概略図示する図面である。
【図１９】図１９Ａ、図１９Ｂおよび図１９Ｃは、本発
明によるセルにおける種々のインプラント線量に対する
高温電子注入領域およびホットホール注入領域を概略図
示する図面である。
明によるセルにおける種々のインプラント線量に対する
高温電子注入領域およびホットホール注入領域を概略図
示する図面である。
【図２０】図２０Ａ、図２０Ｂおよび図２０Ｃは、それ
ぞれ図１９Ａ、図１９Ｂおよび図１９Ｃでの消去後の電
荷分布を概略図示する図面である。
ぞれ図１９Ａ、図１９Ｂおよび図１９Ｃでの消去後の電
荷分布を概略図示する図面である。
Claims (4)
- 【請求項１】 窒化物のプログラム可能な読み取り専用
メモリセル（ＮＲＯＭ）において、 チャンネルと、 前記チャンネルの各側における２個の拡散領域であっ
て、各々が前記チャンネルとの接合部を有している拡散
領域と、 少なくとも前記チャンネル上の酸化物―窒化物―酸化物
（ＯＮＯ）層と、 少なくとも前記ＯＮＯ層の上方のポリシリコンゲート
と、 前記接合部の少なくとも１個に対して自動整合したポケ
ットインプラントと、 前記ＯＮＯ層内で、かつ前記ポケットインプラント上に
ある高温電子注入の少なくとも１個の領域と、 前記高温電子注入の少なくとも１個の領域に対して全体
的に自動整合された高温ホール注入の少なくとも１個の
領域と、を含むことを特徴とする窒化物のプラグラム可
能な読み取り専用メモリセル。 - 【請求項２】 前記ポケットインプラントがシングルポ
ケットインプラントであることを特徴とする請求項１に
記載のセル。 - 【請求項３】 前記ポケットインプラントがダブルポケ
ットインプラントであることを特徴とする請求項１に記
載のセル。 - 【請求項４】 チャンネルと、前記チャンネルの各側に
おける２個の拡散領域であって、各拡散領域が前記チャ
ンネルに対する接合部を有している拡散領域と、少なく
とも前記チャンネル上の酸化物―窒化物―酸化物（ＯＮ
Ｏ）層と、前記接合部の中の少なくとも１個に自動整合
したポケットインプラントと、前記ＯＮＯ層内で、かつ
前記ポケットインプラント上の少なくとも１個の高温電
子注入領域とを有するＮＲＯＭセルを消去する方法にお
いて、 前記接合部の１個と、近隣のポケットインプラントと、
前記接合部近傍の前記ＯＮＯ層の部分との交錯部におい
てホールを発生させる段階と、 前記チャンネルの面に沿って前記ホールを加速する段階
と、 前記電子注入領域に近接して前記ホールを注入する段階
と、 を含むことを特徴とするＮＲＯＭセルを消去する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/413408 | 1999-10-06 | ||
| US09/413,408 US6348711B1 (en) | 1998-05-20 | 1999-10-06 | NROM cell with self-aligned programming and erasure areas |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001156189A true JP2001156189A (ja) | 2001-06-08 |
Family
ID=23637108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000306999A Pending JP2001156189A (ja) | 1999-10-06 | 2000-10-06 | 自動整合プログラミングおよび消去領域を備えたｎｒｏｍセル |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6348711B1 (ja) |
| EP (1) | EP1091418A3 (ja) |
| JP (1) | JP2001156189A (ja) |
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156272A (ja) * | 1999-11-25 | 2001-06-08 | Fujitsu Ltd | 不揮発性半導体メモリ装置とその製造方法 |
| JP2002026149A (ja) * | 2000-05-02 | 2002-01-25 | Sony Corp | 不揮発性半導体記憶装置およびその動作方法 |
| JP2003204000A (ja) * | 2002-01-10 | 2003-07-18 | Sony Corp | 不揮発性半導体メモリ装置および電荷注入方法 |
| JP2003264249A (ja) * | 2002-02-09 | 2003-09-19 | Samsung Electronics Co Ltd | 炭素ナノチューブを用いるメモリ素子及びその製造方法 |
| JP2004186452A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US6809373B2 (en) | 2002-08-01 | 2004-10-26 | Nec Electronics Corporation | Non-volatile semiconductor memory device, method for manufacturing same and method for controlling same |
| JP2005203075A (ja) * | 2004-01-14 | 2005-07-28 | Macronix Internatl Co Ltd | 不揮発性半導体メモリ及びこのメモリの動作方法 |
| US6992933B2 (en) | 2003-05-20 | 2006-01-31 | Sharp Kabushiki Kaisha | Programming verification method of nonvolatile memory cell, semiconductor memory device, and portable electronic apparatus having the semiconductor memory device |
| JP2006032797A (ja) * | 2004-07-20 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| US7053437B2 (en) | 2003-05-20 | 2006-05-30 | Sharp Kabushiki Kaisha | Semiconductor memory device, semiconductor device and methods of manufacturing them, portable electronic equipment, and IC card |
| US7061808B2 (en) | 2003-05-19 | 2006-06-13 | Sharp Kabushiki Kaisha | Semiconductor memory device, driving method thereof, and portable electronic apparatus |
| US7085166B2 (en) | 2003-05-19 | 2006-08-01 | Sharp Kabushiki Kaisha | Semiconductor memory device and programming method thereof |
| US7092295B2 (en) | 2003-05-19 | 2006-08-15 | Sharp Kabushiki Kaisha | Semiconductor memory device and portable electronic apparatus including the same |
| US7102941B2 (en) | 2003-05-19 | 2006-09-05 | Sharp Kabushiki Kaisha | Semiconductor memory device and portable electronic apparatus |
| JP2006310868A (ja) * | 2005-04-29 | 2006-11-09 | Infineon Technologies Ag | 多ビット仮想接地ｎａｎｄメモリデバイス、メモリデバイス |
| US7164167B2 (en) | 2001-11-21 | 2007-01-16 | Sharp Kabushiki Kaisha | Semiconductor storage device, its manufacturing method and operating method, and portable electronic apparatus |
| US7170791B2 (en) | 2003-05-20 | 2007-01-30 | Sharp Kabushiki Kaisha | Programming verification method of nonvolatile memory cell, semiconductor memory device, and portable electronic apparatus having the semiconductor memory device |
| CN1324691C (zh) * | 2001-10-22 | 2007-07-04 | 旺宏电子股份有限公司 | P型信道氮化硅只读存储器的擦除方法 |
| JP2007518268A (ja) * | 2004-01-12 | 2007-07-05 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｓｏｎｏｓメモリセルの相補ビット妨害および蓄電の改善のためのポケット注入 |
| US7268385B2 (en) | 2003-07-17 | 2007-09-11 | Nec Electronics Corporation | Semiconductor memory device |
| CN100394611C (zh) * | 2003-08-18 | 2008-06-11 | 旺宏电子股份有限公司 | 为改善相邻存储单元干扰的ono闪存阵列 |
| US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
| US7675782B2 (en) | 2002-10-29 | 2010-03-09 | Saifun Semiconductors Ltd. | Method, system and circuit for programming a non-volatile memory array |
| JP2010062594A (ja) * | 2009-12-18 | 2010-03-18 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
| US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
| US7738304B2 (en) | 2002-07-10 | 2010-06-15 | Saifun Semiconductors Ltd. | Multiple use memory chip |
| US7743230B2 (en) | 2003-01-31 | 2010-06-22 | Saifun Semiconductors Ltd. | Memory array programming circuit and a method for using the circuit |
| US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US7786512B2 (en) | 2005-07-18 | 2010-08-31 | Saifun Semiconductors Ltd. | Dense non-volatile memory array and method of fabrication |
| US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US7821823B2 (en) | 2005-12-02 | 2010-10-26 | Nec Electronics Corporation | Semiconductor memory device, method of driving the same and method of manufacturing the same |
| US7964459B2 (en) | 2004-10-14 | 2011-06-21 | Spansion Israel Ltd. | Non-volatile memory structure and method of fabrication |
| US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
| US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| DE10295303B4 (de) * | 2001-09-25 | 2017-07-13 | Sony Corporation | Nichtflüchtige Halbleiterspeichervorrichtung mit Ladungsspeicherfilm und Speicherperipherieschaltungen, Verfahren zu deren Betrieb und Verfahren zu deren Herstellung |
Families Citing this family (85)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL125604A (en) | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US6348711B1 (en) * | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
| US6429063B1 (en) | 1999-10-26 | 2002-08-06 | Saifun Semiconductors Ltd. | NROM cell with generally decoupled primary and secondary injection |
| US6410388B1 (en) * | 2000-02-15 | 2002-06-25 | Advanced Micro Devices, Inc. | Process for optimizing pocket implant profile by RTA implant annealing for a non-volatile semiconductor device |
| US6490205B1 (en) * | 2000-02-16 | 2002-12-03 | Advanced Micro Devices, Inc. | Method of erasing a non-volatile memory cell using a substrate bias |
| US6396741B1 (en) * | 2000-05-04 | 2002-05-28 | Saifun Semiconductors Ltd. | Programming of nonvolatile memory cells |
| US6928001B2 (en) * | 2000-12-07 | 2005-08-09 | Saifun Semiconductors Ltd. | Programming and erasing methods for a non-volatile memory cell |
| US6618290B1 (en) * | 2000-06-23 | 2003-09-09 | Advanced Micro Devices, Inc. | Method of programming a non-volatile memory cell using a baking process |
| US6487121B1 (en) * | 2000-08-25 | 2002-11-26 | Advanced Micro Devices, Inc. | Method of programming a non-volatile memory cell using a vertical electric field |
| US6614692B2 (en) * | 2001-01-18 | 2003-09-02 | Saifun Semiconductors Ltd. | EEPROM array and method for operation thereof |
| JP2002231918A (ja) * | 2001-02-06 | 2002-08-16 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
| US6528390B2 (en) * | 2001-03-02 | 2003-03-04 | Advanced Micro Devices, Inc. | Process for fabricating a non-volatile memory device |
| DE10130766B4 (de) | 2001-06-26 | 2005-08-11 | Infineon Technologies Ag | Vertikal-Transistor, Speicheranordnung sowie Verfahren zum Herstellen eines Vertikal-Transistors |
| US6925007B2 (en) | 2001-10-31 | 2005-08-02 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| US6897522B2 (en) | 2001-10-31 | 2005-05-24 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| US7098107B2 (en) * | 2001-11-19 | 2006-08-29 | Saifun Semiconductor Ltd. | Protective layer in memory device and method therefor |
| US6583007B1 (en) * | 2001-12-20 | 2003-06-24 | Saifun Semiconductors Ltd. | Reducing secondary injection effects |
| US6700818B2 (en) * | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
| US7057938B2 (en) * | 2002-03-29 | 2006-06-06 | Macronix International Co., Ltd. | Nonvolatile memory cell and operating method |
| DE10219343A1 (de) * | 2002-04-30 | 2003-11-20 | Infineon Technologies Ag | NROM-Speicherzelle |
| TW544866B (en) * | 2002-05-06 | 2003-08-01 | Macronix Int Co Ltd | Fabrication method for a mask read only memory device |
| CN100423271C (zh) * | 2002-05-31 | 2008-10-01 | Nxp股份有限公司 | 用于非易失性半导体存储器的密集阵列结构 |
| AU2003263748A1 (en) * | 2002-06-21 | 2004-01-06 | Micron Technology, Inc. | Nrom memory cell, memory array, related devices and methods |
| US6853587B2 (en) * | 2002-06-21 | 2005-02-08 | Micron Technology, Inc. | Vertical NROM having a storage density of 1 bit per 1F2 |
| DE10229065A1 (de) * | 2002-06-28 | 2004-01-29 | Infineon Technologies Ag | Verfahren zur Herstellung eines NROM-Speicherzellenfeldes |
| US6826107B2 (en) * | 2002-08-01 | 2004-11-30 | Saifun Semiconductors Ltd. | High voltage insertion in flash memory cards |
| DE10240893A1 (de) * | 2002-09-04 | 2004-03-18 | Infineon Technologies Ag | Verfahren zur Herstellung von SONOS-Speicherzellen, SONOS-Speicherzelle und Speicherzellenfeld |
| US6784483B2 (en) * | 2002-09-04 | 2004-08-31 | Macronix International Co., Ltd. | Method for preventing hole and electron movement in NROM devices |
| DE10258194B4 (de) * | 2002-12-12 | 2005-11-03 | Infineon Technologies Ag | Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren |
| US7151292B1 (en) * | 2003-01-15 | 2006-12-19 | Spansion Llc | Dielectric memory cell structure with counter doped channel region |
| KR100505108B1 (ko) * | 2003-02-12 | 2005-07-29 | 삼성전자주식회사 | 소노스 기억셀 및 그 제조방법 |
| US6975541B2 (en) * | 2003-03-24 | 2005-12-13 | Saifun Semiconductors Ltd | Alternating application of pulses on two sides of a cell |
| US7142464B2 (en) * | 2003-04-29 | 2006-11-28 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
| JP2004342889A (ja) * | 2003-05-16 | 2004-12-02 | Sharp Corp | 半導体記憶装置、半導体装置、半導体記憶装置の製造方法、および携帯電子機器 |
| JP2004349308A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶装置 |
| JP4480955B2 (ja) * | 2003-05-20 | 2010-06-16 | シャープ株式会社 | 半導体記憶装置 |
| JP2005024665A (ja) * | 2003-06-30 | 2005-01-27 | Ricoh Co Ltd | 粉体搬送装置、画像形成装置、トナー収容部及びプロセスカートリッジ |
| US6979857B2 (en) | 2003-07-01 | 2005-12-27 | Micron Technology, Inc. | Apparatus and method for split gate NROM memory |
| US7095075B2 (en) * | 2003-07-01 | 2006-08-22 | Micron Technology, Inc. | Apparatus and method for split transistor memory having improved endurance |
| US7085170B2 (en) | 2003-08-07 | 2006-08-01 | Micron Technology, Ind. | Method for erasing an NROM cell |
| US6873550B2 (en) * | 2003-08-07 | 2005-03-29 | Micron Technology, Inc. | Method for programming and erasing an NROM cell |
| US6917073B2 (en) * | 2003-08-20 | 2005-07-12 | Macronix International Co., Ltd. | ONO flash memory array for improving a disturbance between adjacent memory cells |
| US6977412B2 (en) * | 2003-09-05 | 2005-12-20 | Micron Technology, Inc. | Trench corner effect bidirectional flash memory cell |
| US7123532B2 (en) * | 2003-09-16 | 2006-10-17 | Saifun Semiconductors Ltd. | Operating array cells with matched reference cells |
| US6830963B1 (en) | 2003-10-09 | 2004-12-14 | Micron Technology, Inc. | Fully depleted silicon-on-insulator CMOS logic |
| US7184315B2 (en) * | 2003-11-04 | 2007-02-27 | Micron Technology, Inc. | NROM flash memory with self-aligned structural charge separation |
| US7202523B2 (en) * | 2003-11-17 | 2007-04-10 | Micron Technology, Inc. | NROM flash memory devices on ultrathin silicon |
| US7301804B2 (en) * | 2003-12-16 | 2007-11-27 | Micro Technology, Inc. | NROM memory cell, memory array, related devices and methods |
| US7050330B2 (en) * | 2003-12-16 | 2006-05-23 | Micron Technology, Inc. | Multi-state NROM device |
| US7241654B2 (en) * | 2003-12-17 | 2007-07-10 | Micron Technology, Inc. | Vertical NROM NAND flash memory array |
| US7157769B2 (en) * | 2003-12-18 | 2007-01-02 | Micron Technology, Inc. | Flash memory having a high-permittivity tunnel dielectric |
| US6878991B1 (en) * | 2004-01-30 | 2005-04-12 | Micron Technology, Inc. | Vertical device 4F2 EEPROM memory |
| US6952366B2 (en) * | 2004-02-10 | 2005-10-04 | Micron Technology, Inc. | NROM flash memory cell with integrated DRAM |
| US7221018B2 (en) * | 2004-02-10 | 2007-05-22 | Micron Technology, Inc. | NROM flash memory with a high-permittivity gate dielectric |
| DE102004006505B4 (de) * | 2004-02-10 | 2006-01-26 | Infineon Technologies Ag | Charge-Trapping-Speicherzelle und Herstellungsverfahren |
| US7072217B2 (en) * | 2004-02-24 | 2006-07-04 | Micron Technology, Inc. | Multi-state memory cell with asymmetric charge trapping |
| US7075146B2 (en) * | 2004-02-24 | 2006-07-11 | Micron Technology, Inc. | 4F2 EEPROM NROM memory arrays with vertical devices |
| DE102004010840B4 (de) * | 2004-03-05 | 2006-01-05 | Infineon Technologies Ag | Verfahren zum Betreiben einer elektrischen beschreib- und löschbaren nicht flüchtigen Speicherzelle und eine Speichereinrichtung zum elektrischen nicht flüchtigen Speichern |
| US20050205969A1 (en) * | 2004-03-19 | 2005-09-22 | Sharp Laboratories Of America, Inc. | Charge trap non-volatile memory structure for 2 bits per transistor |
| US7102191B2 (en) * | 2004-03-24 | 2006-09-05 | Micron Technologies, Inc. | Memory device with high dielectric constant gate dielectrics and metal floating gates |
| US7274068B2 (en) * | 2004-05-06 | 2007-09-25 | Micron Technology, Inc. | Ballistic direct injection NROM cell on strained silicon structures |
| US7095655B2 (en) * | 2004-08-12 | 2006-08-22 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
| US20060068551A1 (en) * | 2004-09-27 | 2006-03-30 | Saifun Semiconductors, Ltd. | Method for embedding NROM |
| US20060146624A1 (en) * | 2004-12-02 | 2006-07-06 | Saifun Semiconductors, Ltd. | Current folding sense amplifier |
| CN1838328A (zh) * | 2005-01-19 | 2006-09-27 | 赛芬半导体有限公司 | 擦除存储器阵列上存储单元的方法 |
| CN101167180A (zh) * | 2005-04-27 | 2008-04-23 | 斯班逊有限公司 | 半导体装置及其制造方法 |
| US20070141788A1 (en) * | 2005-05-25 | 2007-06-21 | Ilan Bloom | Method for embedding non-volatile memory with logic circuitry |
| US7468299B2 (en) * | 2005-08-04 | 2008-12-23 | Macronix International Co., Ltd. | Non-volatile memory cells and methods of manufacturing the same |
| US8330232B2 (en) * | 2005-08-22 | 2012-12-11 | Macronix International Co., Ltd. | Nonvolatile memory device and method of forming the same |
| US7678674B1 (en) | 2005-08-26 | 2010-03-16 | Spansion Llc | Memory cell dual pocket implant |
| US20070096199A1 (en) * | 2005-09-08 | 2007-05-03 | Eli Lusky | Method of manufacturing symmetric arrays |
| US20070120180A1 (en) * | 2005-11-25 | 2007-05-31 | Boaz Eitan | Transition areas for dense memory arrays |
| US7352627B2 (en) * | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
| US20070173017A1 (en) * | 2006-01-20 | 2007-07-26 | Saifun Semiconductors, Ltd. | Advanced non-volatile memory array and method of fabrication thereof |
| US7626864B2 (en) * | 2006-04-26 | 2009-12-01 | Chih-Hsin Wang | Electrically alterable non-volatile memory cells and arrays |
| US7605579B2 (en) * | 2006-09-18 | 2009-10-20 | Saifun Semiconductors Ltd. | Measuring and controlling current consumption and output current of charge pumps |
| US7777282B2 (en) * | 2008-08-13 | 2010-08-17 | Intel Corporation | Self-aligned tunneling pocket in field-effect transistors and processes to form same |
| US8471328B2 (en) | 2010-07-26 | 2013-06-25 | United Microelectronics Corp. | Non-volatile memory and manufacturing method thereof |
| CN102184896B (zh) * | 2011-04-06 | 2012-08-29 | 北京大学 | 一种抑制闪存编程干扰的工艺方法 |
| US8674422B2 (en) | 2012-01-30 | 2014-03-18 | Synopsys, Inc. | Asymmetric dense floating gate nonvolatile memory with decoupled capacitor |
| US8853761B2 (en) * | 2012-01-30 | 2014-10-07 | Synopsys, Inc. | Asymmetric dense floating gate nonvolatile memory with decoupled capacitor |
| US9508854B2 (en) | 2013-12-06 | 2016-11-29 | Ecole Polytechnique Federale De Lausanne (Epfl) | Single field effect transistor capacitor-less memory device and method of operating the same |
| US8916432B1 (en) * | 2014-01-21 | 2014-12-23 | Cypress Semiconductor Corporation | Methods to integrate SONOS into CMOS flow |
| JP2019102520A (ja) * | 2017-11-29 | 2019-06-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (101)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1297899A (ja) | 1970-10-02 | 1972-11-29 | ||
| GB1392599A (en) * | 1971-07-28 | 1975-04-30 | Mullard Ltd | Semiconductor memory elements |
| US3881180A (en) * | 1971-11-30 | 1975-04-29 | Texas Instruments Inc | Non-volatile memory cell |
| US3895360A (en) | 1974-01-29 | 1975-07-15 | Westinghouse Electric Corp | Block oriented random access memory |
| US4016588A (en) | 1974-12-27 | 1977-04-05 | Nippon Electric Company, Ltd. | Non-volatile semiconductor memory device |
| US4017888A (en) | 1975-12-31 | 1977-04-12 | International Business Machines Corporation | Non-volatile metal nitride oxide semiconductor device |
| US4151021A (en) | 1977-01-26 | 1979-04-24 | Texas Instruments Incorporated | Method of making a high density floating gate electrically programmable ROM |
| US4173766A (en) | 1977-09-16 | 1979-11-06 | Fairchild Camera And Instrument Corporation | Insulated gate field-effect transistor read-only memory cell |
| US4173791A (en) | 1977-09-16 | 1979-11-06 | Fairchild Camera And Instrument Corporation | Insulated gate field-effect transistor read-only memory array |
| DE2832388C2 (de) | 1978-07-24 | 1986-08-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat |
| US4360900A (en) | 1978-11-27 | 1982-11-23 | Texas Instruments Incorporated | Non-volatile semiconductor memory elements |
| DE2923995C2 (de) | 1979-06-13 | 1985-11-07 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie |
| WO1981000790A1 (en) | 1979-09-13 | 1981-03-19 | Ncr Co | Silicon gate non-volatile memory device |
| DE2947350A1 (de) | 1979-11-23 | 1981-05-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von mnos-speichertransistoren mit sehr kurzer kanallaenge in silizium-gate-technologie |
| JPS56120166A (en) | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
| US4380057A (en) | 1980-10-27 | 1983-04-12 | International Business Machines Corporation | Electrically alterable double dense memory |
| US4521796A (en) | 1980-12-11 | 1985-06-04 | General Instrument Corporation | Memory implant profile for improved channel shielding in electrically alterable read only memory semiconductor device |
| US4527257A (en) | 1982-08-25 | 1985-07-02 | Westinghouse Electric Corp. | Common memory gate non-volatile transistor memory |
| US4769340A (en) | 1983-11-28 | 1988-09-06 | Exel Microelectronics, Inc. | Method for making electrically programmable memory device by doping the floating gate by implant |
| JPS60182174A (ja) | 1984-02-28 | 1985-09-17 | Nec Corp | 不揮発性半導体メモリ |
| GB2157489A (en) | 1984-03-23 | 1985-10-23 | Hitachi Ltd | A semiconductor integrated circuit memory device |
| US4667217A (en) | 1985-04-19 | 1987-05-19 | Ncr Corporation | Two bit vertically/horizontally integrated memory cell |
| US4742491A (en) * | 1985-09-26 | 1988-05-03 | Advanced Micro Devices, Inc. | Memory cell having hot-hole injection erase mode |
| JPH0828431B2 (ja) | 1986-04-22 | 1996-03-21 | 日本電気株式会社 | 半導体記憶装置 |
| JPS63249375A (ja) * | 1987-04-06 | 1988-10-17 | Oki Electric Ind Co Ltd | 半導体記憶装置のデ−タ消去方法 |
| US5168334A (en) | 1987-07-31 | 1992-12-01 | Texas Instruments, Incorporated | Non-volatile semiconductor memory |
| US4780424A (en) | 1987-09-28 | 1988-10-25 | Intel Corporation | Process for fabricating electrically alterable floating gate memory devices |
| US4870470A (en) | 1987-10-16 | 1989-09-26 | International Business Machines Corporation | Non-volatile memory cell having Si rich silicon nitride charge trapping layer |
| JPH07120720B2 (ja) | 1987-12-17 | 1995-12-20 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
| US5159570A (en) | 1987-12-22 | 1992-10-27 | Texas Instruments Incorporated | Four memory state EEPROM |
| US5268870A (en) | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
| US4941028A (en) | 1988-08-10 | 1990-07-10 | Actel Corporation | Structure for protecting thin dielectrics during processing |
| US5104819A (en) | 1989-08-07 | 1992-04-14 | Intel Corporation | Fabrication of interpoly dielctric for EPROM-related technologies |
| JP2672688B2 (ja) * | 1990-04-02 | 1997-11-05 | 松下電子工業株式会社 | 不揮発性半導体記憶装置の駆動方法 |
| US5075245A (en) | 1990-08-03 | 1991-12-24 | Intel Corporation | Method for improving erase characteristics of buried bit line flash EPROM devices without using sacrificial oxide growth and removal steps |
| US5289406A (en) | 1990-08-28 | 1994-02-22 | Mitsubishi Denki Kabushiki Kaisha | Read only memory for storing multi-data |
| JP2612969B2 (ja) | 1991-02-08 | 1997-05-21 | シャープ株式会社 | 半導体装置の製造方法 |
| US5424567A (en) | 1991-05-15 | 1995-06-13 | North American Philips Corporation | Protected programmable transistor with reduced parasitic capacitances and method of fabrication |
| JP3109537B2 (ja) | 1991-07-12 | 2000-11-20 | 日本電気株式会社 | 読み出し専用半導体記憶装置 |
| JP2965415B2 (ja) | 1991-08-27 | 1999-10-18 | 松下電器産業株式会社 | 半導体記憶装置 |
| WO1995019047A1 (en) | 1991-08-29 | 1995-07-13 | Hyundai Electronics Industries Co., Ltd. | A self-aligned dual-bit split gate (dsg) flash eeprom cell |
| US5305262A (en) | 1991-09-11 | 1994-04-19 | Kawasaki Steel Corporation | Semiconductor integrated circuit |
| US5175120A (en) | 1991-10-11 | 1992-12-29 | Micron Technology, Inc. | Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors |
| JPH05110114A (ja) * | 1991-10-17 | 1993-04-30 | Rohm Co Ltd | 不揮発性半導体記憶素子 |
| JP3358663B2 (ja) | 1991-10-25 | 2002-12-24 | ローム株式会社 | 半導体記憶装置およびその記憶情報読出方法 |
| US5260593A (en) | 1991-12-10 | 1993-11-09 | Micron Technology, Inc. | Semiconductor floating gate device having improved channel-floating gate interaction |
| US5293328A (en) | 1992-01-15 | 1994-03-08 | National Semiconductor Corporation | Electrically reprogrammable EPROM cell with merged transistor and optiumum area |
| US5654568A (en) | 1992-01-17 | 1997-08-05 | Rohm Co., Ltd. | Semiconductor device including nonvolatile memories |
| US5324675A (en) | 1992-03-31 | 1994-06-28 | Kawasaki Steel Corporation | Method of producing semiconductor devices of a MONOS type |
| DE69322487T2 (de) | 1992-05-29 | 1999-06-10 | Citizen Watch Co Ltd | Verfahren zur herstellung einer nichtflüchtigen halbleiterspeicheranordnung |
| GB9217743D0 (en) | 1992-08-19 | 1992-09-30 | Philips Electronics Uk Ltd | A semiconductor memory device |
| JP3036565B2 (ja) * | 1992-08-28 | 2000-04-24 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US5412238A (en) | 1992-09-08 | 1995-05-02 | National Semiconductor Corporation | Source-coupling, split-gate, virtual ground flash EEPROM array |
| JPH06151833A (ja) | 1992-11-16 | 1994-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5418743A (en) | 1992-12-07 | 1995-05-23 | Nippon Steel Corporation | Method of writing into non-volatile semiconductor memory |
| US5319593A (en) | 1992-12-21 | 1994-06-07 | National Semiconductor Corp. | Memory array with field oxide islands eliminated and method |
| US5436481A (en) | 1993-01-21 | 1995-07-25 | Nippon Steel Corporation | MOS-type semiconductor device and method of making the same |
| US5393701A (en) | 1993-04-08 | 1995-02-28 | United Microelectronics Corporation | Layout design to eliminate process antenna effect |
| US5350710A (en) | 1993-06-24 | 1994-09-27 | United Microelectronics Corporation | Device for preventing antenna effect on circuit |
| US5477499A (en) | 1993-10-13 | 1995-12-19 | Advanced Micro Devices, Inc. | Memory architecture for a three volt flash EEPROM |
| JPH07193151A (ja) | 1993-12-27 | 1995-07-28 | Toshiba Corp | 不揮発性半導体記憶装置及びその記憶方法 |
| US5418176A (en) | 1994-02-17 | 1995-05-23 | United Microelectronics Corporation | Process for producing memory devices having narrow buried N+ lines |
| US5467308A (en) | 1994-04-05 | 1995-11-14 | Motorola Inc. | Cross-point eeprom memory array |
| JP3725911B2 (ja) | 1994-06-02 | 2005-12-14 | 株式会社ルネサステクノロジ | 半導体装置 |
| DE69413960T2 (de) | 1994-07-18 | 1999-04-01 | St Microelectronics Srl | Nicht-flüchtiger EPROM und Flash-EEPROM-Speicher und Verfahren zu seiner Herstellung |
| KR100372905B1 (ko) | 1994-09-13 | 2003-05-01 | 애질런트 테크놀로지스, 인크. | 산화물영역보호장치 |
| DE4434725C1 (de) | 1994-09-28 | 1996-05-30 | Siemens Ag | Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung |
| US5619052A (en) | 1994-09-29 | 1997-04-08 | Macronix International Co., Ltd. | Interpoly dielectric structure in EEPROM device |
| US5523251A (en) | 1994-10-05 | 1996-06-04 | United Microelectronics Corp. | Method for fabricating a self aligned mask ROM |
| US5599727A (en) | 1994-12-15 | 1997-02-04 | Sharp Kabushiki Kaisha | Method for producing a floating gate memory device including implanting ions through an oxidized portion of the silicon film from which the floating gate is formed |
| DE19505293A1 (de) | 1995-02-16 | 1996-08-22 | Siemens Ag | Mehrwertige Festwertspeicherzelle mit verbessertem Störabstand |
| US5801076A (en) | 1995-02-21 | 1998-09-01 | Advanced Micro Devices, Inc. | Method of making non-volatile memory device having a floating gate with enhanced charge retention |
| US5518942A (en) | 1995-02-22 | 1996-05-21 | Alliance Semiconductor Corporation | Method of making flash EPROM cell having improved erase characteristics by using a tilt angle implant |
| KR100187656B1 (ko) | 1995-05-16 | 1999-06-01 | 김주용 | 플래쉬 이이피롬 셀의 제조방법 및 그 프로그램 방법 |
| US5553018A (en) | 1995-06-07 | 1996-09-03 | Advanced Micro Devices, Inc. | Nonvolatile memory cell formed using self aligned source implant |
| EP0751560B1 (en) | 1995-06-30 | 2002-11-27 | STMicroelectronics S.r.l. | Process for forming an integrated circuit comprising non-volatile memory cells and side transistors of at least two different types, and corresponding IC |
| WO1997002605A1 (en) * | 1995-07-03 | 1997-01-23 | Jeewika Chandanie Ranaweera | Method of fabricating a fast programming flash e2prom cell |
| KR970008496A (ko) | 1995-07-04 | 1997-02-24 | 모리시다 요이치 | Mis 반도체 장치와 그 제조방법 및 그 진단방법 |
| JP3424427B2 (ja) | 1995-07-27 | 2003-07-07 | ソニー株式会社 | 不揮発性半導体メモリ装置 |
| JP2982670B2 (ja) | 1995-12-12 | 1999-11-29 | 日本電気株式会社 | 不揮発性半導体記憶装置および記憶方法 |
| US5677869A (en) * | 1995-12-14 | 1997-10-14 | Intel Corporation | Programming flash memory using strict ordering of states |
| US5847441A (en) | 1996-05-10 | 1998-12-08 | Micron Technology, Inc. | Semiconductor junction antifuse circuit |
| US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| JP2000515327A (ja) | 1996-08-01 | 2000-11-14 | シーメンス アクチエンゲゼルシヤフト | メモリセル装置の作動方法 |
| TW318283B (en) | 1996-12-09 | 1997-10-21 | United Microelectronics Corp | Multi-level read only memory structure and manufacturing method thereof |
| TW347581B (en) | 1997-02-05 | 1998-12-11 | United Microelectronics Corp | Process for fabricating read-only memory cells |
| US5870335A (en) | 1997-03-06 | 1999-02-09 | Agate Semiconductor, Inc. | Precision programming of nonvolatile memory cells |
| US6028324A (en) | 1997-03-07 | 2000-02-22 | Taiwan Semiconductor Manufacturing Company | Test structures for monitoring gate oxide defect densities and the plasma antenna effect |
| TW381325B (en) | 1997-04-15 | 2000-02-01 | United Microelectronics Corp | Three dimensional high density deep trench ROM and the manufacturing method thereof |
| US5966603A (en) | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US5963412A (en) | 1997-11-13 | 1999-10-05 | Advanced Micro Devices, Inc. | Process induced charging damage control device |
| US5963465A (en) | 1997-12-12 | 1999-10-05 | Saifun Semiconductors, Ltd. | Symmetric segmented memory array architecture |
| US6020241A (en) | 1997-12-22 | 2000-02-01 | Taiwan Semiconductor Manufacturing Company | Post metal code engineering for a ROM |
| US6030871A (en) | 1998-05-05 | 2000-02-29 | Saifun Semiconductors Ltd. | Process for producing two bit ROM cell utilizing angled implant |
| US6215148B1 (en) * | 1998-05-20 | 2001-04-10 | Saifun Semiconductors Ltd. | NROM cell with improved programming, erasing and cycling |
| US6348711B1 (en) * | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
| US6063666A (en) | 1998-06-16 | 2000-05-16 | Advanced Micro Devices, Inc. | RTCVD oxide and N2 O anneal for top oxide of ONO film |
| US6034403A (en) | 1998-06-25 | 2000-03-07 | Acer Semiconductor Manufacturing, Inc. | High density flat cell mask ROM |
| US5991202A (en) | 1998-09-24 | 1999-11-23 | Advanced Micro Devices, Inc. | Method for reducing program disturb during self-boosting in a NAND flash memory |
| US6214666B1 (en) * | 1998-12-18 | 2001-04-10 | Vantis Corporation | Method of forming a non-volatile memory device |
-
1999
- 1999-10-06 US US09/413,408 patent/US6348711B1/en not_active Expired - Lifetime
-
2000
- 2000-10-05 EP EP00308781A patent/EP1091418A3/en not_active Withdrawn
- 2000-10-06 JP JP2000306999A patent/JP2001156189A/ja active Pending
-
2001
- 2001-06-14 US US09/879,915 patent/US6664588B2/en not_active Expired - Lifetime
Cited By (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156272A (ja) * | 1999-11-25 | 2001-06-08 | Fujitsu Ltd | 不揮発性半導体メモリ装置とその製造方法 |
| JP4697993B2 (ja) * | 1999-11-25 | 2011-06-08 | スパンション エルエルシー | 不揮発性半導体メモリ装置の制御方法 |
| JP2002026149A (ja) * | 2000-05-02 | 2002-01-25 | Sony Corp | 不揮発性半導体記憶装置およびその動作方法 |
| DE10295303B4 (de) * | 2001-09-25 | 2017-07-13 | Sony Corporation | Nichtflüchtige Halbleiterspeichervorrichtung mit Ladungsspeicherfilm und Speicherperipherieschaltungen, Verfahren zu deren Betrieb und Verfahren zu deren Herstellung |
| CN1324691C (zh) * | 2001-10-22 | 2007-07-04 | 旺宏电子股份有限公司 | P型信道氮化硅只读存储器的擦除方法 |
| US7582926B2 (en) | 2001-11-21 | 2009-09-01 | Sharp Kabushiki Kaisha | Semiconductor storage device, its manufacturing method and operating method, and portable electronic apparatus |
| US7164167B2 (en) | 2001-11-21 | 2007-01-16 | Sharp Kabushiki Kaisha | Semiconductor storage device, its manufacturing method and operating method, and portable electronic apparatus |
| JP2003204000A (ja) * | 2002-01-10 | 2003-07-18 | Sony Corp | 不揮発性半導体メモリ装置および電荷注入方法 |
| JP2003264249A (ja) * | 2002-02-09 | 2003-09-19 | Samsung Electronics Co Ltd | 炭素ナノチューブを用いるメモリ素子及びその製造方法 |
| US7738304B2 (en) | 2002-07-10 | 2010-06-15 | Saifun Semiconductors Ltd. | Multiple use memory chip |
| US6809373B2 (en) | 2002-08-01 | 2004-10-26 | Nec Electronics Corporation | Non-volatile semiconductor memory device, method for manufacturing same and method for controlling same |
| US6977209B2 (en) | 2002-08-01 | 2005-12-20 | Nec Electronics Corporation | Method of manufacturing non-volatile semiconductor memory device and method for controlling same |
| US7244986B2 (en) | 2002-08-01 | 2007-07-17 | Nec Electronics Corporation | Two-bit cell semiconductor memory device |
| US7675782B2 (en) | 2002-10-29 | 2010-03-09 | Saifun Semiconductors Ltd. | Method, system and circuit for programming a non-volatile memory array |
| US8084810B2 (en) | 2002-12-04 | 2011-12-27 | Renesas Electronics Corporation | Fabrication method and structure of semiconductor non-volatile memory device |
| US9012968B2 (en) | 2002-12-04 | 2015-04-21 | Renesas Electronics Corporation | Semiconductor non-volatile memory device |
| US9299715B2 (en) | 2002-12-04 | 2016-03-29 | Renesas Electronics Corporation | Fabrication method and structure of semiconductor non-volatile memory device |
| US9412750B2 (en) | 2002-12-04 | 2016-08-09 | Renesas Electronics Corporation | Fabrication method and structure of semiconductor non-volatile memory device |
| JP2004186452A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US7671404B2 (en) | 2002-12-04 | 2010-03-02 | Renesas Technology Corp. | Fabrication method and structure of semiconductor non-volatile memory device |
| US7743230B2 (en) | 2003-01-31 | 2010-06-22 | Saifun Semiconductors Ltd. | Memory array programming circuit and a method for using the circuit |
| US7085166B2 (en) | 2003-05-19 | 2006-08-01 | Sharp Kabushiki Kaisha | Semiconductor memory device and programming method thereof |
| US7102941B2 (en) | 2003-05-19 | 2006-09-05 | Sharp Kabushiki Kaisha | Semiconductor memory device and portable electronic apparatus |
| US7092295B2 (en) | 2003-05-19 | 2006-08-15 | Sharp Kabushiki Kaisha | Semiconductor memory device and portable electronic apparatus including the same |
| US7061808B2 (en) | 2003-05-19 | 2006-06-13 | Sharp Kabushiki Kaisha | Semiconductor memory device, driving method thereof, and portable electronic apparatus |
| US7170791B2 (en) | 2003-05-20 | 2007-01-30 | Sharp Kabushiki Kaisha | Programming verification method of nonvolatile memory cell, semiconductor memory device, and portable electronic apparatus having the semiconductor memory device |
| US7053437B2 (en) | 2003-05-20 | 2006-05-30 | Sharp Kabushiki Kaisha | Semiconductor memory device, semiconductor device and methods of manufacturing them, portable electronic equipment, and IC card |
| US6992933B2 (en) | 2003-05-20 | 2006-01-31 | Sharp Kabushiki Kaisha | Programming verification method of nonvolatile memory cell, semiconductor memory device, and portable electronic apparatus having the semiconductor memory device |
| US7268385B2 (en) | 2003-07-17 | 2007-09-11 | Nec Electronics Corporation | Semiconductor memory device |
| CN100394611C (zh) * | 2003-08-18 | 2008-06-11 | 旺宏电子股份有限公司 | 为改善相邻存储单元干扰的ono闪存阵列 |
| JP2007518268A (ja) * | 2004-01-12 | 2007-07-05 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｓｏｎｏｓメモリセルの相補ビット妨害および蓄電の改善のためのポケット注入 |
| JP4698612B2 (ja) * | 2004-01-12 | 2011-06-08 | スパンション エルエルシー | 半導体基板上にｓｏｎｏｓデュアルビットメモリコアアレイを形成する方法 |
| JP2005203075A (ja) * | 2004-01-14 | 2005-07-28 | Macronix Internatl Co Ltd | 不揮発性半導体メモリ及びこのメモリの動作方法 |
| JP2006032797A (ja) * | 2004-07-20 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| US7964459B2 (en) | 2004-10-14 | 2011-06-21 | Spansion Israel Ltd. | Non-volatile memory structure and method of fabrication |
| US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
| JP2006310868A (ja) * | 2005-04-29 | 2006-11-09 | Infineon Technologies Ag | 多ビット仮想接地ｎａｎｄメモリデバイス、メモリデバイス |
| US7786512B2 (en) | 2005-07-18 | 2010-08-31 | Saifun Semiconductors Ltd. | Dense non-volatile memory array and method of fabrication |
| US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
| US7821823B2 (en) | 2005-12-02 | 2010-10-26 | Nec Electronics Corporation | Semiconductor memory device, method of driving the same and method of manufacturing the same |
| US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
| US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
| US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| US9030877B2 (en) | 2007-08-30 | 2015-05-12 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| JP2010062594A (ja) * | 2009-12-18 | 2010-03-18 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6348711B1 (en) | 2002-02-19 |
| EP1091418A3 (en) | 2003-06-18 |
| US20020000606A1 (en) | 2002-01-03 |
| US6664588B2 (en) | 2003-12-16 |
| EP1091418A2 (en) | 2001-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001156189A (ja) | 自動整合プログラミングおよび消去領域を備えたｎｒｏｍセル | |
| US6477084B2 (en) | NROM cell with improved programming, erasing and cycling | |
| US5824584A (en) | Method of making and accessing split gate memory device | |
| JP4869623B2 (ja) | 電荷トラップ不揮発性メモリのための電荷均衡化を有する動作方式 | |
| US6384447B2 (en) | Flash memory cell for high efficiency programming | |
| US7209390B2 (en) | Operation scheme for spectrum shift in charge trapping non-volatile memory | |
| US6576511B2 (en) | Method for forming nitride read only memory | |
| JP5376414B2 (ja) | メモリアレイの操作方法 | |
| US20060245246A1 (en) | Inversion bit line, charge trapping non-volatile memory and method of operating same | |
| US20050237815A1 (en) | Operation scheme with charge balancing erase for charge trapping non-volatile memory | |
| US7483309B2 (en) | Programming and erasing method for charge-trapping memory devices | |
| JP2001223280A (ja) | 全体的にデカップリングした一次および二次注入を備えたｎｒｏｍセル | |
| US20060146632A1 (en) | Flash memory device and method for fabricating the same, and programming and erasing method thereof | |
| US20020182829A1 (en) | Method for forming nitride read only memory with indium pocket region | |
| JP4907173B2 (ja) | 不揮発性メモリセル、これを有するメモリアレイ、並びに、セル及びアレイの操作方法 | |
| US20020045320A1 (en) | Nonvolatile memory device and method for manufacturing the same | |
| JP2009105090A (ja) | 不揮発性半導体メモリ及びデータプログラム／消去方法 | |
| US6930928B2 (en) | Method of over-erase prevention in a non-volatile memory device and related structure | |
| JP2005216471A (ja) | 共通のドレインラインを備える不揮発性メモリセルアレイ及びその動作方法 | |
| US7678674B1 (en) | Memory cell dual pocket implant | |
| US6867463B2 (en) | Silicon nitride read-only-memory | |
| KR101071387B1 (ko) | 플래시 메모리 디바이스 | |
| US7160775B2 (en) | Method of discharging a semiconductor device | |
| KR100663974B1 (ko) | 복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법 | |
| US6852594B1 (en) | Two-step source side implant for improving source resistance and short channel effect in deep sub-0.18μm flash memory technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101224 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110324 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110624 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110711 |