JP2005203075A - 不揮発性半導体メモリ及びこのメモリの動作方法 - Google Patents
不揮発性半導体メモリ及びこのメモリの動作方法 Download PDFInfo
- Publication number
- JP2005203075A JP2005203075A JP2004334353A JP2004334353A JP2005203075A JP 2005203075 A JP2005203075 A JP 2005203075A JP 2004334353 A JP2004334353 A JP 2004334353A JP 2004334353 A JP2004334353 A JP 2004334353A JP 2005203075 A JP2005203075 A JP 2005203075A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- processing sequence
- voltage
- repeating
- applying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title description 6
- 238000012545 processing Methods 0.000 claims abstract description 50
- 230000004044 response Effects 0.000 claims abstract description 6
- 230000000717 retained effect Effects 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 description 28
- 239000000758 substrate Substances 0.000 description 16
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000002784 hot electron Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010079 rubber tapping Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
【課題】最適な２ビットセル構造を有する不揮発性メモリデバイスを提供する。
【解決手段】メモリセルをプログラムする方法が、メモリセルを第１ゲートしきい値電圧の初期状態に設定するステップと、処理シーケンスを実行するステップから成り、この処理シーケンスは、電圧バイアスをゲートと第１接合領域との間に印加して、電子ホールをトラッピング層に向けて移動させてトラッピング層内に保持するステップと、この電圧バイアスに応答して生成される読出し電流を評価して、第２ゲートしきい値電圧に達しているか否かを判定するステップとを含み、ここで第２ゲートしきい値電圧は第１ゲートしきい値電圧よりも低い。ゲートと第１接合領域との間の電圧バイアスを、第２電圧バイアスに達してメモリセルがプログラム状態になるまで１回以上変化させることによって、前記処理シーケンスを複数回反復する。
【選択図】図２
【解決手段】メモリセルをプログラムする方法が、メモリセルを第１ゲートしきい値電圧の初期状態に設定するステップと、処理シーケンスを実行するステップから成り、この処理シーケンスは、電圧バイアスをゲートと第１接合領域との間に印加して、電子ホールをトラッピング層に向けて移動させてトラッピング層内に保持するステップと、この電圧バイアスに応答して生成される読出し電流を評価して、第２ゲートしきい値電圧に達しているか否かを判定するステップとを含み、ここで第２ゲートしきい値電圧は第１ゲートしきい値電圧よりも低い。ゲートと第１接合領域との間の電圧バイアスを、第２電圧バイアスに達してメモリセルがプログラム状態になるまで１回以上変化させることによって、前記処理シーケンスを複数回反復する。
【選択図】図２
Description
（関連出願）
本願は、米国特許出願番号10/113,356、2002年3月29日出願の一部継続出願であり、この米国特許出願にもとづいて優先権を主張する。上記特許出願10/113,356は、参考文献として本明細書に含める。
本願は、米国特許出願番号10/113,356、2002年3月29日出願の一部継続出願であり、この米国特許出願にもとづいて優先権を主張する。上記特許出願10/113,356は、参考文献として本明細書に含める。
（発明の分野）
本発明は一般に、半導体メモリデバイスに関するものであり、特に、消去状態で電子を蓄積する不揮発性半導体メモリセル、及びその動作方法に関するものである。
本発明は一般に、半導体メモリデバイスに関するものであり、特に、消去状態で電子を蓄積する不揮発性半導体メモリセル、及びその動作方法に関するものである。
（関連技術の説明）
情報の不揮発記憶用のメモリデバイスは、従来技術において広範に用いられている。典型的な半導体メモリデバイスは、読出し専用メモリ（ＲＯＭ：read only memory）、プログラマブル読出し専用メモリ（ＰＲＯＭ：programmable ROM）、消去可能プログラマブル読出し専用メモリ（ＥＰＲＯＭ：erasable PROM）、電気的に消去可能なプログラマブル読出し専用メモリ（ＥＥＰＲＯＭ：electrically erasable PROM）、及びフラッシュＥＥＰＲＯＭを含む。
情報の不揮発記憶用のメモリデバイスは、従来技術において広範に用いられている。典型的な半導体メモリデバイスは、読出し専用メモリ（ＲＯＭ：read only memory）、プログラマブル読出し専用メモリ（ＰＲＯＭ：programmable ROM）、消去可能プログラマブル読出し専用メモリ（ＥＰＲＯＭ：erasable PROM）、電気的に消去可能なプログラマブル読出し専用メモリ（ＥＥＰＲＯＭ：electrically erasable PROM）、及びフラッシュＥＥＰＲＯＭを含む。
フラッシュＥＥＰＲＯＭは、メモリセルがプログラム可能（即ち書込み可能）であり、電気的に消去されるという点でＥＥＰＲＯＭと類似しているが、すべてのメモリセルを一度に消去する追加的な能力を有する。ＥＥＰＲＯＭ半導体メモリの広範な使用は、より短いプログラム時間、プログラム及び読出しにより低い電圧を使用すること、より短い消去時間、及びより小さい物理的な寸法のような、最適な性能特性を有するＥＥＰＲＯＭメモリセルの開発に焦点を合わせた多くの研究を促進してきた。
図１は、従来技術の不揮発性メモリセルの構造を示すブロック図であり、ここでは不揮発性メモリ７０が、Ｎ−チャンネルＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor：金属酸化物半導体電界効果トランジスタ）構造を含む。不揮発性メモリセル７０は、２つの埋込みＮ＋接合を有するＰ型基板７０６を含み、その一方がソース７００であり、他方がドレイン７０１である。ソース７００とドレイン７０１との間には、チャンネル７０７が形成されている。このチャンネル上には第１絶縁層７０３があり、これは一般に酸化シリコン層である。第１絶縁層７０３の上にはトラッピング層（捕獲層）７０４があり、これは一般に窒化物層である。トラッピング層７０４は、ホットエレクトロンが前記窒化物層内に注入された際に、これらのホットエレクトロンを捕獲するメモリ記憶保持層を形成する。第２絶縁層７０５は一般に酸化物層であり、窒化シリコン層を覆うように形成される。酸化シリコン層７０５は、この第２絶縁層７０５上に形成された導電ゲート７０２を電気的に絶縁する。２つの酸化シリコン層７０３及び７０５は、絶縁誘電層として機能する。
この従来技術の構造は、２ビットのセルを提供することができ、即ち、この不揮発性メモリセルは２ビットのデータを記憶することができる。このメモリは、チャンネル・ホットエレクトロン接合によってプログラムされる。ソース７００を接地して、この間に、ゲート７０２とドレイン７０１との間にプログラミング電圧を印加することによって、電子を十分に加速して、トラッピング層７０４内のドレイン側７０１付近に注入することができ、ここにデータのビットが記憶される。これに加えて、トラッピング層７０４内のソース側７０２付近に電子を注入して、データのビットを記憶する箇所であるチャンネル７０７内のソース側７０１付近のエネルギー障壁を増加させることができる。トラッピング層７０４が適切な幅を有していれば、トラッピング層７０４内の電子を蓄積するこれら２つの領域を識別して、２ビットのデータを記憶するために用いることができる。
従来技術の不揮発性メモリセルのエネルギー障壁に関しては、タッピング層が中性状態である。トラッピング層内に電荷が蓄積されていない際には、チャンネル７０７内のエネルギー障壁がロー状態である。不揮発性メモリセルをプログラムするに当たり、電子がトラッピング層内の例えばドレイン７０１付近に注入されて、これにより、チャンネル７０７内のドレイン７０１付近のエネルギー障壁が増加する。さらに、電子がトラッピング層７０４内のソース７００付近に注入される際には、チャンネル７０７内のソース付近のエネルギー障壁が増加する。従って、チャンネル７０７内のエネルギー障壁は、エネルギー障壁の、２つの側に分かれた２つの高レベル部分を含む。セルのしきい値（スレッショルド）電圧は、チャンネルを反転させてソースとゲートとの間に電流を生じさせるのに十分なゲート電圧として規定される。一般的に言えば、チャンネル内のより高いエネルギー障壁がしきい値電圧をより高くして、より低いエネルギー障壁がしきい値電圧をより低くする。
ホットエレクトロン注入を用いた従来のプログラミングは、高い動作電圧を必要とし、かつ大きな電力を消費する。不揮発性セルの大きさが低減されてチャンネルが相対的に小さくなると共に、高い動作電圧がパンチスルー効果を誘発して、大きい漏れ（リーク）電流が生じて、プログラム効率がより低くなる。こうしたことは、２ビットのメモリセルとして動作する従来技術の不揮発性メモリデバイスにおける、設計及び実現の大きな短所となる。さらに、従来技術の構造は、大きさを特に限定することが要求され、このことは、大きさ及びコストを低減するための技術的な努力の妨げとなる。
従って、現在技術では一般に、最適な２ビットセル構造を有する不揮発性メモリデバイスが必要とされ、特に、少なくとも上述した従来技術の不揮発性メモリデバイスの欠点を克服した、不揮発性メモリデバイス及びこれに関連する方法が必要とされる。特に、現在技術では、トラッピング絶縁層内に捕獲（トラップ）された電子の電荷に対する効果を増大し、そして大きさを低減した不揮発性メモリデバイスが必要とされる。
（発明の概要）
本願には、不揮発性メモリ及びその動作方法を記載する。このメモリセルは、第１接合領域、第２接合領域、ベース、非導通電荷トラッピング層、及びゲートを具えている。１つの好適例では、メモリセルを消去する方法が、処理シーケンス（手順）の実行から成り、この処理シーケンスは、ベースとゲートとの間に電圧バイアスを印加して、電子をトラッピング層内に向けて移動させて保持させるステップと、この電圧バイアスに応答して発生する読出し電流を評価して、ゲートしきい値電圧のレベルに達しているか否かを判定するステップとを含む。ベースとゲートとの間の電圧バイアスを、ゲートしきい値電圧のレベルに達してメモリセルが消去状態になるまで１回以上変化させることによって、上記処理シーケンスを複数回反復する。
本願には、不揮発性メモリ及びその動作方法を記載する。このメモリセルは、第１接合領域、第２接合領域、ベース、非導通電荷トラッピング層、及びゲートを具えている。１つの好適例では、メモリセルを消去する方法が、処理シーケンス（手順）の実行から成り、この処理シーケンスは、ベースとゲートとの間に電圧バイアスを印加して、電子をトラッピング層内に向けて移動させて保持させるステップと、この電圧バイアスに応答して発生する読出し電流を評価して、ゲートしきい値電圧のレベルに達しているか否かを判定するステップとを含む。ベースとゲートとの間の電圧バイアスを、ゲートしきい値電圧のレベルに達してメモリセルが消去状態になるまで１回以上変化させることによって、上記処理シーケンスを複数回反復する。
他の好適例では、メモリセルをプログラムする方法が、メモリセルを第１ゲートしきい値電圧の初期状態に設定するステップと、処理シーケンスを実行するステップとを具えて、この処理シーケンスは、ゲートと前記第１接合領域との間に電圧バイアスを印加して、電子ホール（正孔）をタッピング層内に向けて移動させて保持させるステップと、この電圧バイアスに応答して発生する読出し電流を評価して、第２ゲートしきい値電圧に達しているか否かを判定するステップとを含み、この第２ゲートしきい値電圧は、前記第１しきい値電圧よりも低い。ゲートと前記第１接合領域との間の電圧バイアスを、前記第２ゲートしきい値電圧のレベルに達してメモリセルがプログラム状態になるまで１回以上変化させることによって、上記処理シーケンスを複数回反復する。
以上の記述は概要であり、特許請求の範囲を限定するものではない。本明細書に開示した動作及び構造は多数の方法で実現することができ、こうした変更及び変形は、本発明の範囲及びその広義の態様を逸脱することなしに行うことができる。特許請求の範囲のみによって規定される、本発明の他の態様、進歩的な特徴、及び利点は、以下の非限定的な実施例の詳細な説明に記載する。
（実施例の詳細な説明）
図８に、本発明による不揮発性メモリのブロック図を図式的に示す。不揮発性メモリが、１つ以上のメモリセル１０及びメモリ制御回路２０を具えている。メモリ制御回路２０はメモリセル１０に結合されて、消去、プログラム、及び読出しの動作を含むメモリセル１０の動作を制御するように構成されている。
図８に、本発明による不揮発性メモリのブロック図を図式的に示す。不揮発性メモリが、１つ以上のメモリセル１０及びメモリ制御回路２０を具えている。メモリ制御回路２０はメモリセル１０に結合されて、消去、プログラム、及び読出しの動作を含むメモリセル１０の動作を制御するように構成されている。
図２に、本発明の実施例により実現した不揮発性メモリセル１０を図式的に示す。不揮発性メモリセル１０はＮ−チャンネルＭＯＳＦＥＴ構造を有する。不揮発性メモリセル１０では、Ｐ型構造１０６が２つの埋込みＮ＋接合を含み、一方がソース１００であり他方がドレイン１０１である。読出し電流がソース１００とドレイン１０１との間に生じると、ソース１００とドレイン１０１との間にチャンネル１０７が形成される。このチャンネル上に第１絶縁層１０３が形成され、これは酸化シリコン層である。第１シリコン層１０３の上には、トラッピング（捕獲）層１０４がある。トラッピング層１０４は非導電材料製であり、窒化物、Ａl2Ｏ3、またはＨfＯ2とすることができる。トラッピング層１０４は、この層内に注入された電子をトラップ（捕獲）する記憶保持層として作用する。酸化シリコン製の第２絶縁層１０５は、窒化シリコン層を覆うように形成する。酸化シリコン層１０５は、この第２絶縁層１０５上に形成した導電ゲート１０２を電気的に絶縁する作用をする。２つの酸化シリコン層１０３、１０５は、絶縁誘電層として作用する。
本発明の実施例によれば、メモリセル１０の消去状態では、電子がトラッピング層１０４内に蓄積されて、これにより、チャンネル内のエネルギーレベルがハイ状態になる。メモリセル１０をプログラムするために、ホットエレクトロンのホールを、ソース１００またはドレイン１０１からトラッピング層１０４内に注入して、これによりエネルギー障壁を変化させる。
不揮発性メモリセルを動作させるに当たり、電子ホールまたは電子をトラッピング層１０４内に高速で注入することが望ましい。不揮発性メモリセルの不動作時に、電子または電子ホールをトラッピング層内に保持することが、さらに望ましい。特定実施例によれば、（第１絶縁層１０３のような）絶縁層のエネルギー障壁を、電子に対しては3.2eVにして、電子ホールに対しては4.9eVにすることができる。こうしたことは、第１絶縁層１０３を通してトラッピング層１０４から引き出した電子及び電子ホール、及び第１絶縁層１０３を通してトラッピング層１０４内に注入した電子及び電子ホールに、概ね等しい影響を与える。不揮発性メモリセルの不動作時に、電子または電子ホールをトラッピング層内に安定的に保持することが、さらに望ましい。逆に、不揮発性メモリセルの動作時には、電子及び電子ホールは、トラッピング層１０４内に容易に注入される。即ち、電子及び電子ホールが、低いエネルギー障壁を有する絶縁層を通って進んで、これにより、不揮発性メモリセルの動作が加速される。
図３に、本発明の他の実施例により実現した不揮発性メモリセルを図式的に示す。この変形例では、トンネル層２００を、チャンネル１０７と第１絶縁層１０３との間に配置する。トンネル層２００の材料は特に、第１絶縁層１０３のエネルギー障壁よりも低いエネルギー障壁が電子及び電子ホールに与えられるように選択し、こうして電子及び電子ホールがトラッピング層内に容易に注入されて、これに応じて、トラッピング層１０４内に電荷が蓄積される速度が増加する。第１絶縁層１０３がトラッピング層１０４に隣接したままなので、トラッピング層１０４内の電子及び電子ホールもこの層内に保持される。本発明の特定実施例によれば、トンネル層２００用の材料は、酸化タンタルまたはＢＳＴ（即ちバリウム、ストロンチウム、及びタンタルの化合物）から選択することができる。
本発明の実施例によれば、メモリセルの消去状態では電子がトラッピング層１０４内に蓄積されて、メモリセルのプログラム時にはホットエレクトロンのホールがトラッピング層１０４内に注入される。これにより、消去状態では、メモリセルが、プログラム状態におけるしきい値電圧よりも高いしきい値電圧を有する。
図４Ａ〜４Ｂに、本発明の実施例によるメモリセルのプログラム動作を図式的に示す。プログラムされる前には、メモリセル１０は消去状態であり、この状態ではトラッピング層１０４が電子を蓄積して、正味（ネット）の負の電荷を有する。メモリセルをプログラムするために、メモリセルのベース（即ち基板）１０６及びソース１００を接地するか、あるいはＶb＝Ｖs＝０Vの電位を持たせる。この間に、電圧パルス列Ｖd及びＶgをそれぞれドレイン１０１及びゲート１０２に印加することによって、変化する電圧バイアスをメモリセルに印加する。
図４Ａの例に示すように、上記列の時刻Ｔ1では、正の電圧パルスＶd1をドレイン１０１に印加しつつ、負の電圧パルスＶg1をメモリセル１０２のゲートに印加する。例えば、Ｖd1＝＋5V、Ｖg1＝−2Vにする。ドレイン１０１とゲート１０２との間のこの電圧バイアスの下では、図４Ｂに示すように、電子ホールがドレイン１０１からトラッピング層１０４に向かって移動する。これにより、電子ホールがトラッピング層１０４のドレイン１０１付近の局所領域内にトラップ（捕獲）されて蓄積されて、これにより、ドレインビットまたは右ビット（「ビット−Ｒ」）がプログラムされる。ドレインビットのプログラムは、トラッピング層１０４のドレイン側１０１付近の局所的なトラッピング領域のみによって、より低いゲートしきい値電圧を生じさせる。
時刻Ｔ1における電圧パルスＶd1及びＶg1の印加後に、メモリセルを読み出して、このメモリセルが有効にプログラムされたか否かを判定する。この確認は、発生する読出し電流の検出及び所定値との比較を含むことができ、この読出し電流が上記所定値と異なれば、このことはセルがプログラムされていないことを意味する。一例では、ソース１００及びゲート１０２に正の電圧を印加してドレイン１０１を接地することによって、読出し電流を発生することができる。
メモリセルがプログラム状態でなければ、次の時刻Ｔ2で、電圧パルスＶd2及びＶg2をそれぞれドレイン１０１及びゲート１０２に印加して、トラッピング層１０４に向かう電子ホールの移動を発生させる。負電圧パルスＶg2は、Ｖg1よりも大きい値を有して、ドレイン電圧パルスを同じレベルＶd2＝Ｖd1にしたままで、より深いプログラム動作を達成する。例えば、ゲート電圧パルスはＶg2＝−2.5Vとすることができる。パルス・プログラミング（パルスによるプログラム）サイクルと読出しサイクルとの交番は、メモリセルが有効にプログラムされるまで多数回反復する。
図４Ａの実施例では、ゲート電圧パルスＶgを、連続する各パルスが、例えば0.5Vの一定量ずつ増加するような方法で傾斜的に立ち上げる（ランプにする）ことができる。Ｖgを、何らかの様式に従って変化する不均等な大きさで逐次的に印加できることも明らかである。
図４Ｃに、メモリセルのプログラムを実現する変形例を示す。この変形例は、前の図４Ａの実施例とは、ドレイン１０１が正電圧パルスＶdのランプの印加を受けて、この間に、ゲートには、一定の大きさの負電圧パルスＶgを同期的に印加するという点が異なる。正電圧パルスＶdのランプは＋3.5Vの初期レベルから増加させて、この間に、負電圧パルスＶgの大きさは−5Vの一定レベルに設定することができる。これにより、変化する電圧バイアスを発生させて、ドレイン１０１からトラッピング層１０４のドレイン側１０１付近の領域への電子ホールの移動を生じさせて、ドレインビットをプログラムする。
同様に、ドレインビットをプログラムするために印加したのと同様の電圧パルス列をソース１００に印加することによって、ソース側１００から１ビットをプログラムすることができる。図４Ｄに示すように、ソースビットまたは左ビット（「ビット−Ｌ」）のプログラムは、トラッピング層１０４のソース側１００付近の局所的なトラッピング領域のみによって、より低いゲートしきい値電圧を生じさせる。
図４Ｅに、本発明による、メモリセルをプログラムする一般的な方法のフローチャートを示す。プログラムする前は、メモリセルは高いゲートしきい値電圧の状態にあり、即ち、トラッピング層１０４は正味の負電荷を内部に保持する（処理シーケンス４０２）。そして一組の電圧パルスをドレイン（またはソース）及びゲートに印加して、メモリセルをプログラムする（処理シーケンス４０４）。そして、メモリセルが有効にプログラムされているか否かを判定するために、メモリセルをテストする（処理シーケンス４０６）。メモリセルがプログラムされていなければ、プログラミング電圧パルスを再び印加して、メモリセルが有効にプログラムされるまで、処理シーケンス（４０４、４０６）を何回か反復する。
図５Ａに、本発明の実施例によるメモリセルのソースビットの好適な読出し動作を図式的に示す。トラッピング層内のソース１００付近に記憶されているビットを読み出すことを所望する場合には、メモリ制御回路２０は正電圧をゲート１０２及びドレイン１０１に印加して、この間にソース１００を接地する。ゲート１０２に印加する正電圧の下限は、チャンネル１０７に十分な反転が生じて、これによりプログラム状態を検出できる電圧である。ドレイン１０１に印加する正電圧は、エネルギー障壁、及びドレイン１０１付近に記憶されているビットの電位を低下させて、チャンネル電流を生じさせる。図６Ａに、ソース付近のビットがロー状態であり、ドレイン付近のビットがロー状態及びハイ状態である際の、ドレイン付近のビットを読み出すためのエネルギー障壁分布及び電圧分布を示す。図６Ｂに、ソース付近のビットがハイ状態であり、ドレイン付近のビットがロー状態及びハイ状態である際の、ドレイン付近のビットを読み出すためのエネルギー障壁分布及び電圧分布を示す。プログラム動作と同様に、メモリ制御回路２０によって複数のビットを並列的に読み出すことができる。
トラッピング層１０４内のドレイン付近のビットを読み出す際には、図５Ｂに示すように、正電圧をゲート１０２及びソース１００に印加して、この間にドレイン１０１を接地する。ゲート１０２に印加する正電圧の下限は、チャンネル１０７に十分な反転が生じて、これによりプログラム状態を検出できる電圧である。ソース１００に印加する正電圧は、エネルギー障壁、及びソース１００付近に記憶されているビットの電位を低下させて、チャンネル電流を生じさせる。図６Ｃに、ドレイン付近のビットがロー状態及びハイ状態を共にとる際に、ドレイン付近のビットがロー状態である際の、ドレイン付近のビットを読み出すためのエネルギー障壁分布及び電圧分布を示す。図６Ｄに、ドレイン付近のビットがロー状態及びハイ状態を共にとる際に、ドレイン付近のビットがハイ状態である際の、ドレイン付近のビットを読み出すためのエネルギー障壁分布及び電圧分布を示す。
ここで、本発明による消去動作を示す図７Ａ及び図７Ｂを参照して説明する。本実施例では、チャンネルを通るファウラー・ノルドハイム（Fowler-Nordheim）トンネリングによる均一な電子注入を実現して、メモリセル１０を消去する。この消去動作では、メモリセルのソース１００及びドレイン１０１が浮動（フローティング）状態になるか、あるいはまた、Ｖbに等しい電圧を有し得る。この間に、電圧パル列Ｖg及びＶbを、ゲート１０２及びベース（即ち基板）１０６に同期的に印加する。
図７Ａに示すように、消去シーケンスの時刻Ｔ1では、正電圧パルスＶg1をゲート１０２に印加して、この間に、負電圧パルスＶb1をメモリセルの基板１０６に印加する。実現例では、Ｖg1＝＋4V及びＶb1＝−10Vにする。この電圧バイアス下では、図７Ｂに示すように、基板１０６からトラッピング層１０４に向かう電子トンネリングが生じる。これにより、トラッピング層１０４内に電子が蓄積されて保持される。
時刻Ｔ1で電圧パルスＶg1及びＶb1を印加した後に、メモリセルを読み出して、このメモリセルが有効に消去されているか否かを判定する。この確認は、発生する読出し電流の検出及び所定値との比較を含むことができ、読出し電流が所定値と異なれば、このことはセルが消去されていないことを意味する。メモリセルが消去状態でなければ、時刻Ｔ2で、電圧パルスＶg2及びＶb2をそれぞれゲート１０２及び基板１０６に印加して、トラッピング層１０４に向かう電子トンネリングを生成させる。正電圧パルスＶg2はＶg1より大きい値を有し、例えばＶg2＝−2.5Vであり、この間に、負電圧パルスＶb2は同じレベルＶb2＝Ｖb1のままである。こうした消去及び読出しサイクルのパルス列は、メモリセルが有効に消去されるまで複数回（Ｔ3、Ｔ4、等）反復し、ここで負のＶbを不変にしつつ負のＶgの大きさを次第に増加させて、これにより各回毎により深い消去を実行する。
図７Ａの実施例では、ゲート電圧パルスＶgを、連続する各パルスが、例えば0.5Vの一定量ずつ増加するような方法で傾斜的に立ち上げる（ランプにする）ことができる。Ｖgを、何らかの様式に従って変化する不均等な大きさで逐次的に印加できることも明らかである。
図７Ｃに、本発明による、基板を通るファウラー・ノルドハイム（Fowler-Nordheim）トンネリングによるメモリセルの消去の変形例を示す。この変形例は、図７の前の実施例とは、基板１０６が負電圧パルスＶbのランプの印加を受けて、この間に、ゲートには、一定の大きさの正電圧パルスＶgを同期的に印加するという点が異なる。消去シーケンス中には、負電圧パルスＶbのランプの大きさを−4Vの初期レベルから減少させて、この間に、正電圧パルスＶgの大きさを＋10Vの一定レベルに設定することができる。
以上の説明によらない、メモリセルを消去する他の方法を代わりに実現することができる。図７Ｄ〜７Ｅに、本発明の他の実施例による、ゲート注入による消去方法を図式的に示す。本実施例では、ソース及びドレインを浮動（フローティング）にするか、あるいはまた、Ｖbに等しい電圧を持たせることができる。この間に、メモリセルが有効に消去されるまで、確認ステップ毎に電圧パルス列Ｖg、Ｖbを交互に、それぞれゲート１０２及び基板１０６に印加する。この消去方式では、ゲート１０２が、大きさが増加する負電圧パルスＶgのランプの印加を受けて、この間に、基板１０６に同じ大きさの正電圧パルスＶbを同期的に印加する。
消去シーケンスの各回（Ｔ1、Ｔ2、等）毎に、負電圧パルスＶgのゲート１０２への印加及び正電圧パルスＶbの基板１０６への印加が電圧バイアスを生じさせて、この電圧バイアスが、図７Ｅに示すようなゲート１０２からトラッピング層１０４への電子の移動を生じさせる。これにより、消去状態では、電子がトラッピング層１０４内に蓄積され保持されて、これらの電子は高いゲートしきい値電圧を生成する。
図７Ｆの変形例に示すように、大きさの変化を代わりに正電圧パルスＶbに適用して、この間に負電圧パルスＶgは不変にして、ゲート注入によるメモリセルの消去を同様に実行することができる。
図７Ｇに、本発明の実施例による、メモリセルを消去する一般的な方法のフローチャートを示す。一組の電圧パルスをドレイン（またはソース）及びゲートに印加して、メモリセルを消去する（処理シーケンス８０２）。そして、メモリセルが有効に消去されたか否かを判定するためにメモリセルをテストする（処理シーケンス８０４）。メモリセルが有効に消去されていなければ、消去電圧パルスを再び印加して、メモリセルが有効に消去されるまで、処理シーケンス８０２、８０４を何回か反復する。
本発明による不揮発性メモリをプログラムするために、チャンネルをオフ状態にする。その結果、ドレイン１０１からソース１００への、あるいはその逆の径路の電流が流れない。これにより、本発明は、大きな漏れ（リーク）電流、大きな電力消費、及び低いプログラム効率を生じさせるパンチスルー効果を有利に防止して、メモリセル内の２つのビットを良好に識別することができる。消去動作のために、電子をトラッピング層内に蓄積して、チャンネル内のエネルギー障壁が増加する。チャンネル内のエネルギー障壁のレベルは、不揮発メモリセル内の２つのビット、即ちビット１及びビット２をカバーする領域内で一様に分布する。ビット１をプログラムする際には、捕獲（トラップ）されている電子を減少させるかあるいはホットホールを注入して、トラッピング層内のキャリアの量を補償して再結合させることによって、ビット１側のエネルギー障壁を低下させる。ビット２をプログラムする際には、捕獲（トラップ）されている電子を減少させるかあるいはホットホールを注入して、トラッピング層内のキャリアの量を補償して再結合させることによって、ビット２側のエネルギー障壁を低下させる。ビット１及び２をプログラムする際には、ビット１及びビット２のエネルギー障壁を共に低下させる。ゲートからの電圧がチャンネルをカットオフするので、チャンネルを通るパンチスルー電流は流れない。電流径路は、ドレインとトラッピング層との間、あるいはソースとトラッピング層との間のみに形成される。トラッピング層内のビット１と２が非常に近接している（例えば互いに隣接している）際には、有利なことに、これら２つのビットを識別する分解能の低下は存在しない。
上記実施例では、メモリセルをプログラムする方法は、電子ホールをトラッピング層内に注入することによるものである。電子ホールをトラッピング層内に注入する際に、このことは、メモリセルのトラッピング層内の正味の電荷を低減する効果を有する。トラッピング層から電子を引き出すことも、ほぼ同じ効果を有する。従って、トラッピング層から電子を引き出して、不揮発性メモリのプログラムを達成する方法も、本発明の範囲内である。
以上では、本発明による実現を、特定実施例との関係で説明してきた。これらの実施例は例示的なものであり、限定的なものではない。多数の変形、変更、追加、及び改良が可能である。従って、本明細書に単一の例として記載した構成要素については、複数例を提示することができる。これに加えて、好適な構成において別個の構成要素として提示した構造及び機能は、組み合わせた構造あるいは構成要素として実現することができる。これら及び他の変更、変形、追加、及び改良は、特許請求の範囲に規定した本発明の範囲内に入る。
７０ 不揮発性メモリセル
７００ ソース
７０１ ドレイン
７０２ 導電ゲート
７０３ 第１絶縁層
７０４ トラッピング層
７０５ 第２絶縁層
７０６ Ｐ型基板
７０７ チャンネル
１０ 不揮発性メモリセル
１００ ソース
１０１ ドレイン
１０２ ゲート
１０３ 第１絶縁層
１０４ トラッピング層
１０５ 第２絶縁層
１０６ ベース（基板）
１０７ チャンネル
２００ トンネル層
２０ メモリ制御回路
７００ ソース
７０１ ドレイン
７０２ 導電ゲート
７０３ 第１絶縁層
７０４ トラッピング層
７０５ 第２絶縁層
７０６ Ｐ型基板
７０７ チャンネル
１０ 不揮発性メモリセル
１００ ソース
１０１ ドレイン
１０２ ゲート
１０３ 第１絶縁層
１０４ トラッピング層
１０５ 第２絶縁層
１０６ ベース（基板）
１０７ チャンネル
２００ トンネル層
２０ メモリ制御回路
Claims (22)
- 第１接合領域、第２接合領域、ベース、非導通の電荷トラッピング層、及びゲートを具えたメモリセルを動作させる方法であって、この方法が、
処理シーケンスを実行するステップを具えて、前記処理シーケンスが、
前記ベースと前記ゲートとの間に電圧バイアスを印加して、電子を前記トラッピング層に向けて移動させて、前記トラッピング層内に保持するステップと；
前記電圧バイアスに応答して生成される読出し電流を評価して、ゲートしきい値電圧のレベルに達したか否かを判定するステップとを含み、
前記方法がさらに、前記ゲートしきい値電圧のレベルに達して前記メモリセルが消去状態になるまで、前記ベースと前記ゲートとの間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップを具えていることを特徴とするメモリセルの動作方法。 - 前記ベースと前記ゲートとの間に電圧バイアスを印加するステップが、前記ゲートに正電圧を印加して、前記ベースに負電圧を印加するステップを具えていることを特徴とする請求項１に記載の方法。
- 前記ベースと前記ゲートとの間に電圧バイアスを印加するステップが、前記ベースに正電圧を印加して、前記ゲートに負電圧を印加するステップを具えていることを特徴とする請求項１に記載の方法。
- 前記ベースと前記ゲートとの間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップが、不均等な大きさの電圧パルス列を前記ベースに印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項１に記載の方法。
- 前記ベースと前記ゲートとの間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップがさらに、一定の大きさの電圧パルス列を前記ゲートに印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項４に記載の方法。
- 前記ベースと前記ゲートとの間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップが、ランプ電圧パルス列を前記ベースに印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項１に記載の方法。
- 前記ベースと前記ゲートとの間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップがさらに、一定の大きさの電圧パルス列を前記ゲートに印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項６に記載の方法。
- 前記ベースと前記ゲートとの間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップが、不均等な大きさの電圧パルス列を前記ゲートに印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項１に記載の方法。
- 前記ベースと前記ゲートとの間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップがさらに、一定の大きさの電圧パルス列を前記ベースに印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項８に記載の方法。
- 前記ベースと前記ゲートとの間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップが、ランプ電圧パルス列を前記ゲートに印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項１に記載の方法。
- 前記ベースと前記ゲートとの間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップがさらに、一定の大きさの電圧パルス列を前記ベースに印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項１０に記載の方法。
- 前記電圧バイアスに応答して生成される読出し電流を評価するステップが、
正電圧を反復的に、前記ゲート、及び前記第１接合領域または前記第２接合領域の一方に印加して、この間に、前記第１接合領域または前記第２接合領域の他方を接地して、これにより、前記読出し電流を生成するステップと；
生成された前記電流を所定電流値と比較するステップと
を具えていることを特徴とする請求項１に記載の方法。 - 第１接合領域、第２接合領域、ベース、非導通の電荷トラッピング層、及びゲートを具えたメモリセルを動作させる方法であって、この方法が、
前記メモリセルを、第１ゲートしきい値電圧の初期状態に設定するステップと；
処理シーケンスを実行するステップとを具えて、前記処理シーケンスが、
前記ゲートと前記第１接合領域との間に電圧バイアスを印加して、電子を前記トラッピング層に向けて移動させて、前記トラッピング層内に保持するステップと；
前記電圧バイアスに応答して生成される読出し電流を評価して、第２ゲートしきい値電圧のレベルに達したか否かを判定するステップとを含み、前記第２ゲートしきい値電圧が前記第１ゲートしきい値電圧よりも高く、
前記方法がさらに、前記第２ゲートしきい値電圧のレベルに達して前記メモリセルがプログラム状態になるまで、前記ゲートと前記第１接合領域との間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップを具えていることを特徴とするメモリセルの動作方法。 - 前記ゲートと前記第１接合領域との間に電圧バイアスを印加するステップが、前記第１接合領域に正電圧を印加して、前記ゲートに負電圧を印加するステップを具えていることを特徴とする請求項１３に記載の方法。
- 前記ゲートと前記第１接合領域との間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップが、不均等な大きさの電圧パルス列を前記ゲートに印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項１３に記載の方法。
- 前記ゲートと前記第１接合領域との間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップがさらに、一定の大きさの電圧パルス列を前記第１接合領域に印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項１５に記載の方法。
- 前記ゲートと前記第１接合領域との間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップが、ランプ電圧パルス列を前記ゲートに印加することによって、前記処理シーケンスを反復するステップを具えている
ことを特徴とする請求項１３に記載の方法。 - 前記ゲートと前記第１接合領域との間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップがさらに、一定の大きさの電圧パルス列を前記第１接合領域に印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項１７に記載の方法。
- 前記ゲートと前記第１接合領域との間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップが、不均等な大きさの電圧パルス列を前記第１接合領域に印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項１３に記載の方法。
- 前記ゲートと前記第１接合領域との間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップがさらに、一定の大きさの電圧パルス列を前記ゲートに印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項１９に記載の方法。
- 前記ゲートと前記第１接合領域との間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップが、ランプ電圧パルス列を前記第１接合領域に印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項１３に記載の方法。
- 前記ゲートと前記第１接合領域との間の前記電圧バイアスを１回以上変化させることによって、前記処理シーケンスを複数回反復するステップが、一定の大きさの電圧パルス列を前記ゲートに印加することによって、前記処理シーケンスを反復するステップを具えていることを特徴とする請求項２１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/757073 | 2004-01-14 | ||
| US10/757,073 US7031196B2 (en) | 2002-03-29 | 2004-01-14 | Nonvolatile semiconductor memory and operating method of the memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005203075A true JP2005203075A (ja) | 2005-07-28 |
| JP4801897B2 JP4801897B2 (ja) | 2011-10-26 |
Family
ID=34620678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004334353A Expired - Fee Related JP4801897B2 (ja) | 2004-01-14 | 2004-11-18 | 不揮発性半導体メモリ及びこのメモリの動作方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7031196B2 (ja) |
| EP (1) | EP1555673B1 (ja) |
| JP (1) | JP4801897B2 (ja) |
| CN (1) | CN1670943B (ja) |
| DE (1) | DE602004010055T2 (ja) |
| TW (1) | TWI247310B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010027154A (ja) * | 2008-07-22 | 2010-02-04 | Spansion Llc | 半導体装置へのデータ書き込み方法、半導体装置 |
| JP2016029851A (ja) * | 2010-12-03 | 2016-03-03 | 株式会社半導体エネルギー研究所 | 回路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7760554B2 (en) * | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US7639542B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
| US20080031052A1 (en) * | 2006-08-01 | 2008-02-07 | Macronix International Co., Ltd. | A double-bias erase method for memory devices |
| US7596030B2 (en) * | 2006-08-01 | 2009-09-29 | Macronix International Co., Ltd. | Method for improving memory device cycling endurance by providing additional pulse |
| TWI389321B (zh) * | 2008-07-08 | 2013-03-11 | Acer Inc | 程式化非揮發性記憶體之方法 |
| KR101466697B1 (ko) * | 2008-07-10 | 2014-12-01 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 프로그래밍 방법 |
| US7715235B2 (en) * | 2008-08-25 | 2010-05-11 | Sandisk Corporation | Non-volatile memory and method for ramp-down programming |
| US9589639B1 (en) | 2015-11-04 | 2017-03-07 | International Business Machines Corporation | Multiple FET non-volatile memory with default logical state |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0668688A (ja) * | 1992-06-09 | 1994-03-11 | Seiko Epson Corp | 不揮発性半導体装置 |
| JP2001057090A (ja) * | 1999-07-28 | 2001-02-27 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそれの消去方法 |
| JP2001156189A (ja) * | 1999-10-06 | 2001-06-08 | Saifun Semiconductors Ltd | 自動整合プログラミングおよび消去領域を備えたｎｒｏｍセル |
| WO2002067320A1 (fr) * | 2001-02-22 | 2002-08-29 | Sharp Kabushiki Kaisha | Dispositif de stockage a semi-conducteurs et circuit integre a semi-conducteurs |
| JP2003152115A (ja) * | 2001-11-16 | 2003-05-23 | Ememory Technology Inc | 嵌入式フラッシュメモリ構造及び操作方法 |
| JP2003158207A (ja) * | 2001-11-26 | 2003-05-30 | Sony Corp | 不揮発性半導体メモリ装置とその動作方法 |
| JP2003163292A (ja) * | 2001-08-13 | 2003-06-06 | Halo Lsi Inc | ツインｎａｎｄ素子構造、そのアレイ動作およびその製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526307A (en) * | 1992-01-22 | 1996-06-11 | Macronix International Co., Ltd. | Flash EPROM integrated circuit architecture |
| JP2901493B2 (ja) | 1994-06-27 | 1999-06-07 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| JP3162264B2 (ja) * | 1995-05-30 | 2001-04-25 | シャープ株式会社 | フラッシュメモリの書換え方法 |
| JP3123924B2 (ja) | 1996-06-06 | 2001-01-15 | 三洋電機株式会社 | 不揮発性半導体メモリ |
| US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| US6252799B1 (en) | 1997-04-11 | 2001-06-26 | Programmable Silicon Solutions | Device with embedded flash and EEPROM memories |
| US5953255A (en) * | 1997-12-24 | 1999-09-14 | Aplus Flash Technology, Inc. | Low voltage, low current hot-hole injection erase and hot-electron programmable flash memory with enhanced endurance |
| JP2000200842A (ja) | 1998-11-04 | 2000-07-18 | Sony Corp | 不揮発性半導体記憶装置、製造方法および書き込み方法 |
| US5953251A (en) * | 1998-12-18 | 1999-09-14 | Motorola, Inc. | Programming method for nonvolatile memories |
| US6265268B1 (en) | 1999-10-25 | 2001-07-24 | Advanced Micro Devices, Inc. | High temperature oxide deposition process for fabricating an ONO floating-gate electrode in a two bit EEPROM device |
| US6331953B1 (en) * | 2000-02-16 | 2001-12-18 | Advanced Micro Devices | Intelligent ramped gate and ramped drain erasure for non-volatile memory cells |
| US6381179B1 (en) | 2000-02-24 | 2002-04-30 | Advanced Micro Devices, Inc. | Using a negative gate erase to increase the cycling endurance of a non-volatile memory cell with an oxide-nitride-oxide (ONO) structure |
| JP4834897B2 (ja) | 2000-05-02 | 2011-12-14 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
| US6400610B1 (en) * | 2000-07-05 | 2002-06-04 | Motorola, Inc. | Memory device including isolated storage elements that utilize hole conduction and method therefor |
| WO2002097821A1 (fr) * | 2001-05-25 | 2002-12-05 | Fujitsu Limited | Dispositif de stockage non volatile a semi-conducteur |
| US6690601B2 (en) * | 2002-03-29 | 2004-02-10 | Macronix International Co., Ltd. | Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same |
| US6657894B2 (en) * | 2002-03-29 | 2003-12-02 | Macronix International Co., Ltd, | Apparatus and method for programming virtual ground nonvolatile memory cell array without disturbing adjacent cells |
| US6801453B2 (en) * | 2002-04-02 | 2004-10-05 | Macronix International Co., Ltd. | Method and apparatus of a read scheme for non-volatile memory |
| US6614694B1 (en) * | 2002-04-02 | 2003-09-02 | Macronix International Co., Ltd. | Erase scheme for non-volatile memory |
-
2004
- 2004-01-14 US US10/757,073 patent/US7031196B2/en not_active Expired - Lifetime
- 2004-09-27 DE DE602004010055T patent/DE602004010055T2/de active Active
- 2004-09-27 EP EP04022958A patent/EP1555673B1/en not_active Expired - Fee Related
- 2004-10-27 TW TW093132512A patent/TWI247310B/zh active
- 2004-11-10 CN CN2004100858540A patent/CN1670943B/zh not_active Expired - Fee Related
- 2004-11-18 JP JP2004334353A patent/JP4801897B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0668688A (ja) * | 1992-06-09 | 1994-03-11 | Seiko Epson Corp | 不揮発性半導体装置 |
| JP2001057090A (ja) * | 1999-07-28 | 2001-02-27 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそれの消去方法 |
| JP2001156189A (ja) * | 1999-10-06 | 2001-06-08 | Saifun Semiconductors Ltd | 自動整合プログラミングおよび消去領域を備えたｎｒｏｍセル |
| WO2002067320A1 (fr) * | 2001-02-22 | 2002-08-29 | Sharp Kabushiki Kaisha | Dispositif de stockage a semi-conducteurs et circuit integre a semi-conducteurs |
| JP2003163292A (ja) * | 2001-08-13 | 2003-06-06 | Halo Lsi Inc | ツインｎａｎｄ素子構造、そのアレイ動作およびその製造方法 |
| JP2003152115A (ja) * | 2001-11-16 | 2003-05-23 | Ememory Technology Inc | 嵌入式フラッシュメモリ構造及び操作方法 |
| JP2003158207A (ja) * | 2001-11-26 | 2003-05-30 | Sony Corp | 不揮発性半導体メモリ装置とその動作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010027154A (ja) * | 2008-07-22 | 2010-02-04 | Spansion Llc | 半導体装置へのデータ書き込み方法、半導体装置 |
| JP2016029851A (ja) * | 2010-12-03 | 2016-03-03 | 株式会社半導体エネルギー研究所 | 回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040156238A1 (en) | 2004-08-12 |
| JP4801897B2 (ja) | 2011-10-26 |
| EP1555673B1 (en) | 2007-11-14 |
| CN1670943A (zh) | 2005-09-21 |
| EP1555673A1 (en) | 2005-07-20 |
| US7031196B2 (en) | 2006-04-18 |
| DE602004010055D1 (de) | 2007-12-27 |
| TWI247310B (en) | 2006-01-11 |
| DE602004010055T2 (de) | 2008-09-04 |
| TW200523930A (en) | 2005-07-16 |
| CN1670943B (zh) | 2012-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690601B2 (en) | Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same | |
| US6215702B1 (en) | Method of maintaining constant erasing speeds for non-volatile memory cells | |
| US6266281B1 (en) | Method of erasing non-volatile memory cells | |
| US6269023B1 (en) | Method of programming a non-volatile memory cell using a current limiter | |
| US6563741B2 (en) | Flash memory device and method of erasing | |
| US6618290B1 (en) | Method of programming a non-volatile memory cell using a baking process | |
| US7773430B2 (en) | Method of identifying logical information in a programming and erasing cell by on-side reading scheme | |
| US7372732B2 (en) | Pulse width converged method to control voltage threshold (Vt) distribution of a memory cell | |
| US7474562B2 (en) | Method of forming and operating an assisted charge memory device | |
| US6490205B1 (en) | Method of erasing a non-volatile memory cell using a substrate bias | |
| JP4801897B2 (ja) | 不揮発性半導体メモリ及びこのメモリの動作方法 | |
| US6459618B1 (en) | Method of programming a non-volatile memory cell using a drain bias | |
| KR100706071B1 (ko) | 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법 | |
| KR100558004B1 (ko) | 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법 | |
| US7057938B2 (en) | Nonvolatile memory cell and operating method | |
| US6366501B1 (en) | Selective erasure of a non-volatile memory cell of a flash memory device | |
| US6331953B1 (en) | Intelligent ramped gate and ramped drain erasure for non-volatile memory cells | |
| US6349062B1 (en) | Selective erasure of a non-volatile memory cell of a flash memory device | |
| US6331952B1 (en) | Positive gate erasure for non-volatile memory cells | |
| US7209385B1 (en) | Array structure for assisted-charge memory devices | |
| JP2007042166A (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
| KR100653718B1 (ko) | 반도체소자의 소거 방법들 | |
| JP2009038370A (ja) | パッドオキサイドレイヤーを通じてチャージトラップレイヤー間で電子を移動させる不揮発性メモリ装置及びプログラミング方法 | |
| CN101093840A (zh) | 扩展第二位元操作裕度的存储器结构 | |
| JP5162075B2 (ja) | 不揮発性半導体メモリ及びその動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060829 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070525 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101022 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4801897 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |