CN1670943B - 存储器的操作方法 - Google Patents
存储器的操作方法 Download PDFInfo
- Publication number
- CN1670943B CN1670943B CN2004100858540A CN200410085854A CN1670943B CN 1670943 B CN1670943 B CN 1670943B CN 2004100858540 A CN2004100858540 A CN 2004100858540A CN 200410085854 A CN200410085854 A CN 200410085854A CN 1670943 B CN1670943 B CN 1670943B
- Authority
- CN
- China
- Prior art keywords
- grid
- voltage
- memory
- substrate
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 160
- 238000011017 operating method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims description 59
- 230000000284 resting effect Effects 0.000 claims description 4
- 230000027756 respiratory electron transport chain Effects 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 3
- 230000000717 retained effect Effects 0.000 abstract 1
- 238000012163 sequencing technique Methods 0.000 description 44
- 230000004888 barrier function Effects 0.000 description 31
- 230000000694 effects Effects 0.000 description 22
- 238000009826 distribution Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 239000002784 hot electron Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 150000003482 tantalum compounds Chemical class 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明是关于一种存储器的操作方法，此方法是先设定存储器在第一栅极开启电压的初始状态，然后，再依序进行一步骤。上述的步骤为首先施加一偏压至栅极与第一接合区域之间，以使电洞迁移且停留在电荷捕获层中。接着，估算对偏压反应而产生的读取电流以决定是否达到第二栅极开启电压，其中第二栅极开启电压低于第一栅极开启电压。之后，由变化栅极与第一接合区域之间的偏压，以重复多次的步骤，直到达到第二栅极开启电压，且存储器处于可程序化状态。
Description
技术领域
本发明涉及一种半导体记忆元件，特别是涉及一种在抹除(Erase)状态储存电子的非挥发半导体存储器及其操作方法(METHOD FOR OPERATINGMEMORY CELL)。
本申请范围主张与2002年3月29日申请的美国专利申请序号10/113,356号是部分重迭。上述的美国专利申请序号10/113,356号是明确地于此合并作为参考。
背景技术
用于非挥发性资讯储存的记忆体(记忆体即存储介质，存储器，内存，以下均称为记忆体)元件目前已被广泛使用，而示范的非挥发性记忆体元件包括只读记忆体(ROM)、可程式只读记忆体(PROM)、电子可程式只读记忆体(EPROM)、电子可抹去可程式只读记忆体(EEPROM)及快闪型电子可抹去可程式只读记忆体(Flash EEPROM)。
快闪型电子可抹去可程式只读记忆体与电子可抹去可程式只读记忆体的相似处在于，存储器是可被程序化(亦即是被写入)以及被电子式抹除，但具有立即抹除所有存储器的额外能力，电子可抹去可程式只读记忆体的广泛使用已促使集中研究以发展具有最佳效能特征的存储器，上述的最佳效能例如是较短的程序化时间、使用较低电压于程序化与读取、较长的数据(数据即数据，以下均称为数据)储存时间、较短的抹除时间以及较小的实体尺寸。
请参阅图1所示，是现有的非挥发性存储器结构的剖面示意图。该非挥发性存储器70是包括有一N通道金属氧化半导体场效电晶体(MOSFET)结构，非挥发性存储器70包括一P型基底706，其中基底706具有两个埋入式N+接合区，其中一个是源极700，另一个是汲极701。另外，一通道707是形成在源极700与汲极701之间，通道707上是一第一隔离层703，其中第一隔离层703例如是氧化硅层。在第一隔离层703上方是一陷入(Trapping)层704，其中电荷捕获层704例如是氮化硅层，另外，当电洞被注入(Inject)至氮化硅层后，电荷捕获层704是做为记忆储存层以阻陷(Trap)这些电洞 一第二隔离层705是形成于氮化硅层上方，此第二隔离层705例如是一氧化硅层，且第二隔离层705可电性隔离形成于第二隔离层705上的导体栅极702。上述的氧化硅层703、705可做为隔离介电层。
现有的存储器结构可提供一个二位元胞，亦即是非挥发性记胞可储存二位元数据。记忆体可由通道热电子注入进行程序化，另外，由施加程序化电压至导体栅极702与汲极701，而使源极700接地，电子可被充分地加速以被注入至靠近汲极701侧的电荷捕获层704中，以便增加在通道707中靠近汲极701侧而储存一位元数据处的能障(Energy Barrier)。除此之外，电子也可被注入至靠近源极700侧的电荷捕获层704中，以增加在通道707中靠近源极700侧储存另一位元数据处的能障。假如电荷捕获层704包括有一适当宽度，则电荷捕获层704中的两个储存电子的区域可被定义以及用以储存二位元数据。
关于现有的非挥发性存储器的能障，电荷捕获层是处于不带电状态(Neutral State)中。当在电荷捕获层中不储存任何电荷时，在通道707中的能障是处于一低状态。在非挥发性存储器进行程序化时，电子会注入靠近例如是汲极701的电荷捕获层中，如此靠近汲极701的通道707中的能障会增加。再者，当电子被注入至靠近源极700的电荷捕获层704中时，则靠近源极700的通道707中的能障会增加。另外，通道707中的能障包括两个高水平区域，其分布在能障的两侧。存储器的开启电压定义为栅极电压，其中栅极电压是足够使通道反转以及在源极与汲极之间产生电流。一般来说，通道中的高能障会有较高的开启电压，而低能障会有较低的开启电压。
通常利用注入热电子的程序化需要高操作电压以及消耗高功率，当非挥发性存储器的尺寸被降低时，通道也相对的会变小，而高操作电压会造成贯穿效应(Punch-Through Effect)，且会导致高漏电流(LeakageCurrent)与低程序化效应。此状况在习知可做为单存储器二位元的存储器的非挥发性记忆体元件中则变成一个显著的设计上重大的缺点，因此，现有的非挥发性记忆体元件的结构须为一特定的尺寸，然而其会阻碍在尺寸制程上的努力以及缩小尺寸可节省的成本。
因此，非挥发性记忆体元件需要有一适当的单存储器二位元结构，更特别的是，非挥发性存储器及其相关的方法至少要克服上述现有的非挥发性记忆体的缺点。另外，非挥发性记忆体元件需要一增加的效果，其为在陷入介电层中阻陷电荷以及一适当的缩小尺寸。由此可见，上述现有的非挥发性存储器及其相关的方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决非挥发性存储器及其相关的方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法中又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的非挥发性存储器及其相关的方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的存储器的操作方法，能够改进一般现有的非挥发性存储器及其相关的方法，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的非挥发性存储器及其相关的方法存在的缺陷，而提供一种新的存储器的操作方法，所要解决的技术问题是使其能够避免存储器因产生贯穿效应，而造成漏电流、高功率消耗以及低程序化效率等种种问题的发生，从而更加适于实用。
本发明的另一目的在于，克服现有的非挥发性存储器及其相关的方法存在的缺陷，而提供一种新的存储器的操作方法，所要解决的技术问题是使其能够避免存储器因产生贯穿效应，而造成漏电流、高功率消耗以及低程序化效率等种种问题的发生，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种存储器的操作方法，其中该存储器包含有一第一接合区域、一第二接合区域、一衬底、一非传导式电荷捕获层与一栅极，该方法包括：依序进行一步骤，该步骤包括：施加一偏压于该衬底与该栅极之间，以使电子迁移且停留在该电荷捕获层中；估算对该偏压反应而产生的一读取电流以决定是否达到一栅极开启电压；以及由变化该衬底与该栅极之间的该偏压，以重复多次的该步骤，直到达到该栅极开启电压，且该存储器处于一抹除状态。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的存储器的操作方法，其中施加该偏压于该衬底与该栅极之间的方法包括施加一正偏压至该栅极以及施加一负偏压至该衬底。
前述的存储器的操作方法，其中施加该偏压于该衬底与该栅极之间的方法包括施加一正偏压至该衬底以及施加一负偏压至该栅极。
前述的存储器的操作方法，其中由变化该衬底与该栅极之间的该偏压，以重复多次的该步骤的方法包括由施加不同强度的电压脉波(VoltagePulse)至该衬底，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该衬底与该栅极之间的该偏压，以重复多次的该步骤的方法更包括由施加相同强度的电压脉波至该栅极，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该衬底与该栅极之间的该偏压，以重复多次的该步骤的方法包括由施加斜波电压脉波至该衬底，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该衬底与该栅极之间的该偏压，以重复多次的该步骤的方法更包括由施加相同强度的电压脉波至该栅极，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该衬底与该栅极之间的该偏压，以重复多次的该步骤的方法包括由施加不同强度的电压脉波至该栅极，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该衬底与该栅极之间的该偏压，以重复多次的该步骤的方法更包括由施加相同强度的电压脉波至该衬底，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该衬底与该栅极之间的该偏压，以重复多次的该步骤的方法包括由施加斜波电压脉波至该栅极，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该衬底与该栅极之间的该偏压，以重复多次的该步骤的方法更包括由施加相同强度的电压脉波至该衬底，以重复多次的该步骤。
前述的存储器的操作方法，其中估算对该偏压反应而产生的该读取电流的方法包括：分别施加该正偏压至该栅极与该第一接合区域或该第二接合区域其中之一，且该第一接合区域或该第二接合区域其中的另一接地，以产生该读取电流；以及比较产生的电流与一预定电流值。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种存储器的操作方法，该存储器包含有一第一接合区域、一第二接合区域、一衬底、一非传导式电荷捕获层与一栅极，该方法包括：设定该存储器在一第一栅极开启电压的初始状态；依序进行一步骤，该步骤包括：施加一偏压于该栅极与该第一接合区域之间，以使电洞迁移且停留在该电荷捕获层中；估算对该偏压反应而产生的一读取电流以决定是否达到一第二栅极开启电压，其中该第二栅极开启电压低于该第一栅极开启电压；以及由变化该栅极与该第一接合区域之间的该偏压，以重复多次的该步骤，直到达到该第二栅极开启电压，且该存储器是处于一可程序化状态。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的存储器的操作方法，其中施加该偏压于该栅极与该第一接合区域之间的方法包括施加一正偏压至该第一接合区域以及施加一负偏压至该栅极。
前述的存储器的操作方法，其中由变化该栅极与该第一接合区域之间的该偏压，以重复多次的该步骤的方法包括由施加不同强度的电压脉波至该栅极，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该栅极与该第一接合区域之间的该偏压，以重复多次的该步骤的方法更包括由施加相同强度的电压脉波至该第一接合区域，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该栅极与该第一接合区域之间的该偏压，以重复多次的该步骤的方法包括由施加斜波电压脉波至该栅极，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该栅极与该第一接合区域之间的该偏压，以重复多次的该步骤的方法更包括由施加相同强度的电压脉波至该第一接合区域，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该栅极与该第一接合区域之间的该偏压，以重复多次的该步骤的方法包括由施加不同强度的电压脉波至该第一接合区域，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该栅极与该第一接合区域之间的该偏压，以重复多次的该步骤的方法更包括由施加相同强度的电压脉波至该栅极，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该栅极与该第一接合区域之间的该偏压，以重复多次的该步骤的方法包括由施加斜波电压脉波至该第一接合区域，以重复多次的该步骤。
前述的存储器的操作方法，其中由变化该栅极与该第一接合区域之间的该偏压，以重复多次的该步骤的方法更包括由施加相同强度的电压脉波至该栅极，以重复多次的该步骤。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明提出一种非挥发性存储器以及非挥发性存储器的操作方法。存储器包括有第一接合区域(Junction Region)、第二接合区域、衬底(Base)、非导体电荷电荷捕获层(Trapping Layer)与栅极。
本发明的一实施例中，抹除存储器的方法包括依序进行一步骤，此步骤包括施加一偏压于衬底与栅极之间，以使电子迁移且停留在电荷电荷捕获层中。然后，估算对偏压反应而产生的读取电流以决定是否达到栅极开启电压。接着，由变化衬底与栅极之间的偏压，以重复多次的步骤，直到达到栅极开启电压，且存储器处于抹除状态。
本发明的另一实施例中，程序化存储器的方法包括设定存储器在第一栅极开启电压的初始状态，依序进行一步骤，此步骤包括施加偏压于栅极与第一接合区域之间，以使电洞迁移且停留在电荷捕获层中。然后，估算对偏压反应而产生的读取电流以决定是否达到第二栅极开启电压，其中第二栅极开启电压低于第一栅极开启电压。接着，由变化栅极与第一接合区域之间的偏压，以重复多次的步骤，直到达到第二栅极开启电压，且存储器处于可程序化状态。
经由上述可知，本发明是关于一种存储器的操作方法，此方法是先设定存储器在第一栅极开启电压的初始状态，然后，再依序进行一步骤。上述的步骤为首先施加一偏压至栅极与第一接合区域之间，以使电洞迁移且停留在电荷捕获层中。接着，估算对偏压反应而产生的读取电流以决定是否达到第二栅极开启电压，其中第二栅极开启电压低于第一栅极开启电压。之后，由变化栅极与第一接合区域之间的偏压，以重复多次的步骤，直到达到第二栅极开启电压，且存储器处于可程序化状态。
借由上述技术方案，本发明存储器的操作方法至少具有下列优点：
1.本发明于存储器进行程序化操作时，电流不会从汲极流动至源极，或沿着相反路径流动，亦即是电流不会在源极与汲极之间的通道流动而造成贯穿效应。
2.本发明于存储器进行抹除操作时，电流不会在源极与汲极之间的通道流动而造成贯穿效应。
3.本发明系可以有效地防止造成大漏电流、高功率消耗以及低程序化效率之贯穿效应的发生，且可以成功地辨识存储器中的二位，而不会有分辨率降低的状况。
综上所述，本发明特殊结构的存储器的操作方法，其能够避免存储器因产生贯穿效应，而造成漏电流、高功率消耗以及低程序化效率等种种问题的发生，从而更加适于实用。其具有上述诸多的优点及实用价值，并在同类方法中未见有类似的设计公开发表或使用而确属创新，其不论在方法上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的非挥发性存储器及其相关的方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知的非挥发性记忆体结构的剖面示意图。
图2是依照本发明较佳实施例的非挥发性记忆体的存储器10的剖面示意图。
图3是依照本发明另一较佳实施例的非挥发性记忆体的存储器10的剖面示意图。
图4A至图4D是依照本发明较佳实施例的存储器的程序化操作的示意图。
图4E是依照本发明较佳实施例的存储器的程序化的方法的流程图。
图5A与图5B是依照本发明较佳实施例的非挥发性存储器的源极位元的读取操作的剖面流程图。
图6A是在靠近源极的一位元是处于低状态中以及靠近汲极的位元处于低状态和高状态中时，用于读取靠近源极的位元的能障分布及电压分布的示意图。
图6B是在靠近源极的一位元是处于高状态中以及靠近汲极的位元处于低状态和高状态中时，用于读取靠近源极的位元的能障分布及电压分布的示意图。
图6C是在靠近汲极的一位元是处于低状态中以及靠近源极的位元处于低状态和高状态中时，用于读取靠近汲极的位元的能障分布及电压分布的示意图。
图6D是在靠近汲极的一位元是处于高状态中以及靠近源极的位元处于低状态和高状态中时，用于读取靠近汲极的位元的能障分布及电压分布的示意图。
图7A至图7C是依照本发明较佳实施例的存储器由基底注入的抹除操作的示意图。
图7D至图7F为依照本发明较佳实施例的由栅极注入的抹除方法。
图7G是依照本发明较佳实施例的存储器的抹除的方法的流程图。
图8是依照本发明较佳实施例的非挥发性记忆体的方框图。
10、70：非挥发性存储器 20：记忆控制电路
100、700：源极 101、701：汲极
102、702：栅极 103、703：第一隔离层
104、704：电荷捕获层 105、705：第二隔离层
106、706：基底 107、707：通道
200：穿隧层 402、404、406、408：步骤
702、704、706：步骤
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的存储器的操作方法其具体实施方式、方法、步骤、特征及其功效，详细说明如后。
请参阅图8所示，是依照本发明较佳实施例的非挥发性存储器的方框图。该非挥发性存储器包括一或多个存储器10以及一记忆控制电路20，此记忆控制电路20是与存储器10连接，且其安装用以控制存储器10的操作方法，而上述的操作方法包括抹除、程序化与读取等操作。
请参阅图2所示，是依照本发明一较佳实施例的非挥发性记忆体的存储器10的剖面示意图。该非挥发性存储器10有一N通道金属氧化半导体场效电晶体结构，在该非挥发性存储器10中，一P型基底106包括有两个埋入式N+接合区，其分别是源极100与汲极101。另外，当在源极100与汲极101之间产生读取电流时，在源极100与汲极101之间会形成一通道107。接着，在通道107上形成第一隔离层103，其中第一隔离层03例如是氧化硅层。然后，在第一隔离层103上方是一电荷捕获层104，其中电荷捕获层104的材质例如是非导体材料，该非导体材料可以例如是氮化物、氧化铝或氧化铪(HfO2)。另外，电荷捕获层704可做为阻陷电子被注入其中的记忆储存层。一第二隔离层105是形成于氮化硅层上方，此第二隔离层105例如是氧化硅层，且第二隔离层105可电性隔离形成于第二隔离层105上的导体栅极102。上述的氧化硅层103、105可做为隔离介电层。
依照本发明的较佳实施例，在存储器10的抹除状态中，电子是储存于电荷捕获层104中，如此通道中的能阶为处于一高状态。在程序化存储器10时，热电洞会被从源极100或汲极101注入到电荷捕获层104中，以便改变其能障。
在非挥发性存储器的操作中，通常希望是在高速下将电子或电洞注入电荷捕获层104中，且更佳的是，当非挥发性存储器不处于操作状态时，电子或电洞能维持在电荷捕获层104中。根据一特定的实施例，对隔离层(例如是第一隔离层103)而言，电子的能障为3.2eV，而电洞的能障为4.9eV。上述对通过电荷捕获层104而被取出以及经由第一隔离层103被注入至电荷捕获层104中的电子和电洞是具有一等效效应，因此，当非挥发性存储器未在操作状态时，可稳定地维持电荷捕获层104中的电子和电洞。相反地，当非挥发性存储器在操作时，电子和电洞能够快速被注入到电荷捕获层104中，亦即是，电子和电洞会通过具有低能障的隔离层以加速非挥发性存储器的操作。
请参阅图3所示，是依照本发明另一较佳实施例的非挥发性记忆体的存储器10的剖面示意图。在本实施例中，穿隧层200是在通道107与第一隔离层103之间，穿隧层200的材质是特别选定以提供比第一隔离层103具有较低的电子和电洞的能障。因此，电子和电洞会快速地注入到电荷捕获层104中，在电荷捕获层104的储存电荷速度会增加。因为第一隔离层103维持紧接在电荷捕获层104旁，在电荷捕获层104中的电子或电洞同样地会保持在电荷捕获层104中。根据本发明的一特定实施例，穿隧层200的材质可例如是选自氧化钽(Ta2O5)或钛酸锶钡(BST)(例如是钡、锶、钽化合物)。
根据一实施例，在存储器的抹除状态，电子是被储存在电荷捕获层104中。另外，当存储器进行程序化时，则电洞会被注入电荷捕获层104中。因此，存储器在抹除状态具有一开启电压，且此开启电压较程序化状态的开启电压高。
请参阅图4A至图4B所示，是依照本发明较佳实施例的存储器的程序化操作的示意图。在进行程序化之前，存储器10处于一抹除状态，其电荷捕获层104已储存电子且具有一净负电荷。对存储器的程序化而言，衬底(例如是基底106)与存储器的源极100接地或具有衬底电压(Vb)与源极电压(Vs)为零伏特(即是Vb＝Vs＝0V)，并且，由同时施加一连串的电压脉波汲极电压(Vd)与栅极电压(Vg)分别至汲极101与栅极102，不同偏压被施加至存储器。
请参阅图4A所示，在连续时间T1，一正电压脉波Vd1被施加至汲极101，一负电压脉波Vg1被施加至存储器的栅极102。举例来说，Vd1＝+5V以及Vg1＝-2V，在汲极101与栅极102之间的偏压之下，电洞会如图4B所示从汲极101朝向栅极102迁移。因此，电洞会被阻陷且储存于靠近汲极101的电荷捕获层104的局部区域中，而使汲极或右位元(“bit-R”)进行程序化，汲极位元的程序化会产生一较低的开启电压仅通过靠近汲极101侧的电荷捕获层104的局部阻陷区。
在时间T1的电压脉波Vd1、Vg1的作用之后，存储器是进行读取以决定是否已被有效地程序化。上述的确认可包括测试读取电流以及将其与一预定值做比较，假如读取电流不同于预定值，则表示存储器尚未被程序化。在一例子中，由施加正电压至源极100与栅极102，而使汲极101接地，则会产生读取电压。
倘若存储器不是处于一程序化状态，在连续时间T2，电压脉波Vd2、Vg2是分别施加至汲极101与栅极102，以使电洞朝向电荷捕获层104迁移。当汲极电压脉波维持在一相同状态(即Vd2＝Vd1)，为了达到一较完全的程序化，则负电压脉波Vg2远大于Vg1，举例来说，栅极电压脉波可以是Vg2＝-2.5V。程序化脉波与读取循环会重复交替多次(T3、T4等等)直到存储器已充分地被程序化。
在图4A所示的实施例中，栅极电压脉波(Vg)可以斜波方式渐增，亦即是每一连续脉波的强度会以一常量值增加，例如是以0.5V为常量值。另外，栅极电压脉波(Vg)可以连续地以根据任何组合的不同的变化强度施加。
请参阅图4C所示，是依照本发明另一较佳实施例的存储器的程序化操作的示意图。本实施例不同于先前的图4A，在本实施例中，汲极101接收斜波正电压脉波(Vd)的作用，而同时栅极被施加一恒强度的负电压脉波(Vg)。其中，上述的正电压脉波(Vd)的斜波可以从一初始电压+3.5V开始增加，而负电压脉波(Vg)可设定在一常数电压-5V。因此，上述产生的变动的偏压会使电洞从汲极101朝向靠近汲极101侧的电荷捕获层104区域迁移以程序化一汲极位元。
同样地，由施加与程序化汲极位元的连续的电压脉波相似的电压脉波至源极100，则源极100侧的一个位元亦可以被程序化。请参阅图4D所示，源极或左位元(“bit-L”)会产生一较低的开启电压仅通过靠近源极100侧的电荷捕获层104的局部阻陷区。
请参阅图4E所示，是依照本发明另一较佳实施例的存储器的程序化的方法的流程图。首先，进行程序化之前，存储器是处于高栅极开启电压状态，例如在电荷捕获层104中存在一净负电荷(步骤402)。接着，施加一组电压脉波至汲极(或源极)与栅极以程序化存储器(步骤404)。之后，测试存储器以决定是否存储器已充分地被程序化(步骤406)。倘若存储器未被程序化，则再次施加电压脉波以进行程序化，并重复多次的步骤(步骤404、406)(步骤408)，直到存储器已充分地程序化。
请参阅图5A所示，是依照本发明较佳实施例的存储器的源极位元的读取电压的剖面流程图。假如想要读取储存在靠近源极100的电荷捕获层中的一位元，记忆控制电路20是施加一正电压给栅极102与汲极101，而使源极100被接地。施加至栅极102的正电压的下限是产生于通道107中可被充分反转的电压，藉此，以程序化的状态可以被感测。另外，被施加至汲极101的正电压会降低能障以及穿过储存在靠近汲极101的位元的电位，而会导致通道电流。请参阅图6A所示，是说明了在靠近源极的一位元是处于低状态中以及靠近汲极的位元处于低状态和高状态中时，用于读取靠近源极的位元的能障分布及电压分布。请参阅图6B所示，是说明了在靠近源极的一位元是处于高状态中以及靠近汲极的位元处于低状态和高状态中时，用于读取靠近源极的位元的能障分布及电压分布。与程序化操作相似，多数个位元可由记忆控制电路20平行读取。
当靠近汲极的电荷捕获层中的位元进行读取时，如图5B所示，一正电压被施加至栅极102与源极100，而汲极101被接地。被施加至栅极102的正电压的下限是可在通道107产生充分反转的电压，藉此可感测到已程序化状态。另外，被施加至源极100的正电压会降低能障以及穿过储存在靠近源极100的位元的电位，而会导致通道电流。请参阅图6C所示，是说明了在靠近汲极的一位元是处于低状态中以及靠近源极的位元处于低状态和高状态中时，用于读取靠近汲极的位元的能障分布及电压分布。请参阅图6D所示，是说明了在靠近汲极的一位元是处于高状态中以及靠近源极的位元处于低状态和高状态中时，用于读取靠近汲极的位元的能障分布及电压分布。
请参阅图7A至图7B所示，是依照本发明较佳实施例的存储器的抹除操作的示意图。在本实施例中，使用均匀电子注入并借着FN(Fowler-Nordheim，弗勒诺德汉注入法)穿隧通过通道以对存储器10进行抹除。在抹除操作中，存储器的源极100和汲极101是浮置状态或可以具有等于衬底电压(Vb)的电压。并且，由同时施加一连串的电压脉波衬底电压(Vb)与栅极电压(Vg)分别至栅极102与衬底(例如是基底106)。
请参阅图7A所示，在连续时间T1，一正电压脉波Vg1被施加至栅极102，一负电压脉波Vb1被施加至存储器的。在完成的一个例子中，Vg1＝+4V以及Vb1＝-10V，在栅极102与基底106之间的偏压之下，电子会发生穿隧而从基底106朝向电荷捕获层104迁移(如图7B所示)。因此，电子会被阻陷且储存于电荷捕获层104中。
在时间T1的电压脉波Vg1、Vb1的作用之后，存储器是进行读取以决定是否已被有效地抹除。上述的确认可包括测试读取电流以及将其与一预定值做比较，假如读取电流不同于预定值，则表示存储器尚未被抹除。假如存储器不是处于一抹除状态，在T2时间，电压脉波Vg2、Vb2是分别施加至栅极102与基底106，以使电子穿隧朝向电荷捕获层104迁移。当负电压脉波维持在一相同状态(即Vb2＝Vb1)，为了达到一较完全的程序化，则正电压脉波Vg2远大于Vg1，举例来说，栅极电压脉波可以是Vg2＝-2.5V。抹除脉冲与读取循环会重复交替多次(T3、T4等等)直到存储器已充分地被抹除，其中负衬底电压Vb会维持不变，负栅极电压Vg的强度会渐增以便于执行一较深的抹除时间。
请参阅图7所示，栅极电压脉波(Vg)可以斜波方式渐增，亦即是每一连续脉波的强度会以一常量值增加，例如是以0.5V为常量值。另外，栅极电压脉波(Vg)可以连续地以根据任何组合的不同的变化强度施加。
请参阅图7C所示，是依照本发明另一较佳实施例的存储器由以FN穿隧穿过基底的抹除操作的示意图。本实施例不同于先前的图7A，在本实施例中，基底106接收斜波负电压脉波(Vb)的作用，而同时栅极被施加一恒强度的正电压脉波(Vg)。其中，上述的负电压脉波(Vb)的斜波可从一初始电压-4V开始增加，而正电压脉波(Vg)可设定在一常数电压+10V。
尽管如前所述，可利用其他方法以抹除存储器。请参阅图7D至图7E所示，为依照本发明另一实施例的由栅极注入的抹除方法。在本实施例中，汲极与源极是处于浮置状态，且具有一电压等于Vb。同时，施加一连续电压脉波Vg、Vb至栅极102与基底106，以进行确认步骤，直到存储器被有效地抹除。在这个抹除方法中，栅极102会受到以斜波式增加强度的负电压脉波Vg，而同时基底106会受到相同强度的正电压脉波Vb。
在连续抹除的每一时间(T1、T2等等)，施加负电压脉波Vg至栅极102以及施加正电压脉波Vb至基底106的运用会产生一偏压，此偏压会造成电子从栅极102朝向电荷捕获层104移动(如图7所示)。因此，电子是处于抹除状态，且电子可储存且停留在电荷捕获层中，而其通常有一高栅极开启电压。
请参阅图7F的不同的例子所示，可替换施加的正电压脉波Vb的强度变化，而负电压脉波Vg的强度不变，其相似于由栅极注入以执行存储器的抹除。
请参阅图7G所示，是依照本发明另一较佳实施例的存储器的抹除的方法的流程图。首先，施加一组电压脉波至汲极(或源极)与栅极以抹除存储器(步骤702)。之后，测试存储器以决定是否存储器已充分地被抹除(步骤704)。倘若存储器未被抹除，则再次施加电压脉波以进行抹除，并重复多次的步骤(步骤702、704)(步骤706)，直到存储器已充分地抹除。
根据本发明对非挥发性存储器进行程序化，通道是被关闭，所以，电流不会从汲极101流动至源极100，或沿着相反路径流动。因此，本发明是可以有效地防止会造成大漏电流、高功率消耗以及低程序化效率的贯穿效应的发生，且存储器中的二位元可以被成功地辨识。对抹除操作而言，电子被储存在电荷捕获层中，而通道中的能障会增加。通道中的能障的能阶是被均匀地分布在非挥发性存储器中的覆盖二位元(第一位元与第二位元)的区域。当第一位元是被程序化时，在第一位元侧的能障是由消耗阻陷电子或注入热电子而被降低，其中消耗阻陷电子或注入热电子会补偿以及重新组合电荷捕获层的载体。当第一位元是被程序化时，在第二位元侧的能障是由消耗阻陷电子或注入热电子而被降低，其中消耗阻陷电子或注入热电子会补偿以及重新组合电荷捕获层的载体。当第一位元与第二位元是被程序化时，则第一位元与第二位元的能障会被降低。另外，由于来自栅极的电压将会切断通道，因此不会有电流贯穿通道。电流路径是仅在汲极与电荷捕获层之间以及源极与电荷捕获层之间形成。当电荷捕获层中的第一位元与第二位元是非常接近(例如是彼此紧邻)时，有利的情况为辨识二位元而不会有解析度降低的状况。
在上述的实施例中，使存储器进行程序化的方法为将电洞注入至电荷捕获层中。当电洞被注入至电荷捕获层中时，其具有降低存储器的电荷捕获层的净电荷的效果，而使电子离开电荷捕获层亦可达到本质上相同的效果。因此，使电子离开电荷捕获层以达到程序化存储器的目的亦为若本发明的范畴中。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (12)
1.一种存储器的操作方法，其特征在于其中该存储器包含有一第一接合区域、一第二接合区域、一衬底、一非传导式电荷捕获层与一栅极，其中该第一接合区域与该第二接合区域分别为源极与汲极其中之一，该方法包括：
依序进行一第一步骤，该第一步骤包括：
施加一第一偏压于该衬底与该栅极之间，以使电子迁移且停留在该电荷捕获层中；
估算对该第一偏压反应而产生的一第一读取电流以决定是否达到一第一栅极开启电压；以及
由变化该衬底与该栅极之间的该第一偏压，以重复多次的该第一步骤，直到达到该第一栅极开启电压，且该存储器处于一抹除状态；以及
依序进行一第二步骤，该第二步骤包括：
施加一第二偏压于该栅极与该第一接合区域之间，以使电洞迁移且停留在该电荷捕获层中；
估算对该第二偏压反应而产生的一第二读取电流以决定是否达到一第二栅极开启电压；以及
由变化该栅极与该第一接合区域之间的该第二偏压，以重复多次的该第二步骤，直到达到该第二栅极开启电压，且该存储器是处于一可程序化状态。
2.根据权利要求1所述的存储器的操作方法，其特征在于其中施加该第一偏压于该衬底与该栅极之间的方法包括施加一正偏压至该栅极以及施加一负偏压至该衬底。
3.根据权利要求1所述的存储器的操作方法，其特征在于其中施加该第一偏压于该衬底与该栅极之间的方法包括施加一正偏压至该衬底以及施加一负偏压至该栅极。
4.根据权利要求1所述的存储器的操作方法，其特征在于其中由变化该衬底与该栅极之间的该第一偏压，以重复多次的该第一步骤的方法包括由施加不同强度的电压脉波(Voltage Pulse)至该衬底，以重复多次的该第一步骤。
5.根据权利要求4所述的存储器的操作方法，其特征在于其中由变化该衬底与该栅极之间的该第一偏压，以重复多次的该第一步骤的方法更包括由施加相同强度的电压脉波至该栅极，以重复多次的该第一步骤。
6.根据权利要求1所述的存储器的操作方法，其特征在于其中由变化该衬底与该栅极之间的该第一偏压，以重复多次的该第一步骤的方法包括由施加斜波电压脉波至该衬底，以重复多次的该第一步骤。
7.根据权利要求6所述的存储器的操作方法，其特征在于其中由变化该衬底与该栅极之间的该第一偏压，以重复多次的该第一步骤的方法更包括由施加相同强度的电压脉波至该栅极，以重复多次的该步骤。
8.根据权利要求1所述的存储器的操作方法，其特征在于其中由变化该衬底与该栅极之间的该第一偏压，以重复多次的该第一步骤的方法包括由施加不同强度的电压脉波至该栅极，以重复多次的该第一步骤。
9.根据权利要求8所述的存储器的操作方法，其特征在于其中由变化该衬底与该栅极之间的该第一偏压，以重复多次的该第一步骤的方法更包括由施加相同强度的电压脉波至该衬底，以重复多次的该第一步骤。
10.根据权利要求1所述的存储器的操作方法，其特征在于其中由变化该衬底与该栅极之间的该第一偏压，以重复多次的该第一步骤的方法包括由施加斜波电压脉波至该栅极，以重复多次的该第一步骤。
11.根据权利要求10所述的存储器的操作方法，其特征在于其中由变化该衬底与该栅极之间的该第一偏压，以重复多次的该第一步骤的方法更包括由施加相同强度的电压脉波至该衬底，以重复多次的该第一步骤。
12.根据权利要求1所述的存储器的操作方法，其特征在于其中估算对该第一偏压反应而产生的该第一读取电流的方法包括：
分别施加该正偏压至该栅极与该第一接合区域或该第二接合区域其中之一，且该第一接合区域或该第二接合区域其中的另一接地，以产生该第一读取电流；以及
比较产生的电流与一预定电流值，其中当该第一读取电流不同于该预定电流值，则决定未达到该第一栅极开启电压，而当该第一读取电流等于该预定电流值，则决定达到该第一栅极开启电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/757,073 US7031196B2 (en) | 2002-03-29 | 2004-01-14 | Nonvolatile semiconductor memory and operating method of the memory |
| US10/757,073 | 2004-01-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1670943A CN1670943A (zh) | 2005-09-21 |
| CN1670943B true CN1670943B (zh) | 2012-06-20 |
Family
ID=34620678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2004100858540A Expired - Fee Related CN1670943B (zh) | 2004-01-14 | 2004-11-10 | 存储器的操作方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7031196B2 (zh) |
| EP (1) | EP1555673B1 (zh) |
| JP (1) | JP4801897B2 (zh) |
| CN (1) | CN1670943B (zh) |
| DE (1) | DE602004010055T2 (zh) |
| TW (1) | TWI247310B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7760554B2 (en) * | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US7639542B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
| US7596030B2 (en) * | 2006-08-01 | 2009-09-29 | Macronix International Co., Ltd. | Method for improving memory device cycling endurance by providing additional pulse |
| US20080031052A1 (en) * | 2006-08-01 | 2008-02-07 | Macronix International Co., Ltd. | A double-bias erase method for memory devices |
| TWI389321B (zh) * | 2008-07-08 | 2013-03-11 | Acer Inc | 程式化非揮發性記憶體之方法 |
| KR101466697B1 (ko) * | 2008-07-10 | 2014-12-01 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 프로그래밍 방법 |
| JP5143655B2 (ja) * | 2008-07-22 | 2013-02-13 | スパンション エルエルシー | 半導体装置へのデータ書き込み方法、半導体装置 |
| US7715235B2 (en) * | 2008-08-25 | 2010-05-11 | Sandisk Corporation | Non-volatile memory and method for ramp-down programming |
| TWI632551B (zh) * | 2010-12-03 | 2018-08-11 | 半導體能源研究所股份有限公司 | 積體電路，其驅動方法，及半導體裝置 |
| US9589639B1 (en) | 2015-11-04 | 2017-03-07 | International Business Machines Corporation | Multiple FET non-volatile memory with default logical state |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1091418A2 (en) * | 1999-10-06 | 2001-04-11 | Saifun Semiconductors Ltd | NROM cell with self-aligned programming and erasure areas |
| US20030032243A1 (en) * | 2001-08-13 | 2003-02-13 | Seiki Ogura | Twin NAND device structure, array operations and fabrication method |
| CN1449054A (zh) * | 2002-03-29 | 2003-10-15 | 旺宏电子股份有限公司 | 对虚拟接地非易失内存阵列编程而不干扰相邻单元的设备及方法 |
| CN1449049A (zh) * | 2002-03-29 | 2003-10-15 | 旺宏电子股份有限公司 | 一种具有电子俘获擦除状态的非易失半导体存储单元及其操作方法 |
| CN1449025A (zh) * | 2002-04-02 | 2003-10-15 | 旺宏电子股份有限公司 | 非易失存储单元的读取方法 |
| CN1449024A (zh) * | 2002-04-02 | 2003-10-15 | 旺宏电子股份有限公司 | 非易失存储单元的抹除方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526307A (en) * | 1992-01-22 | 1996-06-11 | Macronix International Co., Ltd. | Flash EPROM integrated circuit architecture |
| JP3348466B2 (ja) * | 1992-06-09 | 2002-11-20 | セイコーエプソン株式会社 | 不揮発性半導体装置 |
| JP2901493B2 (ja) | 1994-06-27 | 1999-06-07 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| JP3162264B2 (ja) * | 1995-05-30 | 2001-04-25 | シャープ株式会社 | フラッシュメモリの書換え方法 |
| JP3123924B2 (ja) | 1996-06-06 | 2001-01-15 | 三洋電機株式会社 | 不揮発性半導体メモリ |
| US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| US6252799B1 (en) | 1997-04-11 | 2001-06-26 | Programmable Silicon Solutions | Device with embedded flash and EEPROM memories |
| US5953255A (en) * | 1997-12-24 | 1999-09-14 | Aplus Flash Technology, Inc. | Low voltage, low current hot-hole injection erase and hot-electron programmable flash memory with enhanced endurance |
| JP2000200842A (ja) | 1998-11-04 | 2000-07-18 | Sony Corp | 不揮発性半導体記憶装置、製造方法および書き込み方法 |
| US5953251A (en) * | 1998-12-18 | 1999-09-14 | Motorola, Inc. | Programming method for nonvolatile memories |
| KR100308192B1 (ko) * | 1999-07-28 | 2001-11-01 | 윤종용 | 플래시 메모리 셀들의 과소거를 방지할 수 있는 플래시 메모리장치 및 그것의 소거 방법 |
| US6265268B1 (en) | 1999-10-25 | 2001-07-24 | Advanced Micro Devices, Inc. | High temperature oxide deposition process for fabricating an ONO floating-gate electrode in a two bit EEPROM device |
| US6331953B1 (en) * | 2000-02-16 | 2001-12-18 | Advanced Micro Devices | Intelligent ramped gate and ramped drain erasure for non-volatile memory cells |
| US6381179B1 (en) | 2000-02-24 | 2002-04-30 | Advanced Micro Devices, Inc. | Using a negative gate erase to increase the cycling endurance of a non-volatile memory cell with an oxide-nitride-oxide (ONO) structure |
| JP4834897B2 (ja) | 2000-05-02 | 2011-12-14 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
| US6400610B1 (en) * | 2000-07-05 | 2002-06-04 | Motorola, Inc. | Memory device including isolated storage elements that utilize hole conduction and method therefor |
| JPWO2002067320A1 (ja) * | 2001-02-22 | 2004-06-24 | シャープ株式会社 | 半導体記憶装置および半導体集積回路 |
| KR100629193B1 (ko) * | 2001-05-25 | 2006-09-28 | 후지쯔 가부시끼가이샤 | 불휘발성 반도체 기억 장치 및 그의 기록 방법 |
| JP2003152115A (ja) * | 2001-11-16 | 2003-05-23 | Ememory Technology Inc | 嵌入式フラッシュメモリ構造及び操作方法 |
| JP2003158207A (ja) * | 2001-11-26 | 2003-05-30 | Sony Corp | 不揮発性半導体メモリ装置とその動作方法 |
-
2004
- 2004-01-14 US US10/757,073 patent/US7031196B2/en not_active Expired - Lifetime
- 2004-09-27 DE DE602004010055T patent/DE602004010055T2/de active Active
- 2004-09-27 EP EP04022958A patent/EP1555673B1/en not_active Expired - Fee Related
- 2004-10-27 TW TW093132512A patent/TWI247310B/zh active
- 2004-11-10 CN CN2004100858540A patent/CN1670943B/zh not_active Expired - Fee Related
- 2004-11-18 JP JP2004334353A patent/JP4801897B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1091418A2 (en) * | 1999-10-06 | 2001-04-11 | Saifun Semiconductors Ltd | NROM cell with self-aligned programming and erasure areas |
| US20030032243A1 (en) * | 2001-08-13 | 2003-02-13 | Seiki Ogura | Twin NAND device structure, array operations and fabrication method |
| CN1449054A (zh) * | 2002-03-29 | 2003-10-15 | 旺宏电子股份有限公司 | 对虚拟接地非易失内存阵列编程而不干扰相邻单元的设备及方法 |
| CN1449049A (zh) * | 2002-03-29 | 2003-10-15 | 旺宏电子股份有限公司 | 一种具有电子俘获擦除状态的非易失半导体存储单元及其操作方法 |
| CN1449025A (zh) * | 2002-04-02 | 2003-10-15 | 旺宏电子股份有限公司 | 非易失存储单元的读取方法 |
| CN1449024A (zh) * | 2002-04-02 | 2003-10-15 | 旺宏电子股份有限公司 | 非易失存储单元的抹除方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1555673B1 (en) | 2007-11-14 |
| TW200523930A (en) | 2005-07-16 |
| US20040156238A1 (en) | 2004-08-12 |
| JP4801897B2 (ja) | 2011-10-26 |
| DE602004010055D1 (de) | 2007-12-27 |
| TWI247310B (en) | 2006-01-11 |
| DE602004010055T2 (de) | 2008-09-04 |
| JP2005203075A (ja) | 2005-07-28 |
| EP1555673A1 (en) | 2005-07-20 |
| CN1670943A (zh) | 2005-09-21 |
| US7031196B2 (en) | 2006-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101099217B (zh) | 用于阈值宽度控制的多级ono快闪编程演算法 | |
| JP4664707B2 (ja) | 半導体記憶装置 | |
| KR100960352B1 (ko) | 선 소거 단계를 이용하여 플래시 메모리를 소거하는 방법 | |
| JPH10112195A (ja) | 非揮発性メモリ装置 | |
| US7474562B2 (en) | Method of forming and operating an assisted charge memory device | |
| CN1930632A (zh) | 用于非易失性存储器的粗略/精细编程的有效验证 | |
| CN100524530C (zh) | 控制存储器单元的临界电压分布的脉冲宽度收敛法 | |
| CN1670943B (zh) | 存储器的操作方法 | |
| KR100257868B1 (ko) | 노어형 플래시 메모리 장치의 소거 방법 | |
| US7495967B2 (en) | Method of identifying logical information in a programming and erasing cell by on-side reading scheme | |
| KR100858293B1 (ko) | Ｎａｎｄ 메모리 셀 어레이, 상기 ｎａｎｄ 메모리 셀어레이를 구비하는 ｎａｎｄ 플래시 메모리 및 ｎａｎｄ플래시 메모리의 데이터 처리방법 | |
| JP2011108357A (ja) | 半導体記憶装置 | |
| CN100379028C (zh) | 电子电路、系统、非挥发性存储器及其操作方法 | |
| US6172914B1 (en) | Concurrent erase verify scheme for flash memory applications | |
| US6049484A (en) | Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase | |
| JP2007080476A (ja) | 不揮発性メモリセルの過剰消去を保護する方法および装置 | |
| JPH0730076A (ja) | 不揮発性半導体記憶装置およびその動作制御方法 | |
| JP4270496B2 (ja) | 不揮発性半導体メモリ装置およびその消去制御方法 | |
| JPH08235886A (ja) | 不揮発性半導体記憶装置及びその書き換え方法 | |
| CN101325180B (zh) | 擦除非易失性存储器元件时用于自我收敛的装置和方法 | |
| JPH11176179A (ja) | 不揮発性半導体記憶装置 | |
| JP4059065B2 (ja) | メモリ回路及びデータ消去及び書き込み方法 | |
| CN101211927A (zh) | 多位准存储单元的操作方法 | |
| JPH04359476A (ja) | 不揮発性半導体メモリの書き換え方法 | |
| CN1306597C (zh) | 操作存储单元以及元件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120620 Termination date: 20191110 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |