CN1449024A - 非易失存储单元的抹除方法 - Google Patents

非易失存储单元的抹除方法 Download PDF

Info

Publication number
CN1449024A
CN1449024A CN02127321A CN02127321A CN1449024A CN 1449024 A CN1449024 A CN 1449024A CN 02127321 A CN02127321 A CN 02127321A CN 02127321 A CN02127321 A CN 02127321A CN 1449024 A CN1449024 A CN 1449024A
Authority
CN
China
Prior art keywords
memory cell
nonvolatile memory
drain
source
erasing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02127321A
Other languages
English (en)
Other versions
CN1208828C (zh
Inventor
叶致锴
蔡文哲
卢道政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1449024A publication Critical patent/CN1449024A/zh
Application granted granted Critical
Publication of CN1208828C publication Critical patent/CN1208828C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
    • A61K31/00—Medicinal preparations containing organic active ingredients
    • A61K31/33—Heterocyclic compounds
    • A61K31/335—Heterocyclic compounds having oxygen as the only ring hetero atom, e.g. fungichromin
    • A61K31/365—Lactones
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
    • A61P33/00—Antiparasitic agents
    • A61P33/02—Antiprotozoals, e.g. for leishmaniasis, trichomoniasis, toxoplasmosis
    • A61P33/06—Antimalarials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Health & Medical Sciences (AREA)
  • Veterinary Medicine (AREA)
  • Chemical & Material Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Pharmacology & Pharmacy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Tropical Medicine & Parasitology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种非易失存储单元的抹除方法，非易失存储单元具有基底、第一源极/漏极以及第二源极/漏极，第一源极/漏极与第二源极/漏极之间具有信道区，信道区上具有栅极，而栅极与通道区之间具有位于第一绝缘层以及第二绝缘层之间的非导电性电荷捕捉材料，非易失存储单元的抹除方法包括下列步骤。首先，执行热空穴抹除程序，利用注入热空穴至非导电性电荷捕捉材料以移除储存于非导电性电荷捕捉材料的第一电子，此时还有部分空穴存在于第二绝缘层。接着，执行修补编程程序以移除存在于第二绝缘层的空穴。

Description

非易失存储单元的抹除方法
技术领域
本发明涉及一种半导体存储装置的数据抹除方法，特别涉及一种于栅极具有电荷捕捉介电材料的可编程只读存储器的数据抹除方法。
背景技术
目前，用于储存数据的非易失内存相当普遍且广为使用，其应用的领域广泛，例如各种可携式通讯系统。美国专利编号5768192(Eitan)公开一种装置、编程方法以及在两氧化硅层之间具有捕捉电荷介电层的可编程只读存储器(PROM)单元的数据读取方法。
图1为在美国专利编号5768192中所公开的只读存储器(PROM)单元的结构剖面图，其中，该传统技术利用ONO作为栅极绝缘层。此类型的PROM可利用使电子陷(trap)于氮化硅层20邻近于源极14以及漏极16的两端以执行编程的动作。氮化硅层20位于硅氧化层18以及22之间。由于此类型PROM的材料特性所致，可在单一单元上储存两位的数据。
以下描述可编程只读存储器的数据抹除方式。传统数据抹除方法为带对带热空穴抹除法(band-to-band hot-hole erase)。当硅氧化层18甚厚时，例如为20nm或以上，必须提高位于栅极24与N型区14或16之间的偏压，才能使得Flowler-Nordheim隧穿电流流过硅氧化层18。因此，N型区14或16与信道区之间的电压差将比栅极24与N型区14或16之间的电压差先行变大而导致N型区14或16的末端发生电压崩溃。
由电子带对带隧穿效应所产生的热空穴由空乏区中的电场所加速，当热空穴得到足够的能量时，可注入至维持于低电位的栅极24并停留于氮化硅层20中。因此，先前储存于氮化硅层20的电子即可与空穴结合，故能将先前所储存的数据消除。
然而，传统带对带热空穴抹除法将导致严重的读取错误(read disturb)，原因在于数据抹除时，若有多余的空穴残留于硅氧化层18，会加强短通道侧向电场以及帮助非预期的电子穿越氧化层，造成数据可靠度上的问题。
发明内容
有鉴于此，为了解决所述问题，本发明主要目的在于提供一种非易失存储单元的抹除方法，在执行带对带热空穴抹除后，再执行一道修补编程程序(softprogram anneal)以避免因为残留于氧化层的空穴所造成的读取错误，并改善因为过度抹除所导致的短通道效应。
为实现所述的目的，本发明提出一种非易失存储单元的抹除方法，非易失存储单元具有基底、第一源极/漏极以及第二源极/漏极，第一源极/漏极与第二源极/漏极之间具有信道区，信道区上具有栅极，而栅极与通道区之间具有位于第一绝缘层以及第二绝缘层之间的非导电性电荷捕捉材料，非易失存储单元的抹除方法包括下列步骤。首先，执行热空穴抹除程序，利用注入热空穴至非导电性电荷捕捉材料以移除储存于非导电性电荷捕捉材料的第一电子，此时尚有部分空穴存在于第二绝缘层。接着，执行修补编程程序以移除存在于第二绝缘层的空穴。
附图说明
为使本发明的所述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
图1为在美国专利编号5768192中公开的只读存储器单元的结构剖面图。
图2为根据本发明实施例所述的只读存储器单元的结构剖面图以及执行带对带热空穴抹除时所加的偏压。
图3为根据本发明实施例所述的只读存储器单元的结构剖面图以及执行修补编程程序时所加的偏压。
图4为根据本发明实施例所述的非易失内存抹除方法的操作流程图。
图5为临界电压与读取时间变化的关系图。符号说明：
14、34～源极；
16、36～漏极；
18、22、38、42～硅氧化层；
20、40～氮化硅层；
24、44～栅极；
32～基底。
具体实施方式
图2为根据本发明实施例所述的只读存储器单元的结构剖面图以及执行带对带热空穴抹除时所加的偏压。P型基底32具有两个由一通道区所分开的N+接面，其中一个为源极34，另一个为漏极36。通道区上方为二氧化硅层38，其为一绝缘层，厚度为80-100埃较佳。二氧化硅层38上方为氮化硅层40，厚度约为100埃。氮化硅层40为存储保存层，能够捕捉注入至氮化硅层40的热电子。另一二氧化硅层42系形成于氮化硅层40上，厚度为80-100埃较佳，二氧化硅层42隔离形成于二氧化硅层42上的导电栅极44，另外，形成栅极44的材料可为复晶硅。
当欲在PROM存储单元的漏极端写入数据时，在栅极44与漏极36端提供电压以产生垂直以及侧向电场，从而加速沿着信道区移动的电子。当电子的动能增加到足以跨越二氧化硅层38的能障时，其穿过二氧化硅层38并陷于(trapped)氮化硅层40中，如图2中虚线所标示的区域。电子所陷入的区域靠近漏极36，原因在于此时该处的电场最强，因此电子最有可能得到足够的能量以跨越二氧化硅层38的能障。当越多电子被捕捉于氮化硅层40时，此区域的临界电压会逐渐提高。同样的，当要在PROM存储单元的源极端写入数据时，只要将原供应于漏极的电压改供应至源极端即可。
因为氮化硅层40并非导电材料，故电子能够陷入于不同的区域，例如氮化硅层40靠近源极34以及漏极36的两端。因此，本发明所述的存储单元能够储存一位以上的数据。
根据本发明实施例所公开的非易失内存抹除方法，先使用带对带热空穴抹除法(band-to-band hot hole erase)。热空穴由带对带隧穿电子效应所产生，并利用位于空乏区的电场所加速。在此，源/漏极36所施加的正偏压为3～10伏特，而施加于栅极的负偏压为-10～0伏特。
当热空穴得到足够的能量时，可注入至维持于低电位的栅极44并停留于氮化硅层40中。因此，先前写入动作所储存于氮化硅层40的电子即可与空穴结合，故能将先前所储存的数据消除。
然而，因为带对带热空穴抹除法所造成的残留于硅氧化层38的多余空穴，因此导致严重的读取错误(read disturb)。为了解决所述问题，因此本发明于执行带对带热空穴抹除法清除数据后，再执行一道修补编程程序(soft programanneal)以克服所述问题。
图3为根据本发明实施例所述的只读存储器单元的结构剖面图以及执行修补编程程序时所加的偏压。修补编程程序(soft program anneal)直接使残余的空穴脱离或利用施加大电场所产生的隧穿效应而使得电子注入硅氧化层38以与位于硅氧化层38的多余空穴结合以消除的。在此，约9～10伏特的正电压直接至栅极44以移除多余空穴，或驱动位于基底32的电子，使其穿过硅氧化层38以抵销空穴。在此，源极/漏极以及基底的偏压皆为0伏特，而修补编程程序的执行时间约为50ms。另外，将源极/漏极34接地，并提供0～8伏特的电压至源极/漏极36，且提供3～13伏特的电压至栅极44，同样可以达到修补编程的效果。
图4为根据本发明实施例所述的非易失内存抹除方法的操作流程图。首先，执行预编程(pre-program)以提高各存储单元只临界电压以避免过度抹除(over erasing)(S101)。接着，执行带对带热空穴抹除法以消除储存于存储单元的电子(S102)。此时，存储单元的临界电压降低。接下来，执行抹除验证(verification)动作以确认各存储单元的临界电压皆位于预期的位准(S103)。若未通过验证，则回到步骤S102重新执行数据抹除步骤，直到存储单元的临界电压达到目标位准为止。若通过验证，则执行修补编程程序(soft programanneal)(S104)以消除因为执行带对带热空穴抹除所遗留于存储单元的空穴。
根据本实施例，修补编程程序可利用Flowler-Nordheim隧穿效应(F-Ntunneling effect)、热载流子效应、以及二次热载流子效应等来达成。最后，再执行修补编程程序后的验证步骤(S105)以检验修补编程程序是否完成，若未完成，则回到步骤S104重复执行修补编程程序，直到通过S105的验证步骤为止。
图5为临界电压ΔVt与读取时间变化的关系图。如图5所示，在执行同样次数的读取测试中，执行过修补编程程序的存储单元的临界电压ΔVt变化量远小于未执行修补编程程序的存储单元，显示根据本发明实施例所公开的非易失内存抹除方法已有效解决执行带对带热空穴抹除法所产生的问题。
综上所述，本发明在热空穴抹除后再增加一道修补编程程序以修复存储单元被热空穴所损坏的区域。在执行修补编程程序的过程中，空穴因为被注入的电子抵销或被施加的电场推离存储单元而消失。若减少留在存储单元里的空穴数目，可有效减少执行读取动作时发生错误的机会以及编程动作时所流失的电荷，并达到较佳的数据保存特性。另外，由于根据本发明所述的修补编程程序执行时间短，且电力消耗低，因此容易在现行仪器架构下使用。
本发明虽以较佳实施例公开如上，然其并非用于限定本发明的范围，任何本领域普通技术人员，在不脱离本发明的精神和范围内，可做一些的等效变动与修改，因此本发明的保护范围以权利要求为准。

Claims (11)

1.一种非易失存储单元的抹除方法，其特征在于，包括下列步骤：
执行热空穴抹除程序，利用注入热空穴至一非易失存储单元以移除储存于所述非易失存储单元的第一电子，其中尚有部分空穴存在于所述非易失存储单元；以及
执行修补编程程序以移除存在于所述非易失存储单元的空穴。
2.如权利要求1所述的非易失存储单元的抹除方法，其特征在于，所述修补编程程序是注入第二电子至所述非易失存储单元而抵销存在于所述非易失存储单元的空穴。
3.如权利要求1所述的非易失存储单元的抹除方法，其特征在于，所述修补编程程序是利用施加电场而将存在于所述非易失存储单元的空穴推离。
4.一种非易失存储单元的抹除方法，其特征在于，所述非易失存储单元具有一基底、一第一源极/漏极以及一第二源极/漏极，所述第一源极/漏极与第二源极/漏极之间具有一信道区，所述信道区上具有一栅极，所述栅极与通道区之间具有位于一第一绝缘层以及一第二绝缘层之间的非导电性电荷捕捉材料，所述非易失存储单元的抹除方法包括下列步骤：
执行热空穴抹除程序，利用注入热空穴至所述非导电性电荷捕捉材料以移除储存于所述非导电性电荷捕捉材料的第一电子，其中尚有部分空穴存在于所述第二绝缘层；以及
执行修补编程程序以移除存在于所述第二绝缘层的空穴。
5.如权利要求4所述的非易失存储单元的抹除方法，其特征在于，所述第二源极/漏极在执行热空穴抹除程序时，施加正偏压。
6.如权利要求5所述的非易失存储单元的抹除方法，其特征在于，所述正偏压的范围在3伏特至10伏特之间。
7.如权利要求4所述的非易失存储单元的抹除方法，其特征在于，所述栅极在执行热空穴抹除程序时，施加负偏压。
8.如权利要求7所述的非易失存储单元的抹除方法，其特征在于，所述负偏压的范围在-0.01伏特至-10伏特之间。
9.如权利要求4所述的非易失存储单元的抹除方法，其特征在于，所述基底、第一源极/漏极以及第二源极/漏极在执行修补编程程序时接地。
10.如权利要求4所述的非易失存储单元的抹除方法，其特征在于，所述基底以及第一源极/漏极在执行修补编程程序时接地，而所述第二源极/漏极施加0.01伏特至8伏特的偏压。
11.如权利要求4所述的非易失存储单元的抹除方法，其特征在于，所述第二绝缘层位于所述通道区之上。
CNB021273219A 2002-04-02 2002-07-31 非易失存储单元的擦除方法 Expired - Lifetime CN1208828C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/112,707 2002-04-02
US10/112,707 US6614694B1 (en) 2002-04-02 2002-04-02 Erase scheme for non-volatile memory

Publications (2)

Publication Number Publication Date
CN1449024A true CN1449024A (zh) 2003-10-15
CN1208828C CN1208828C (zh) 2005-06-29

Family

ID=27765480

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021273219A Expired - Lifetime CN1208828C (zh) 2002-04-02 2002-07-31 非易失存储单元的擦除方法

Country Status (5)

Country Link
US (1) US6614694B1 (zh)
EP (1) EP1351252A1 (zh)
JP (1) JP4945734B2 (zh)
CN (1) CN1208828C (zh)
TW (1) TW548833B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100345283C (zh) * 2004-04-26 2007-10-24 旺宏电子股份有限公司 电荷陷入存储单元的自收敛擦除方法及其系统
CN100353529C (zh) * 2004-06-23 2007-12-05 旺宏电子股份有限公司 识别程序化及抹除存储单元中的逻辑信息的方法
CN100380664C (zh) * 2004-04-01 2008-04-09 旺宏电子股份有限公司 集成电路装置与其制造及资料和程序储存方法
CN100397619C (zh) * 2004-11-29 2008-06-25 旺宏电子股份有限公司 集成电路结构及其制造方法与集成电路记忆体元件
CN100456478C (zh) * 2005-10-17 2009-01-28 亿而得微电子股份有限公司 单栅极非易失性内存的擦除方法
CN101312197B (zh) * 2007-05-25 2011-03-09 旺宏电子股份有限公司 储存单元及其制造方法与操作方法
CN1670943B (zh) * 2004-01-14 2012-06-20 旺宏电子股份有限公司 存储器的操作方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI305046B (zh) * 2002-09-09 2009-01-01 Macronix Int Co Ltd
US7069471B2 (en) * 2002-10-18 2006-06-27 Sun Microsystems, Inc. System PROM integrity checker
US6967873B2 (en) * 2003-10-02 2005-11-22 Advanced Micro Devices, Inc. Memory device and method using positive gate stress to recover overerased cell
KR100558004B1 (ko) * 2003-10-22 2006-03-06 삼성전자주식회사 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
US7151692B2 (en) * 2004-01-27 2006-12-19 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US7075828B2 (en) * 2004-04-26 2006-07-11 Macronix International Co., Intl. Operation scheme with charge balancing erase for charge trapping non-volatile memory
US7187590B2 (en) * 2004-04-26 2007-03-06 Macronix International Co., Ltd. Method and system for self-convergent erase in charge trapping memory cells
US7209390B2 (en) * 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
US7164603B2 (en) * 2004-04-26 2007-01-16 Yen-Hao Shih Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory
US7133313B2 (en) * 2004-04-26 2006-11-07 Macronix International Co., Ltd. Operation scheme with charge balancing for charge trapping non-volatile memory
KR100606927B1 (ko) 2004-05-06 2006-08-01 동부일렉트로닉스 주식회사 비휘발성 메모리 및 그 구동방법
US7190614B2 (en) * 2004-06-17 2007-03-13 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US7106625B2 (en) * 2004-07-06 2006-09-12 Macronix International Co, Td Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same
US20060007732A1 (en) * 2004-07-06 2006-01-12 Macronix International Co., Ltd. Charge trapping non-volatile memory and method for operating same
US7133317B2 (en) * 2004-11-19 2006-11-07 Macronix International Co., Ltd. Method and apparatus for programming nonvolatile memory
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US7473589B2 (en) 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US7352631B2 (en) * 2005-02-18 2008-04-01 Freescale Semiconductor, Inc. Methods for programming a floating body nonvolatile memory
US7158420B2 (en) * 2005-04-29 2007-01-02 Macronix International Co., Ltd. Inversion bit line, charge trapping non-volatile memory and method of operating same
US7763927B2 (en) * 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
US7301818B2 (en) * 2005-09-12 2007-11-27 Macronix International Co., Ltd. Hole annealing methods of non-volatile memory cells
US7881123B2 (en) * 2005-09-23 2011-02-01 Macronix International Co., Ltd. Multi-operation mode nonvolatile memory
US7907450B2 (en) 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
US20080080252A1 (en) * 2006-09-29 2008-04-03 Rainer Spielberg Methods of programming a memory cell and memory cell arrangements
US7811890B2 (en) * 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
US8772858B2 (en) 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US8223540B2 (en) 2007-02-02 2012-07-17 Macronix International Co., Ltd. Method and apparatus for double-sided biasing of nonvolatile memory
US20090039414A1 (en) * 2007-08-09 2009-02-12 Macronix International Co., Ltd. Charge trapping memory cell with high speed erase
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
KR20100013485A (ko) * 2008-07-31 2010-02-10 삼성전자주식회사 메모리 장치 및 웨어 레벨링 방법
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177393A (ja) * 1992-12-03 1994-06-24 Rohm Co Ltd 不揮発性記憶装置およびその駆動方法、ならびに製造方法
JP3417974B2 (ja) * 1993-06-03 2003-06-16 ローム株式会社 不揮発性記憶素子およびこれを利用した不揮発性記憶装置
JPH07192486A (ja) * 1993-12-02 1995-07-28 Motorola Inc 電気的にプログラム可能な読み取り専用メモリ・セルのプログラミング方法
US5680350A (en) * 1994-12-14 1997-10-21 Micron Technology, Inc. Method for narrowing threshold voltage distribution in a block erased flash memory array
AU6185196A (en) * 1995-07-03 1997-02-05 Elvira Gulerson Method of fabricating a fast programming flash e2prm cell
US5774400A (en) * 1995-12-26 1998-06-30 Nvx Corporation Structure and method to prevent over erasure of nonvolatile memory transistors
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
JP4550206B2 (ja) * 1999-02-19 2010-09-22 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置の駆動方法
JP3958899B2 (ja) * 1999-09-03 2007-08-15 スパンション エルエルシー 半導体記憶装置及びその製造方法
JP4586219B2 (ja) * 1999-09-17 2010-11-24 ソニー株式会社 不揮発性半導体記憶装置の消去方法
JP4697993B2 (ja) * 1999-11-25 2011-06-08 スパンション エルエルシー 不揮発性半導体メモリ装置の制御方法
JP4923318B2 (ja) * 1999-12-17 2012-04-25 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
US6307784B1 (en) * 2001-02-28 2001-10-23 Advanced Micro Devices Negative gate erase
US6720614B2 (en) * 2001-08-07 2004-04-13 Macronix International Co., Ltd. Operation method for programming and erasing a data in a P-channel sonos memory cell
US6512696B1 (en) * 2001-11-13 2003-01-28 Macronix International Co., Ltd. Method of programming and erasing a SNNNS type non-volatile memory cell

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670943B (zh) * 2004-01-14 2012-06-20 旺宏电子股份有限公司 存储器的操作方法
CN100380664C (zh) * 2004-04-01 2008-04-09 旺宏电子股份有限公司 集成电路装置与其制造及资料和程序储存方法
CN100345283C (zh) * 2004-04-26 2007-10-24 旺宏电子股份有限公司 电荷陷入存储单元的自收敛擦除方法及其系统
CN100353529C (zh) * 2004-06-23 2007-12-05 旺宏电子股份有限公司 识别程序化及抹除存储单元中的逻辑信息的方法
CN100397619C (zh) * 2004-11-29 2008-06-25 旺宏电子股份有限公司 集成电路结构及其制造方法与集成电路记忆体元件
CN100456478C (zh) * 2005-10-17 2009-01-28 亿而得微电子股份有限公司 单栅极非易失性内存的擦除方法
CN101312197B (zh) * 2007-05-25 2011-03-09 旺宏电子股份有限公司 储存单元及其制造方法与操作方法

Also Published As

Publication number Publication date
EP1351252A1 (en) 2003-10-08
JP4945734B2 (ja) 2012-06-06
TW548833B (en) 2003-08-21
US6614694B1 (en) 2003-09-02
JP2003303905A (ja) 2003-10-24
CN1208828C (zh) 2005-06-29

Similar Documents

Publication Publication Date Title
CN1208828C (zh) 非易失存储单元的擦除方法
US6512696B1 (en) Method of programming and erasing a SNNNS type non-volatile memory cell
CN1322515C (zh) 双位存储器擦除校验方法及系统
US7471568B2 (en) Multi-level cell memory structures with enlarged second bit operation window
CN101295545B (zh) 用以操作双边偏压与非存储器阵列的方法
CN102930899B (zh) 一种非易失存储器的擦除方法及装置
KR101026385B1 (ko) 전하트랩형 플래시 메모리소자의 동작 방법
US20020190385A1 (en) Silicon nitride read only memory structure and method of programming and erasure
CN1656567A (zh) 使用预先擦除步骤擦除闪存的方法
CN100353529C (zh) 识别程序化及抹除存储单元中的逻辑信息的方法
US7170794B2 (en) Programming method of a non-volatile memory device having a charge storage layer between a gate electrode and a semiconductor substrate
CN102623060A (zh) 存储器元件的增进擦除并且避免过度擦除的方法
US6646914B1 (en) Flash memory array architecture having staggered metal lines
CN1574098A (zh) 非易失性存储器的存储单元的过擦除保护
CN1226782C (zh) 非易失性存储器元件的操作方法
US7486567B2 (en) Method for high speed programming of a charge trapping memory with an enhanced charge trapping site
CN1208829C (zh) 非易失存储单元的读取方法
US7031196B2 (en) Nonvolatile semiconductor memory and operating method of the memory
US20040130942A1 (en) Data retention for a localized trapping non-volatile memory
JP4235115B2 (ja) 改善されたデュアルビットメモリセルについての消去方法
US7684252B2 (en) Method and structure for operating memory devices on fringes of control gate
US6654283B1 (en) Flash memory array architecture and method of programming, erasing and reading thereof
CN1949536A (zh) 非挥发性记忆体的操作方法
JPH1065029A (ja) 不揮発性メモリセルの電気的消去方法
JP5162075B2 (ja) 不揮発性半導体メモリ及びその動作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050629