CN1574098A - 非易失性存储器的存储单元的过擦除保护 - Google Patents
非易失性存储器的存储单元的过擦除保护 Download PDFInfo
- Publication number
- CN1574098A CN1574098A CN200410006760.XA CN200410006760A CN1574098A CN 1574098 A CN1574098 A CN 1574098A CN 200410006760 A CN200410006760 A CN 200410006760A CN 1574098 A CN1574098 A CN 1574098A
- Authority
- CN
- China
- Prior art keywords
- voltage
- memory
- grid
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 190
- 238000000034 method Methods 0.000 claims abstract description 70
- 230000006870 function Effects 0.000 claims abstract description 12
- 238000009527 percussion Methods 0.000 claims description 54
- 238000009413 insulation Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 17
- 238000007667 floating Methods 0.000 claims description 16
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 20
- 238000012795 verification Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000001808 coupling effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种具最佳存储器擦除功能的非易失性存储器及相应的方法，特别是一种擦除非易失性存储器的方法，该非易失性存储器包括一源极、一栅极、一漏极、一沟道和一捕获层。根据本发明的一较佳实施例的方法总体上包括以下步骤：施加一非零栅极电压于该栅极、施加一非零源极电压于该源极、在每一擦除击发时施加一非零漏极电压于该漏极并且其中该漏极电压的幅值总体上高于该源极电压、在该非易失性存储中产生热空穴、注入该产生的热空穴于该漏结附近的捕获层中，以及相应地擦除该非易失性存储器。根据本发明另一实施例的擦除方法包括在每一擦除击发之后进行一验证步骤，以用于验证非易失性存储器的存储器擦除，以及如果该存储器擦除未被验证时则重复根据本发明的过程步骤。
Description
技术领域
本发明涉及半导体存储器装置，特别是涉及非易失性存储器的存储单元的过擦除保护的方法及统。
背景技术
用于非易失性信息储存的存储器装置普遍地用于本领域的技术之中。示例性的非易失性半导体存储器装置包括有只读存储器(ROM)、闪存、可编程只读存储器(PROM)、可擦除且可编程只读存储器(EPROM)、可电擦除且可编程只读存储器(EEPROM)以及闪速EEPROM。
闪速EEPROM与EEPROM的相似处在于，存储单元可以被编程(亦即被写入)及被电子擦除。另外，闪速EEPROM还具有立即擦除其中的所有存储单元的额外功能。EEPROM半导体存储器的广泛使用促使了具有最佳效能特征的EEPROM存储单元的发展，诸如较短的编程时间、使用较低电压于编程及读取、较长的数据保留时间、较短的擦除时间以及较小和微型化的物理尺寸。
非易失性存储器装置已由半导体集成电路行业发展用于各种应用，诸如计算机和数字通讯。并且已经发展出各种具有氧化物-氮化物-氧化物(ONO)结构的非易失性存储器装置。一个典型的具有ONO结构的非易失性存储器的例子包含一具有源极和漏极区域的半导体衬底，以及一位于衬底表面顶部且介于源极与漏极之间的氧化物-氮化物-氧化物膜。该ONO膜中的氮化物层能够捕获在编程操作期间于半导体衬底的沟道区域中产生的电子。
在进行存储单元的编程时，各个氮化物层被充以电子，使得存储单元的开启阈值相应地增加。由于存储单元正在被编程，因此当其被施加至控制栅极的一读取电势(Potentials)寻址时，存储单元将不会被开启并且保持不导通。在进行存储单元的擦除时，空穴被注入至氮化物层中以再结合或补偿储存的电子，以相应地降低阈值。有了较低的阈值，当被施加至控制栅的一读取电势寻址时，此存储单元相应地被开启并且变为一导通状态。
对于局部捕获储存非易失性存储器而言，存储器的编程藉由在沟道处的热电子注入来执行，而存储器的擦除则藉由带至带(Band-to-band)热空穴注入来执行。图1为一说明根据使用热空穴注入的本领域的方法的闪存单元的示例性擦除操作的示意图。在每一擦除击发(Erase Shot)时，一正电压被施加于漏极101，栅极102为负偏压，源极100为浮置以及衬底被接地。根据本领域技术中擦除操作的此一特定例子，在每一擦除击发时的栅极电压为-4伏特(V)而漏极电压为6伏特。由于一正电压被施加于漏极101，因此一电场沿着由漏极101至栅极102的路径而形成。从漏极101流出的空穴因而被引导至栅极102，并且接着被捕获于捕获层中以完成擦除操作。在每一次擦除击发之后执行一擦除验证步骤，以验证擦除操作的完整性。
图2为进一步说明在本领域技术中使用带至带热空穴注入的另一示例性存储器擦除操作的示意图。相对于图1所描述的示例性存储器擦除操作，施加于漏极101的正电压随着擦除击发的增加而提升，因为在每一次擦除击发时，栅极102被加以偏压，源极100为浮置以及衬底106为接地。漏极101中的空穴包含电压电势的提升。使用提升的电压能够增加激励至捕获层内的热空穴的数量并且使擦除强度随着击发次数的增加而增强，以及能够大大地降低擦除时间。存储器擦除操作的速度受到沟道长度的影响。相对短的沟道的擦除速度比长沟道的擦除速度高出许多，导致短沟道单元的过擦除。图3为一说明图2所示存储器擦除操作的电压阈值与编程状态间之间的示例性关的示意图。根据此擦除操作演算得到一巨大的擦除速度差异，这将会导致快速擦除单元中的过擦除。
对于根据本领域技术的方法对存储单元的存储器阵列进行编程而言，寻址单元(Addressed Cells)的各个氮化物层被注入电子，致使负电荷因而聚集在浮栅处并且使存储单元的开启阈值增加。如同在此及以上所述者，当被施加于各个控制栅的读取电势寻址时，寻址单元在被编程时将不会被开启，而且将相应地保持不导通。在擦除一带有负充电氮化物层的存储单元时，空穴被注入至氮化物层内以再结合或是补偿储存的电子，因而降低了阈值。利用该较低的阈值，当被施加于控制栅一读取电势寻址时，存储单元被开启并且相应地变成导通状态。
由于存储器擦除需要藉由注入热空穴以再结合或补偿各氮化物层中所储存的电子从而降低阈值，因此存储单元不幸地面临着过擦除的危险。如果过多的空穴被注入至各氮化物层内便会发生过擦除，其遗留下些微的正电荷于其中。此正电荷为存储单元施以偏压并且稍微地将其开启。结果，少量的电流可能经由存储单元而泄漏，即使在电流泄漏时其并未被寻址。沿着一给定数据线的若干过擦除的存储单元可能不利地使得泄漏电流累积而导致数据错误读取。
除了导致数据错误读取之外，使用热电子编程很难顺利地来对过擦除的存储单元进行再编程(Reprogram)，尤其是在集成电路中存在嵌入式算法时。这一困难的形成起因于将一过擦除的存储单元转变成已编程状态所需的电子的量往往比未受过擦除妨碍的存储单元的高。此外，由于存储器擦除及编程操作对存储器阵列中的多个存储单元造成不同程度的冲击，因而很难整体地确认存储器阵列的存储器擦除及写入操作的成功性。无论如何，修补及修补验证过程通常是浪费资源和消耗时间的。
因此，本领域中需要有一种具有最佳存储器擦除功能的非易失性存储器及其相关方法，尤其是一种至少能够有利地克服前述此项技术的缺点的非易失性存储器及相关方法。再者，本领域中需要有一种能够在快速且有效的方式，最佳地校正及修补过擦除的非易失性存储器(诸如闪速、浮栅与ONO薄膜储存非易失性存储器)的方法及装置。
发明内容
本发明提供一种具有最佳存储器擦除功能的非易失性存储器及其相应方法，特别是一种能在快速且有效方式下最佳地校正及修复过擦除的非易失性存储器(诸如闪速及浮栅非易失性存储器)的非易失性存储器及其相应方法。本发明的各种实施例可应用于许多非易失性存储器装置，包括只读存储器(ROM)、闪存、可编程只读存储器(PROM)、可擦除且可编程只读存储器(EPROM)、可电擦除且可编程只读存储器(EEPROM)、闪速EEPROM，特别是硅-氧化物-氮化物-氧化物-硅(SONOS)非易失性存储器以及浮栅非易失性存储器。
根据本发明的一较佳实施例有利地提供一种用于擦除非易失性存储器的方法，其中该非易失性存储器包括有一源极、一栅极、一漏极、一沟道及一电荷储存层。根据本发明的该实施例的方法总体上包括以下步骤：在每一擦除击发时施加一非零栅极电压于该栅极、在每一擦除击发时施加一非零源极电压于该源极、在每一擦除击发时施加一非零漏极电压于该漏极且其中该漏极电压的幅值总体上高于该源极电压、在该非易失性存储器中产生热空穴、注入该产生的热空穴于该漏结附近的电荷储存层中，以及相应地擦除该非易失性存储器。根据本发明另一实施例的擦除方法包括在每一擦除击发之后进行一验证步骤，以用于验证该非易失性存储器的存储器擦除，以及如果该存储器擦除并未被验证时则重复根据本发明的过程步骤。
根据本发明的另一实施例有利地提供一种用于擦除非易失性存储器的方法，其中该非易失性存储器包括有一源极、一栅极、一漏极、一沟道及一电荷储存层。根据本发明的此实施例的方法包括以下步骤：在每一擦除击发时施加一负的且总体上为定值的栅极电压于该栅极、在每一擦除击发时施加一正源极电压于该源极且其中该源极电压随着擦除击发数增加而增加、在每一擦除击发时施加一正漏极电压于该漏极且其中该漏极电压总体上高于该源极电压以及该漏极电压随着擦除击发次数增加而增加、在该非易失性存储器中产生热空穴、注入该产生的热空穴于漏结附近的电荷储存层中，以及相应地擦除该非易失性存储器。根据本发明另一实施例的擦除方法包括在每一擦除击发之后进行一验证步骤，以用于验证该非易失性存储器的存储器擦除，以及如果该存储器擦除未被验证时则重复根据本发明的过程步骤。
根据本发明的又一实施例有利地提供一种用于擦除非易失性存储器的方法，其中该非易失性存储器包括有一源极、一栅极、一漏极、一沟道及一电荷储存层。根据本发明的此实施例的方法包括以下步骤：施加一栅极电压于该栅极且其中该栅极电压随着擦除击发次数增加而降低、在每一擦除击发时施加一正的且总体上为定值的源极电压于该源极、在每一擦除击发时施加一正的且总体上为正值的漏极电压于该漏极并且其中该漏极电压总体上高于该源极电压、在该非易失性存储中产生热空穴、注入该产生的热空穴于漏结附近的电荷储存层中，以及相应地擦除该非易失性存储器。根据本发明另一实施例的擦除方法包括在每一擦除击发之后进行一验证步骤，以用于验证该非易失性存储器的存储器擦除，以及如果存储器擦除未被验证时则重复根据本发明的过程步骤。
根据本发明再一附加的实施例有利地提供一种用于擦除非易失性存储器的方法，其中该非易失性存储器包括有一源极、一栅极、一漏极、一沟道及一电荷储存层。根据本发明的此实施例的方法包括以下步骤：施加一负的且总体上为定值的栅极电压于该栅极、施加一正的且总体上为定值的源极电压于该源极、施加一正的且总体上为定值的漏极电压于该漏极并且其中该漏极电压总体上高于源极电压、在该非易失性存储中产生热空穴、注入该产生的热空穴于漏结附近的电荷储存层中，以及相应地擦除该非易失性存储器。根据本发明另一实施例的擦除方法包括在每一擦除击发之后进行一验证步骤，以用于验证该非易失性存储器的存储器擦除，以及如果该存储器擦除未被验证时则重复根据本发明的过程步骤。
附图说明
本发明的较佳及其它实施例将连同附图(未依比例绘制)而在此及下文中作更详细的说明，其中：
图1为说明根据本领域中使用热空穴注入的方法用于一闪存单元的示例性擦除操作的示意图；
图2为进一步说明本领域中使用带至带热空穴注入的另一示例性存储器擦除操作的示意图；
图3为说明图2所示的存储器擦除操作的电压阈值与写入状态间的示例性关系的示意图表；
图4A、4B、4C及4D为分别说明根据本发明使用带至带热空穴注入的示例性存储器擦除操作中，一长沟道单元与一短沟道单元的耦合效应的示意图；
图5A为说明根据本发明使用热空穴注入的示例性存储器擦除操作的示意图；
图5B为说明图5A所示的非易失性存储器的电压阈值与写入状态间的示例性关系的示意图表；
图6为总体上说明根据本发明的示例性存储器擦除操作的过程步骤的流程图；
图7为进一步说明根据本发明存储器擦除方法的另一实施例的示意图；
图8为进一步说明根据本发明存储器擦除方法的又一实施例的示意图；
图9为总体上说明使用根据本发明存储器擦除功能的示例性硅-氧化物-氮化物-氧化物-硅(SONOS)非易失性存储器的示意图；以及
图10为总体上说明使用根据本发明存储器擦除功能的浮栅非易失性存储器的示意图。
具体实施方式
本发明的细节将结合附图在下文中进行描述。熟习此项技术的人士应当了解的是，以下描述内容包含本发明的示例性描述。在本发明的范围与精神内的修改及变化据此为本发明的范畴所涵盖，且本发明的范畴藉由权利要求书及其等效物所界定。
根据本发明的一较佳实施例有利地提供一种用于擦除非易失性存储器的方法，其中该非易失性存储器包括有一源极、一栅极、一漏极、一沟道及一捕获层。根据本发明的此特殊实施例的方法总体上包括以下步骤：(a)施加一非零栅极电压于该栅极，(b)施加一非零源极电压于该源极，(c)施加一非零漏极电压于该漏极并且其中该漏极电压的幅值通常高于该源极电压，(d)在该非易失性存储器中产生热空穴，(e)注入所产生的热空穴至捕获层中，以及(f)相应地擦除非易失性存储器。根据本发明另一实施例的擦除方法包括一用于验证非易失性存储器的存储器擦除，即步骤(f)的验证步骤，如果存储器擦除未被验证时，则重复步骤(a)、(b)、(c)、(d)和(e)。
本发明的各种实施例可应用于许多非易失性存储器装置，包括只读存储器(ROM)、闪存、可编程只读存储器(PROM)、可擦除且可编程只读存储器(EPROM)、可电擦除且可编程只读存储器(EEPROM)、闪速EEPROM，尤其是硅-氧化物-氮化物-氧化物-硅(SONOS)非易失性存储器以及浮栅非易失性存储器。
图4A、4B、4C及4D为分别说明在根据本发明使用带至带热空穴注入的示例性存储器擦除操作中，一短沟道单元与一长沟道单元的耦合效应的示意图。一负的且总体上为定值的栅极电压(例如-4V)施加于非易失性存储器的栅极，而一正的且总体上为定值的漏极电压(例如6V)施加于漏极。一同样为正的且总体上为定值的修正的源极电压(例如2V)施加于源极。存储单元的物理尺寸的变化将会造成擦除速度的变化(即，相对程度而言，有高速位、普通位、或低速位)，这取决于存储器擦除操作的过程步骤的变化。如图4所示，当具有相对快速擦除速度的存储单元(即短沟道单元)被擦除至一低阈值的程度时，源极偏压将耦合至漏极并且因而减少横向(lateral)电场，如图4B所示。高速位的擦除速度于是减慢下来。对于其它具有较低擦除速度的长沟道位而言(如图4C)，源极偏压将不会耦合至漏极侧(图4D)。结果，长沟道位与短沟道位的速度大小相近。因为源极偏压所导致的负面过擦除效应，在验证存储器擦除之后能够得到相对小的电压阈值Vt分布。
根据本发明另一较佳实施例有利地提供一种用于擦除非易失性存储器的方法，其中该非易失性存储器包括有一源极、一栅极、一漏极、一沟道及一捕获层。根据本发明的此实施例的方法包括以下步骤：施加一负的且通常为定值的栅极电压于该栅极，施加一正源极电压于该源极且其中该源极电压随着擦除击发次数增加而提升，施加一正漏极电压于该漏极且其中该漏极电压总体上高于该源极电压以及该漏极电压随着擦除击发次数增加而提升，在该非易失性存储器中产生热空穴，注入该产生的热空穴于漏结附近的捕获层内，以及据此擦除该非易失性存储器。根据本发明另一实施例的擦除方法包括在每一擦除击发之后进行一验证步骤，以用于验证非易失性存储器的存储器擦除，以及如果该存储器擦除未被验证则重复根据本发明的过程步骤。
图5A为说明在此及以上所述的根据本发明的该特定实施例使用热空穴注入的示例性存储器擦除操作的示意图。图5B为说明图5A中所示的非易失性存储器的电压阈值与写入状态间的示例性关系的示意图表。该非易失性存储单元藉由热空穴注入而被擦除，其中栅极102为负偏压，以及衬底为接地。随着擦除击发次数增加而增大的第一正电压脉波Vd施加于漏极101，以及随着擦除击发次数增加而增大的一第二正电压脉波Vs施加于源极100。根据本发明的此特定实施例，栅极电压为-4V，而当擦除击发增加时第一电压从5V增加到8V。当擦除击发次数增加时，第二电压脉波Vs从1V增加到4V，其相应地与第一电压相差4V。当一正电压施加于漏极101时，一电场沿着从漏极101到栅极102的路径而形成，由漏极101流出的热空穴被引导至栅极102并且随后被捕获至漏结附近的捕获层内，以完成存储器擦除操作。第二电压被施加于源极100。当具有相对快擦除速度的存储单元(即，短沟道单元)以低阈值程度擦除时，源极偏压将会耦合至漏极并且因而减小横向电场。相对快速位的擦除速度减慢下来而且其它位(例如长沟道单元)的擦除速度总体上相同。在验证存储器擦除之后能够获得相对较小的Vt分布，这是由源极偏压所引起的不利的过擦除影响所致。结果，短沟道与长沟道的存储单元具有实质上相似的存储器擦除时间并且因而可避免过擦除的问题。
图6为总体上说明根据本发明用于一非易失性存储器的示例性擦除操作的流程图。存储器擦除操作从步骤601开始。在步骤602中，执行一带至带(BTB)热空穴注入，以擦除非易失性存储器中的捕获层。漏极101和源极100被施加以根据本发明(如在此及以上所述)的一第一及一第二电压，以执行存储器擦除操作。在步骤603中，执行一验证步骤以验证捕获层的状态。如果在步骤603中未验证存储器擦除，则控制流程返回至热空穴注入的步骤602，以施加另外两个电压至源极与漏极以在非易失性存储器中执行另一个存储器擦除操作。如果在步骤603中验证了存储器擦除，则控制流程在步骤604完成并且根据本发明的流程结束。
图3和图5B分别说明在本领域中及根据本发明的存储器擦除操作中，一非易失性存储器的电压阈值与写入状态间的示例性关系示意图表。电压阈值在栅极102与衬底106之间测量，其强烈地受到捕获层中的电压所影响。如果捕获层包含相对大量的空穴时，电压阈值将因而降低。在根据图3及图5B所示的存储器擦除操作中，漏极侧被擦除，并且一个-4V的电压施加于栅极，其中每一擦除击发的时宽(Time Width)为1毫秒(ms)。在以黑点表示的第一种情形中，沟道长度与沟道宽度的比大约是0.25/0.2。在以白点表示的第二种情形中，沟道长度与沟道宽度的比大约是0.27/0.2。第一情形包括一短沟道存储单元，而第二种情形包括一长沟道存储单元。对于本领域中的存储器擦除操作而言，图3中显示短沟道位(黑点)以相对快的速度擦除，而长沟道位(白点)则以相对较慢的速度擦除。如果意欲完全地擦除长沟道位，结果可能会导致短沟道位被过擦除。对于根据本发明的存储器擦除操作而言，图5B中显示由黑点所连接的线缓慢地下降，其明显地表示出一相对较长的擦除时间。因此，短沟道位的存储器擦除时间被延长，并且有利地避免过擦除的问题。
根据本发明又一附加实施例有利地提供一种用于擦除非易失性存储器的方法，其中该非易失性存储器包括有一源极、一栅极、一漏极、一沟道及一捕获层。根据本发明的此实施例的方法包括以下步骤：在每一擦除击发时施加一负的且总体上为定值的栅极电压于该栅极、在每一擦除击发时施加一正的且总体上为定值的源极电压于该源极、在每一擦除击发时施加一正的且总体上为定值的漏极电压于该漏极并且其中该漏极电压总体上高于该源极电压、在非易失性存储器中产生热空穴、注入该产生的热空穴至漏结附近的捕获层之中，以及据此擦除该非易失性存储器。根据本发明另一实施例的擦除方法包括在每一擦除击发之后进行一验证步骤，以用于验证非易失性存储器的存储器擦除，以及如果该存储器擦除未被验证时则重复根据本发明的过程步骤。
图7为进一步说明根据本发明于此及上文中描述的特定实施例的示例性存储器擦除操作示意图。参照图7，总体上为定值的电压被施加于栅极、漏极和源极。图7所示的示例性实施例与图5A中所示者相似，除了施加于漏极和源极的电压总体上为定值之外，以及源极被施加一修正电压，其使得源极100被耦合至漏极101，这由沟道长度相对短所致。
根据本发明的再一实施例有利地提供一种擦除非易失性存储器的方法，其中该非易失性存储器包括有一源极、一栅极、一漏极、一沟道及一捕获层。根据本发明的此实施例的方法包括以下步骤：施加一栅极电压于该栅极且其中该栅极电压为负电压并且随着擦除击发增加而降低，在每一擦除击发时施加一正的且总体上为定值的源极电压于该源极，在每一擦除击发时施加一正的且总体上为定值的漏极电压于该漏极并且其中该漏极电压总体上高于该源极电压，在该非易失性存储器中产生热空穴，注入该产生的热空穴于漏结附近的捕获层中，以及相应地擦除该非易失性存储器。根据本发明另一实施例的擦除方法包括在每一擦除击发之后进行一验证步骤，以用于验证非易失性存储器的存储器擦除，以及如果该存储器擦除未被验证时则重复根据本发明的过程步骤。
图8为进一步说明根据本发明于此及上文中描述的特定实施例中的示例性存储器擦除操作的示意图。参照图8，一随着擦除击发次数增加而降低的负电压施加于栅极，以及一修正的源极电压施加于源极。图8中所示的示例性实施例与图7中所示者相似，除了在栅极102上施加一随着擦除击发次数增加而降低的负电压之外。施加于源极100的电压经选择以使得对于一短沟道单元，当电压阈值达到一预定的低程度时，源极100将会耦合至漏极101。将正确定义的电压施加于源极100、漏极101和栅极102将会导致存储单元中具有实质相似的存储器擦除速度，因此有利地避免了过擦除问题。
本发明的另一较佳实施例提供一种具有存储器擦除功能的非易失性存储器，其包含有一衬底、一源极且该源极在每一擦除击发时被施加一非零源极电压、一漏极且该漏极在每一擦除击发时被施加一非零漏极电压并且其中该漏极电压总体上高于该源极电压、形成于该源极与该漏极之间的一沟道、一第一绝缘层位于该沟道上、一捕获层位于该第一绝缘层上且其中热空穴产生及注入至该捕获层中、一第二绝缘层位于该第一绝缘层上、一栅极形成于该第二绝缘层之上并被该第二绝缘层所隔离并且其中一栅极电压施加于该栅极。根据本发明的此实施例的非易失性存储器响应于注入的热空穴、施加的栅极电压、施加的源极电压以及施加的漏极电压而被擦除。
本发明的又一实施例提供一种具有存储器擦除功能的非易失性存储器，其包含有一衬底、一源极且该源极在每一擦除击发时被施加一非零源极电压、一漏极且该漏极在每一擦除击发时被施加一非零漏极电压并且其中该漏极电压总体上高于该源极电压、形成于该源极与该漏极之间的沟道、一捕获层位于该沟道上并且其中热空穴产生及注入至该捕获层中、一栅极包围该捕获层并且其中一栅极电压施加于该栅极。根据本发明的此实施例的非易失性存储器响应于注入的热空穴、施加的栅极电压、施加的源极电压以及施加的漏极电压而被擦除。
以上所述的实施例根据在非易失性存储器中擦除漏极位进行了描述，然而大体而言，根据本发明的相同过程步骤可使用于擦除源极位。所使用的方法总体上与在此及以上所述者相同。所有在此及以上所述的实施例能够相同地应用于擦除源极位，以便同样地且有利地避免非易失性存储器中的存储器擦除操作的过擦除问题。此外，虽然上述实施例总体上应用于SONOS非易失性存储器，丹熟习此项技术者将理解的是：本发明能够类似地应用于浮栅非易失性存储器并且可实质地达成在此及以上所述的相同效果。
图9和图10为分别说明使用根据本发明存储器擦除功能的SONOS非易失性存储器与浮栅非易失性存储器的示意图。图9为一说明硅-氧化物-氮化物-氧化物-硅(SONOS)非易失性存储单元结构的结构图，其中一非易失性存储单元70包括一N沟道MOSFET结构。该非易失性存储单元70包括一具有两个埋入式N+结的P型衬底706，其中一个为源极700而另一个为漏极701。一沟道707形成于源极700与漏极701之间。沟道上方有一第一绝缘层703，其通常为一氧化硅层。在第一绝缘层703上方为一捕获层704，其为一氮化物层。捕获层704形成存储器保留层，当电子被注入氮化物层时该捕获层704捕获电子。一第二绝缘层705(其为一氧化物层)形成覆盖于氮化硅层上。氧化硅层705与一传导栅极702形成电绝缘，该栅极702形成于第二绝缘层705上。这两个氧化硅层703和705具有绝缘介电层的作用。
除了SONOS非易失性存储器之外，还可以利用浮栅非易失性存储器构建存储器阵列，如图10的示例性说明。该浮栅非易失性存储器元70包括一具有两个埋入式N+结的P型衬底706，其中一个为源极700而另一个为漏极701。一沟道707形成介于源极700与漏极701之间。该沟道上有一第一绝缘层703，其通常为一氧化硅层。在第一绝缘层703上方为一传导浮栅层704，其通常为一多晶硅层。浮栅层704形成存储器保留层，当电子被注入浮栅层时储存电子。一第二绝缘层705(其通常为一叠加的氧化物-氮化物-氧化物(ONO)层)形成覆盖多晶硅层。该ONO层与一传导栅极702形成电绝缘，该栅极702形成于第二绝缘层705上。这两个层703和705具有绝缘介电层的作用。
虽然本发明已参照较佳实施例进行了描述，但应该了解的是，本发明并未受限于其中详细的描述内容。替换方式及修改样式已于先前描述中建议，而且其它替换方式及修改样式将为熟习此项技术人士所思及。特别是，根据本发明的方法的过程步骤，将包括具有实质上相同于本发明的方法的过程步骤以达成实质上相同结果的方法。因此，所有此类替换方式及修改样式都将落在本发明于权利要求书及其均等物所界定的范畴之中。
Claims (27)
1.一种擦除一非易失性存储器的方法，该非易失性存储器包括有一源极、一栅极、一漏极、一沟道及一电荷储存层，该方法包括以下步骤：
(a)施加一非零栅极电压至该栅极；
(b)施加一非零源极电压至该源极；
(c)施加一非零漏极电压至该漏极，其中该漏极电压总体上高于该源极电压；
(d)在该存储器中产生热空穴；
(e)注入产生的热空穴至该电荷储存层之中；以及
(f)擦除该存储器。
2.如权利要求1所述的方法，其中该栅极电压在每一擦除击发中为负值并且总体上为定值，该源极电压为正值并且还包括该源极电压随着擦除击发次数增加而增加，以及该漏极电压为正值并且还包括该漏极电压随着擦除击发次数增加而增加。
3.如权利要求1所述的方法，其中该源极电压和该漏极电压为正值并且总体上为定值，以及该栅极电压为一负值并且该栅极电压随着擦除击发次数增加而降低。
4.如权利要求1所述的方法，其中在每一擦除击发中该栅极电压为负值并且总体上为定值，该源极电压和该漏极电压为正值并且总体上为定值。
5.如权利要求1所述的方法，还包括一验证所述擦除步骤的步骤。
6.如权利要求5所述的方法，还包括如果所述擦除步骤没有被验证通过，则重复步骤(a)、(b)、(c)、(d)及(e)的步骤。
7.如权利要求1所述的方法，还包括在该非易失性存储器中执行一带至带热空穴注入的步骤。
8.如权利要求1所述的方法，其中该非易失性存储器包括SONOS及浮栅非易失性存储器。
9.如权利要求1所述的方法，其中该非易失性存储器包括只读存储器(ROM)、闪速存储器、可编程只读存储器(PROM)、可擦除且可编程只读存储器(EPROM)、可电擦除且可编程只读存储器(EEPROM)以及闪速EEPROM。
10.一种具有存储器擦除功能的非易失性存储器，包括：
一衬底；
一源极，被施加以一非零源极电压；
一漏极，被施加以一非零漏极电压，其中该漏极电压总体上高于该源极电压；
一沟道，其形成于该源极与该漏极之间；
一第一绝缘层位于该沟道之上；
一电荷储存层位于该第一绝缘层之上，其中热空穴产生并且注入至该电荷储存层之中；
一第二绝缘层位于该电荷储存层之上；以及
一栅极，其形成于该第二绝缘层之上并且被该第二绝缘层所隔离，其中一栅极电压施加于该栅极；
其中该存储器响应于所述注入的热空穴、施加的栅极电压、施加的源极电压以及施加的漏极电压而被擦除。
11.如权利要求10所述的存储器，其中该衬底为一P型衬底，该源极和该漏极为n+型结。
12.如权利要求10所述的存储器，其中该电荷储存层为一氮化物层，该第一绝缘层为氧化硅层以及该第二绝缘层为一氧化物层。
13.如权利要求10所述的存储器，其中该栅极电压为负值并且在每一擦除击发中总体上为定值，该源极电压为正值并且还包括该源极电压随着擦除击发次数增加而增加，以及该漏极电压为正值并且还包括该漏极电压随着擦除击发次数增加而增加。
14.如权利要求10所述的存储器，其中该源极电压和该漏极电压为正值并且在每一擦除击发中总体上为定值，以及该栅极电压为一负电压并且还包括该栅极电压随着擦除击发次数增加而降低。
15.如权利要求10所述的存储器，其中在每一擦除击发时该栅极电压为负值并且总体上为定值，该源极电压和该漏极电压为正值并且总体上为定值。
16.如权利要求10所述的存储器，其中该存储器擦除功能被验证。
17.如权利要求16所述的存储器，其中如果该存储器擦除功能没有被验证，则再次施加所述栅极电压、所述源极电压以及所述漏极电压。
18.如权利要求10所述的存储器，其中在该非易失性存储器中执行一带至带热空穴注入。
19.一种具有存储器擦除功能的非易失性存储器，包括：
一衬底；
一源极，被施加以一非零源极电压；
一漏极，被施加以一非零漏极电压，其中该漏极电压总体上高于该源极电压；
一沟道，其形成于该源极与该漏极之间；
一电荷储存层位于该沟道之上，其中热空穴产生并且注入至该电荷储存层之中；以及
一栅极，其包围住该电荷储存层，其中一栅极电压施加于该栅极；
其中该存储器响应于所述注入的热空穴、所述施加的栅极电压、所述施加的源极电压以及所述施加的漏极电压而被擦除。
20.如权利要求19所述的存储器，其中该衬底为一P型衬底，该源极和该漏极为n+型结。
21.如权利要求19所述的存储器，其中该电荷储存层为一氮化物层以及该栅极为可传导的。
22.如权利要求19所述的存储器，其中该栅极电压为负值并且在每一擦除击发中总体上为定值，该源极电压为正值并且还包括该源极电压随着擦除击发次数增加而增加，以及该漏极电压为正值并且还包括该漏极电压随着擦除击发次数增加而增加。
23.如权利要求19所述的存储器，其中该源极电压和该漏极电压为正值并且在每一擦除击发中总体上为定值，以及该栅极电压为一负电压并且还包括该栅极电压随着擦除击发次数增加而降低。
24.如权利要求19所述的存储器，其中在每一擦除击发中，该栅极电压为负值并且总体上为定值，该源极电压和该漏极电压为正值并且总体上为定值。
25.如权利要求19所述的存储器，其中该存储器擦除功能被验证。
26.如权利要求25所述的存储器，其中如果所述存储器擦除功能没有被验证通过，则再次施加所述栅极电压、所述源极电压以及所述漏极电压。
27.如权利要求19所述的存储器，其中在该非易失性存储器中执行一带至带热空穴注入。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/465,396 | 2003-06-17 | ||
| US10/465,396 US7035147B2 (en) | 2003-06-17 | 2003-06-17 | Overerase protection of memory cells for nonvolatile memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1574098A true CN1574098A (zh) | 2005-02-02 |
| CN100447900C CN100447900C (zh) | 2008-12-31 |
Family
ID=33517516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200410006760XA Expired - Lifetime CN100447900C (zh) | 2003-06-17 | 2004-02-26 | 具有存储器擦除功能的非易失性存储器及其擦除方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7035147B2 (zh) |
| CN (1) | CN100447900C (zh) |
| TW (1) | TWI230944B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103680609A (zh) * | 2012-08-31 | 2014-03-26 | 马克西姆综合产品公司 | N-沟道可多次编程存储器器件 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040107967A (ko) * | 2003-06-16 | 2004-12-23 | 삼성전자주식회사 | Ｓｏｎｏｓ메모리 소자 및 그 정보 소거방법 |
| US7251166B2 (en) * | 2004-01-06 | 2007-07-31 | Macronix International Co., Ltd. | Method for verifying a programmed flash memory |
| JP4664707B2 (ja) | 2004-05-27 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US20080031052A1 (en) * | 2006-08-01 | 2008-02-07 | Macronix International Co., Ltd. | A double-bias erase method for memory devices |
| KR101274207B1 (ko) * | 2007-06-14 | 2013-06-14 | 삼성전자주식회사 | 비휘발성 메모리 소자의 동작 방법 |
| KR20090116088A (ko) * | 2008-05-06 | 2009-11-11 | 삼성전자주식회사 | 정보 유지 능력과 동작 특성이 향상된 커패시터리스 1ｔ반도체 메모리 소자 |
| US7969785B1 (en) * | 2007-09-20 | 2011-06-28 | Venkatraman Prabhakar | Low voltage non-volatile memory with charge trapping layer |
| US7706180B2 (en) * | 2007-09-25 | 2010-04-27 | Cypress Semiconductor Corporation | Method and apparatus for reduction of bit-line disturb and soft-erase in a trapped-charge memory |
| KR101566404B1 (ko) * | 2008-11-25 | 2015-11-05 | 삼성전자주식회사 | 반도체 소자의 동작 방법 |
| KR20100070158A (ko) * | 2008-12-17 | 2010-06-25 | 삼성전자주식회사 | 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법 |
| KR101442177B1 (ko) * | 2008-12-18 | 2014-09-18 | 삼성전자주식회사 | 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들 |
| TWI464739B (zh) * | 2011-06-23 | 2014-12-11 | Macronix Int Co Ltd | 記憶體陣列的抹除方法 |
| CN104376872B (zh) * | 2013-08-16 | 2018-07-06 | 北京兆易创新科技股份有限公司 | 一种对快闪存储器擦除中断的处理方法 |
| TWI574272B (zh) * | 2015-02-17 | 2017-03-11 | 群聯電子股份有限公司 | 抹除操作配置方法、記憶體控制電路單元與記憶體儲存裝置 |
| US10043584B2 (en) * | 2016-10-28 | 2018-08-07 | International Business Machines Corporation | Three terminal fuse structure created by oxygen vacancy traps in hafnium-based oxides |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5650964A (en) * | 1995-06-07 | 1997-07-22 | Advanced Micro Devices, Inc. | Method of inhibiting degradation of ultra short channel charge-carrying devices during discharge |
| US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| US6252799B1 (en) | 1997-04-11 | 2001-06-26 | Programmable Silicon Solutions | Device with embedded flash and EEPROM memories |
| US6055183A (en) * | 1997-10-24 | 2000-04-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Erase method of flash EEPROM by using snapback characteristic |
| US5978274A (en) * | 1998-08-03 | 1999-11-02 | Winbond Electronics Corp. | Method for erasing split-gate flash memory |
| US6614692B2 (en) * | 2001-01-18 | 2003-09-02 | Saifun Semiconductors Ltd. | EEPROM array and method for operation thereof |
| KR100395769B1 (ko) * | 2001-06-21 | 2003-08-21 | 삼성전자주식회사 | 비휘발성 메모리 장치의 소거 방법 |
| CN1213472C (zh) * | 2001-08-22 | 2005-08-03 | 旺宏电子股份有限公司 | 编程及擦除p型沟道sonos记忆单元的操作方法 |
| CN1324691C (zh) * | 2001-10-22 | 2007-07-04 | 旺宏电子股份有限公司 | P型信道氮化硅只读存储器的擦除方法 |
| US6614693B1 (en) * | 2002-03-19 | 2003-09-02 | Taiwan Semiconductor Manufacturing Company | Combination erase waveform to reduce oxide trapping centers generation rate of flash EEPROM |
| US6744675B1 (en) * | 2002-11-26 | 2004-06-01 | Advanced Micro Devices, Inc. | Program algorithm including soft erase for SONOS memory device |
| US6721204B1 (en) * | 2003-06-17 | 2004-04-13 | Macronix International Co., Ltd. | Memory erase method and device with optimal data retention for nonvolatile memory |
-
2003
- 2003-06-17 US US10/465,396 patent/US7035147B2/en not_active Expired - Lifetime
- 2003-10-08 TW TW092128014A patent/TWI230944B/zh not_active IP Right Cessation
-
2004
- 2004-02-26 CN CNB200410006760XA patent/CN100447900C/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103680609A (zh) * | 2012-08-31 | 2014-03-26 | 马克西姆综合产品公司 | N-沟道可多次编程存储器器件 |
| CN103680609B (zh) * | 2012-08-31 | 2018-11-23 | 马克西姆综合产品公司 | N-沟道可多次编程存储器器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100447900C (zh) | 2008-12-31 |
| TW200501165A (en) | 2005-01-01 |
| TWI230944B (en) | 2005-04-11 |
| US20040257880A1 (en) | 2004-12-23 |
| US7035147B2 (en) | 2006-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6721204B1 (en) | Memory erase method and device with optimal data retention for nonvolatile memory | |
| CN100447900C (zh) | 具有存储器擦除功能的非易失性存储器及其擦除方法 | |
| CN1208828C (zh) | 非易失存储单元的擦除方法 | |
| US6512696B1 (en) | Method of programming and erasing a SNNNS type non-volatile memory cell | |
| US20070230247A1 (en) | Trapping storage flash memory cell structure with undoped source and drain regions | |
| US7474562B2 (en) | Method of forming and operating an assisted charge memory device | |
| CN1619702A (zh) | 内存元件的增进抹除并且避免过度抹除的方法及其结构 | |
| US6473342B2 (en) | Methods of operating split-gate type non-volatile memory cells | |
| US20050088879A1 (en) | Programming method of a non-volatile memory device having a charge storage layer between a gate electrode and a semiconductor substrate | |
| US7031196B2 (en) | Nonvolatile semiconductor memory and operating method of the memory | |
| US20040130942A1 (en) | Data retention for a localized trapping non-volatile memory | |
| US7209385B1 (en) | Array structure for assisted-charge memory devices | |
| US6049484A (en) | Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase | |
| US7852680B2 (en) | Operating method of multi-level memory cell | |
| US20080031052A1 (en) | A double-bias erase method for memory devices | |
| US7161840B2 (en) | Erase method in flash memory device | |
| US7345925B2 (en) | Soft erasing methods for nonvolatile memory cells | |
| KR100546343B1 (ko) | 플래시 메모리 장치의 프로그램 방법 | |
| US6781885B1 (en) | Method of programming a memory cell | |
| KR100347548B1 (ko) | 플래쉬 메모리 소자의 소거 방법 | |
| KR100585034B1 (ko) | 비 휘발성 메모리 셀을 구비한 반도체 장치의 구동방법 | |
| KR100521321B1 (ko) | 플래시 메모리 장치의 소거 방법 | |
| CN117831592A (zh) | Etox闪存的擦除方法和装置 | |
| KR100323876B1 (ko) | 플래쉬메모리셀의구동방법 | |
| KR19990081393A (ko) | 플래시 메모리 장치의 소거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20081231 |