CN117831592A - Etox闪存的擦除方法和装置 - Google Patents
Etox闪存的擦除方法和装置 Download PDFInfo
- Publication number
- CN117831592A CN117831592A CN202311587308.6A CN202311587308A CN117831592A CN 117831592 A CN117831592 A CN 117831592A CN 202311587308 A CN202311587308 A CN 202311587308A CN 117831592 A CN117831592 A CN 117831592A
- Authority
- CN
- China
- Prior art keywords
- programming
- area
- programmed
- voltage
- erased
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- SJHPCNCNNSSLPL-CSKARUKUSA-N (4e)-4-(ethoxymethylidene)-2-phenyl-1,3-oxazol-5-one Chemical compound O1C(=O)C(=C/OCC)\N=C1C1=CC=CC=C1 SJHPCNCNNSSLPL-CSKARUKUSA-N 0.000 title claims abstract description 41
- 230000005641 tunneling Effects 0.000 claims abstract description 37
- 230000000694 effects Effects 0.000 claims abstract description 21
- 238000012795 verification Methods 0.000 claims description 46
- 238000012937 correction Methods 0.000 claims description 37
- 230000005684 electric field Effects 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 9
- 238000012360 testing method Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 210000004027 cell Anatomy 0.000 description 28
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000002784 hot electron Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种ETOX闪存的擦除方法,擦除流程包括:进行预编程流程,包括:选定待擦除区域,将待擦除区域作为待预编程区域。采用隧穿效应对待预编程区域中的所有存储单元同时进行预编程操作;预编程操作中,预编程电压使电子采用FN隧穿方式从阱区穿过隧穿介质层注入到浮栅中。本发明还公开了一种ETOX闪存的擦除装置。本发明能大幅度减少预编程时间,从而提高擦除速度。
Description
技术领域
本发明涉及半导体集成电路领域,特别是涉及一种带隧穿氧化层可擦除可编程只读存储器(EPROM tunnel oxide,ETOX)闪存(flash)的擦除方法。本发明还涉及一种ETOX闪存的擦除装置。
背景技术
现有ETOX闪存中包括存储阵列,存储阵列中包括多个存储单元,现有ETOX闪存的擦除方法中,为了保证对各存储单元的擦除深度的一致性较好,在擦除之前往往需要增加预编程的步骤,通过预编程,使得各区域的存储单元中的浮栅中都预先存入一定的存储电荷如电子,这样在擦除时,能使各存储单元的擦除深度都接近,这样能提高擦除效果。
现有ETOX闪存的擦除方法,擦除操作之前的预编程操作完全采用编程操作的条件进行,编程操作需要沟道热电子注入效应(CHEI)来实现,要实现沟道热电子注入,需要在栅极加高压,漏极加高压,源极输入编程电流,编程电流经过漏极高压形成的耗尽区中的电场加速后会形成热电子,并注入到浮栅中。其中,栅极高压和漏极高压的大小不同,且都需要通过电荷泵提供,而且还需要提供编程电流,故编程操作需要消耗由电荷泵产生的电流。但是电荷泵的驱动能力有限,需要增加电荷泵的驱动能力势必会增加电荷泵的面积,但是芯片的面积越小,则集成度和成本越低,故使得电荷泵的驱动能力不可能无限增加。这样,受限于电荷泵驱动能力,每次编程的存储单元数量有限,比如每次仅能对8、16或32位的存储单元进行编程。
但是擦除操作和编程操作的原理不同,擦除操作不需要采用CHEI效应实现,一次擦除操作能对一块较大区域的存储单元进行擦除。这样,当在擦除操作之前插入预编程操作时,一个擦除的区域块需要循环进行多次预编程操作才能实现预编程,故预编程操作所要花费的时间较长,会导致整个擦除过程所花时间较长。
发明内容
本发明所要解决的技术问题是提供一种ETOX闪存的擦除方法,能大幅度减少预编程时间,从而提高擦除速度。为此,本发明还提供一种ETOX闪存的擦除装置。
为解决上述技术问题,本发明提供的ETOX闪存的擦除方法中,ETOX闪存的存储阵列由多个存储单元组成。
所述存储单元的栅极结构包括依次叠加的隧穿介质层、浮栅、控制栅介质层和控制栅,所述栅极结构覆盖在第二导电类型的阱区表面,被所述栅极结构所覆盖的所述阱区表面用于形成沟道区;在所述栅极结构两侧的半导体衬底表面自对准形成有第一导电类型重掺杂的源区和漏区。
擦除流程包括:
步骤一、进行预编程流程,所述预编程流程包括:
步骤11、选定待擦除区域,将所述待擦除区域作为待预编程区域。
步骤12、采用隧穿效应对所述待预编程区域中的所有所述存储单元同时进行预编程操作;所述预编程操作中,预编程电压使电子采用FN隧穿方式从所述阱区穿过所述隧穿介质层注入到所述浮栅中。
进一步的改进是,所述预编程流程还包括:
步骤13、进行第一次校验以校验预编程深度。
如果所述第一次校验通过,则结束所述预编程流程。
如果所述第一次校验未通过,则返回到步骤12中,且重复进行的步骤12中根据校验结果调节所述预编程电压和预编程时间。
进一步的改进是,在步骤一之前,还包括:
进行测试以得到第一预编程电压和第一预编程时间,所述第一预编程电压和所述第一预编程时间保证进行一次步骤12的所述预编程操作时就能通过预编程深度校验。
将所述第一预编程电压和所述第一预编程时间存储在所述闪存中的第一选定区域的所述存储单元中。
步骤一中,在步骤11完成后以及进行步骤12之前,还包括:
从所述第一选定区域的所述存储单元中导入所述第一预编程电压和所述第一预编程时间。
之后,再进行步骤12,步骤12中采用所述第一预编程电压和所述第一预编程时间进行所述预编程操作。
步骤12完成后,结束所述预编程流程。
进一步的改进是,所述擦除流程还包括:
步骤二、对待擦除区域进行擦除操作并进行第二次校验。
所述待擦除区域为完成了步骤一的所述待预编程区域。
进一步的改进是,所述擦除流程还包括:
步骤三、对所述待擦除区域进行过擦除校正。
进一步的改进是,所述擦除流程还包括:
步骤四、对非擦除区域进行过擦除校正。
进一步的改进是,所述擦除流程还包括:
步骤五、对非擦除区域进行写入深度校正。
进一步的改进是,所述存储阵列包括多个区块,各所述区块包括多个擦除块,所述擦除块中包括多个所述存储单元;所述待擦除区域从所述擦除块中选择。
进一步的改进是,步骤12中的所述预编程电压所形成的电场方向和步骤二的所述擦除操作的擦除电压所形成的电场方向相反。
为解决上述技术问题,本发明提供的ETOX闪存的擦除装置中,ETOX闪存的存储阵列由多个存储单元组成。
所述存储单元的栅极结构包括依次叠加的隧穿介质层、浮栅、控制栅介质层和控制栅,所述栅极结构覆盖在第二导电类型的阱区表面,被所述栅极结构所覆盖的所述阱区表面用于形成沟道区;在所述栅极结构两侧的半导体衬底表面自对准形成有第一导电类型重掺杂的源区和漏区。
擦除装置包括所述流程控制模块,用以控制擦除流程。
所述流程控制模块包括预编程流程控制模块,用以控制预编程流程。
所述擦除流程包括:
步骤一、进行预编程流程,所述预编程流程包括:
步骤11、选定待擦除区域,将所述待擦除区域作为待预编程区域。
步骤12、采用隧穿效应对所述待预编程区域中的所有所述存储单元同时进行预编程操作;所述预编程操作中,预编程电压使电子采用FN隧穿方式从所述阱区穿过所述隧穿介质层注入到所述浮栅中。
进一步的改进是,所述预编程流程还包括:
步骤13、进行第一次校验以校验预编程深度。
如果所述第一次校验通过,则结束所述预编程流程。
如果所述第一次校验未通过,则返回到步骤12中,且重复进行的步骤12中根据校验结果调节所述预编程电压和预编程时间。
进一步的改进是,在步骤一之前,还包括:
进行测试以得到第一预编程电压和第一预编程时间,所述第一预编程电压和所述第一预编程时间保证进行一次步骤12的所述预编程操作时就能通过预编程深度校验;
将所述第一预编程电压和所述第一预编程时间存储在所述闪存中的第一选定区域的所述存储单元中。
步骤一中,在步骤11完成后以及进行步骤12之前,还包括:
从所述第一选定区域的所述存储单元中导入所述第一预编程电压和所述第一预编程时间。
之后,再进行步骤12,步骤12中采用所述第一预编程电压和所述第一预编程时间进行所述预编程操作。
步骤12完成后,结束所述预编程流程。
进一步的改进是,所述擦除流程还包括:
步骤二、对待擦除区域进行擦除操作并进行第二次校验。
所述待擦除区域为完成了步骤一的所述待预编程区域。
步骤三、对所述待擦除区域进行过擦除校正。
步骤四、对非擦除区域进行过擦除校正。
步骤五、对非擦除区域进行写入深度校正。
进一步的改进是,所述存储阵列包括多个区块,各所述区块包括多个擦除块,所述擦除块中包括多个所述存储单元;所述待擦除区域从所述擦除块中选择。
进一步的改进是,擦除装置还包括:检测模块、修复模块和电压控制模块。
所述第一次校验、所述第二次校验、步骤三中的过擦除校正中的校验、步骤四中的过擦除校正中的校验和步骤五中的写入深度校正中的校验通过所述检测模块实现。
步骤三中的过擦除校正中的修复、步骤四中的过擦除校正中的修复和步骤五中的写入深度校正中的修复通过所述修复模块实现。
所述电压控制模块接收所述检测模块或所述修复模块的指令后,进行电压产生和控制并将电压配置到对应的所述存储单元。
进一步的改进是,步骤12中的所述预编程电压所形成的电场方向和步骤二的所述擦除操作的擦除电压所形成的电场方向相反。
本发明在擦除流程的预编程流程的预编程操作中,采用FN隧穿方式实现将电子注入到浮栅中,这样,预编程操作和擦除操作一样都是FN隧穿效应实现,和沟道热电子注入效应相比,FN隧穿效应不需要效应电荷泵产生的电流,故也就不会受到电荷泵驱动能力的限制,故本发明的预编程操作所能同时作用的区域大于采用沟道热电子注入效应进行预编程时所能同时作用的区域,故能大大加快预编程操作的速度,能大幅度减少预编程时间,从而提高擦除速度。
本发明的待预编程区域能直接选定为后续擦除操作所对应的待擦除区域,能进一步提升擦除速度。
本发明通过预先进行测试从而得到进行一次预编程操作就满足要求的第一预编程电压和第一预编程时间,能进一步减少预编程时间并进一步提高擦除速度。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明第一实施例ETOX闪存的擦除方法中的预编程的流程图;
图2是本发明第二实施例ETOX闪存的擦除方法中的预编程的流程图;
图3是本发明实施例ETOX闪存的擦除装置的结构示意图。
具体实施方式
如图1所示,是本发明第一实施例ETOX闪存的擦除方法中的预编程的流程图S201;本发明第一实施例ETOX闪存的擦除方法中,ETOX闪存的存储阵列由多个存储单元组成。
所述存储单元的栅极结构包括依次叠加的隧穿介质层、浮栅、控制栅介质层和控制栅,所述栅极结构覆盖在第二导电类型的阱区表面,被所述栅极结构所覆盖的所述阱区表面用于形成沟道区;在所述栅极结构两侧的半导体衬底表面自对准形成有第一导电类型重掺杂的源区和漏区。
在一些实施例中,所述隧穿介质层包括隧穿氧化层,所述隧穿氧化层的厚度满足FN隧穿的条件,例如约为
所述浮栅采用多晶硅浮栅。
所述控制栅介质层采用氧化层或者采用ONO层,所述ONO层由氧化层、氮化层和氧化层叠加而成。
擦除流程包括:
开始整个擦除流程。
如图1所示,进行预编程流程即进行步骤S201,所述预编程流程包括:
步骤S101、开始,即开始所述预编程流程。
步骤11、选定待擦除区域,将所述待擦除区域作为待预编程区域。
步骤12、采用隧穿效应对所述待预编程区域中的所有所述存储单元同时进行预编程操作;所述预编程操作中,预编程电压使电子采用FN隧穿方式从所述阱区穿过所述隧穿介质层注入到所述浮栅中。步骤12对应于图1中的步骤S102。
本发明第一实施例中,所述存储阵列包括多个区块,各所述区块包括多个擦除块,所述擦除块中包括多个所述存储单元;所述待擦除区域从所述擦除块中选择。
步骤12中的所述预编程电压所形成的电场方向和后续步骤二的所述擦除操作的擦除电压所形成的电场方向相反。
通常,所述擦除操作会在通过字线向所述控制栅加负高压,所述阱区会加正高压,所述源区加正高压或浮置,所述漏区浮置,这样,所述控制栅的负高压和所述阱区的正高压就形成擦除电压,以将所述浮栅中存储的电荷去除。
而本发明第一实施例中,由于所述预编程电压所形成的电场方向和后续步骤二的所述擦除操作的擦除电压所形成的电场方向相反,故所述控制栅会加正高压,所述阱区会加负高压,所述控制栅的正高压和所述阱区的负高压就形成预编程电压,以将电子从所述阱区PN隧穿注入到所述浮栅中。
本发明第一实施例中,所述预编程流程还包括:
步骤13、进行第一次校验以校验预编程深度。步骤13对应于图1中的步骤S103。
如果所述第一次校验通过,则结束所述预编程流程,即进行步骤S105、结束。
如果所述第一次校验未通过,则返回到步骤12中,且重复进行的步骤12中根据校验结果调节所述预编程电压和预编程时间。上述对所述第一次校验的结果的判断对应于图1中的步骤S104。
在一些实施例中,所述擦除流程还包括:
步骤二、对待擦除区域进行擦除操作并进行第二次校验。
所述待擦除区域为完成了步骤一的所述待预编程区域。步骤二中,将待擦除的存储单元进行擦除操作,擦除操作是利用隧穿效应对所有待擦除区域同时进行擦除操作,并通过校验确保所有存储单元的擦除深度足够。
步骤三、对所述待擦除区域进行过擦除校正。步骤二中,通过校验方式找出过擦除存储单元,并对其进行软编程,然后再次校验,确保所有过擦除的存储单元都得到修复。
进行弱擦除干扰修复:ETOX闪存在进行擦除操作时,会对非擦写区域造成弱擦除干扰,需要进行修复,包括:
步骤四、对非擦除区域进行过擦除校正:通过与过擦除校正相同的方式,修复非擦除区域处于擦除状态存储单元受到的弱擦除干扰。
步骤五、对非擦除区域进行写入深度校正:修复非擦除区域处于编程状态存储单元受到的弱擦除干扰。
本发明第一实施例在擦除流程的预编程流程的预编程操作中,采用FN隧穿方式实现将电子注入到浮栅中,这样,预编程操作和擦除操作一样都是FN隧穿效应实现,和沟道热电子注入效应相比,FN隧穿效应不需要效应电荷泵产生的电流,故也就不会受到电荷泵驱动能力的限制,故本发明第一实施例的预编程操作所能同时作用的区域大于采用沟道热电子注入效应进行预编程时所能同时作用的区域,故能大大加快预编程操作的速度,能大幅度减少预编程时间,从而提高擦除速度。
本发明第一实施例的待预编程区域能直接选定为后续擦除操作所对应的待擦除区域,能进一步提升擦除速度。
如图2所示,是本发明第二实施例ETOX闪存的擦除方法中的预编程的流程图S202;本发明第二实施例ETOX闪存的擦除方法和本发明第一实施例ETOX闪存的擦除方法的区别之处为,本发明第二实施例ETOX闪存的擦除方法中:
在步骤一之前,还包括:
进行测试以得到第一预编程电压和第一预编程时间,所述第一预编程电压和所述第一预编程时间保证进行一次步骤12的所述预编程操作时就能通过预编程深度校验。测试能对一定数量的以编程的所述存储单元进行,通过统计,得到合适的编程电压作为所述第一预编程电压以及合适的编程时间作为所述第一预编程时间。
将所述第一预编程电压和所述第一预编程时间存储在所述闪存中的第一选定区域的所述存储单元中。
步骤一中,在步骤11完成后以及进行步骤12之前,还包括:
步骤S106、从所述第一选定区域的所述存储单元中导入所述第一预编程电压和所述第一预编程时间。
之后,再进行步骤12即图2中的步骤S102,步骤12中采用所述第一预编程电压和所述第一预编程时间进行所述预编程操作。
步骤12完成后,结束所述预编程流程。
本发明第二实施例通过预先进行测试从而得到进行一次预编程操作就满足要求的第一预编程电压和第一预编程时间,能进一步减少预编程时间并进一步提高擦除速度。
如图3所示,是本发明实施例ETOX闪存的擦除装置的结构示意图;本发明实施例ETOX闪存的擦除装置中,ETOX闪存的存储阵列105由多个存储单元组成。
所述存储单元的栅极结构包括依次叠加的隧穿介质层、浮栅、控制栅介质层和控制栅,所述栅极结构覆盖在第二导电类型的阱区表面,被所述栅极结构所覆盖的所述阱区表面用于形成沟道区;在所述栅极结构两侧的半导体衬底表面自对准形成有第一导电类型重掺杂的源区和漏区。
擦除装置包括所述流程控制模块101,用以控制擦除流程。
所述流程控制模块101包括预编程流程控制模块,用以控制预编程流程。
所述擦除流程包括:
步骤一、进行预编程流程,所述预编程流程包括:
步骤11、选定待擦除区域,将所述待擦除区域作为待预编程区域。
本发明实施例装置中,所述存储阵列105包括多个区块,各所述区块包括多个擦除块,所述擦除块中包括多个所述存储单元;所述待擦除区域从所述擦除块中选择。
步骤12、采用隧穿效应对所述待预编程区域中的所有所述存储单元同时进行预编程操作;所述预编程操作中,预编程电压使电子采用FN隧穿方式从所述阱区穿过所述隧穿介质层注入到所述浮栅中。
本发明实施例装置中,步骤12中的所述预编程电压所形成的电场方向和步骤二的所述擦除操作的擦除电压所形成的电场方向相反。
本发明实施例装置中,所述预编程流程控制模块能实现本发明第一实施例方法,此时,所述预编程流程还包括:
步骤13、进行第一次校验以校验预编程深度。
如果所述第一次校验通过,则结束所述预编程流程。
如果所述第一次校验未通过,则返回到步骤12中,且重复进行的步骤12中根据校验结果调节所述预编程电压和预编程时间。
所述擦除流程还包括:
步骤二、对待擦除区域进行擦除操作并进行第二次校验。
所述待擦除区域为完成了步骤一的所述待预编程区域。
步骤三、对所述待擦除区域进行过擦除校正。
步骤四、对非擦除区域进行过擦除校正。
步骤五、对非擦除区域进行写入深度校正。
所述擦除装置还包括:检测模块102、修复模块103和电压控制模块104。
所述第一次校验、所述第二次校验、步骤三中的过擦除校正中的校验、步骤四中的过擦除校正中的校验和步骤五中的写入深度校正中的校验通过所述检测模块102实现。
步骤三中的过擦除校正中的修复、步骤四中的过擦除校正中的修复和步骤五中的写入深度校正中的修复通过所述修复模块103实现。
所述电压控制模块104接收所述检测模块102或所述修复模块103的指令后,进行电压产生和控制并将电压配置到对应的所述存储单元。所述预编程操作中所需要的预编程电压由所述电压控制模块104提供,所述擦除操作中所需要的擦除操作电压由所述电压控制模块104提供。
在一些实施例中,还能实现本发明第二实施例方法,此时,所述预编程流程还包括:
进行测试以得到第一预编程电压和第一预编程时间,所述第一预编程电压和所述第一预编程时间保证进行一次步骤12的所述预编程操作时就能通过预编程深度校验;
将所述第一预编程电压和所述第一预编程时间存储在所述闪存中的第一选定区域的所述存储单元中。
步骤一中,在步骤11完成后以及进行步骤12之前,还包括:
从所述第一选定区域的所述存储单元中导入所述第一预编程电压和所述第一预编程时间。
之后,再进行步骤12,步骤12中采用所述第一预编程电压和所述第一预编程时间进行所述预编程操作。
步骤12完成后,结束所述预编程流程。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (15)
1.一种ETOX闪存的擦除方法,其特征在于,擦除流程包括:
进行预编程流程,所述预编程流程包括:
选定待擦除区域,将所述待擦除区域作为待预编程区域;
采用隧穿效应对所述待预编程区域中的所有存储单元同时进行预编程操作;所述预编程操作中,预编程电压使电子采用FN隧穿方式从所述存储单元的阱区穿过隧穿介质层注入到浮栅中。
2.如权利要求1所述的ETOX闪存的擦除方法,其特征在于:所述预编程流程还包括:
进行第一次校验以校验预编程深度;
如果所述第一次校验通过,则结束所述预编程流程;
如果所述第一次校验未通过,则返回到所述预编程操作步骤中,且根据校验结果调节所述预编程电压和预编程时间。
3.如权利要求2所述的ETOX闪存的擦除方法,其特征在于:在所述预编程流程之前,还包括:
进行测试以得到第一预编程电压和第一预编程时间,所述第一预编程电压和所述第一预编程时间保证进行一次所述预编程操作时就能通过预编程深度校验;
将所述第一预编程电压和所述第一预编程时间存储在所述闪存中的第一选定区域的所述存储单元中;
所述预编程流程中,在选定所述待擦除区域后以及进行所述预编程操作之前,还包括:
从所述第一选定区域的所述存储单元中导入所述第一预编程电压和所述第一预编程时间;
之后,再进行所述预编程操作,所述预编程操作中采用所述第一预编程电压和所述第一预编程时间进行所述预编程操作;
所述预编程操作完成后,结束所述预编程流程。
4.如权利要求1所述的ETOX闪存的擦除方法,其特征在于,所述擦除流程还包括:
对待擦除区域进行擦除操作并进行第二次校验;
所述待擦除区域为完成了所述预编程流程的所述待预编程区域。
5.如权利要求4所述的ETOX闪存的擦除方法,其特征在于,所述擦除流程还包括:
对所述待擦除区域进行过擦除校正。
6.如权利要求5所述的ETOX闪存的擦除方法,其特征在于,所述擦除流程还包括:
对非擦除区域进行过擦除校正;
对非擦除区域进行写入深度校正。
7.如权利要求1所述的ETOX闪存的擦除方法,其特征在于:所述存储阵列包括多个区块,各所述区块包括多个擦除块,所述擦除块中包括多个所述存储单元;所述待擦除区域从所述擦除块中选择。
8.如权利要求4所述的ETOX闪存的擦除方法,其特征在于:所述预编程操作中的所述预编程电压所形成的电场方向和所述擦除操作的擦除电压所形成的电场方向相反。
9.一种ETOX闪存的擦除装置,其特征在于:ETOX闪存的存储阵列由多个存储单元组成;
所述存储单元的栅极结构包括依次叠加的隧穿介质层、浮栅、控制栅介质层和控制栅,所述栅极结构覆盖在第二导电类型的阱区表面,被所述栅极结构所覆盖的所述阱区表面用于形成沟道区;在所述栅极结构两侧的半导体衬底表面自对准形成有第一导电类型重掺杂的源区和漏区;
擦除装置包括所述流程控制模块,用以控制擦除流程;
所述流程控制模块包括预编程流程控制模块,用以控制预编程流程;
所述擦除流程包括:
进行预编程流程,所述预编程流程包括:
选定待擦除区域,将所述待擦除区域作为待预编程区域;
采用隧穿效应对所述待预编程区域中的所有存储单元同时进行预编程操作;所述预编程操作中,预编程电压使电子采用FN隧穿方式从所述存储单元的阱区穿过隧穿介质层注入到浮栅中。
10.如权利要求9所述的ETOX闪存的擦除装置,其特征在于:所述预编程流程还包括:
进行第一次校验以校验预编程深度;
如果所述第一次校验通过,则结束所述预编程流程;
如果所述第一次校验未通过,则返回到所述预编程操作步骤中,且根据校验结果调节所述预编程电压和预编程时间。
11.如权利要求10所述的ETOX闪存的擦除装置,其特征在于:在所述预编程流程之前,还包括:
进行测试以得到第一预编程电压和第一预编程时间,所述第一预编程电压和所述第一预编程时间保证进行一次所述预编程操作时就能通过预编程深度校验;
将所述第一预编程电压和所述第一预编程时间存储在所述闪存中的第一选定区域的所述存储单元中;
所述预编程流程中,在选定所述待擦除区域后以及进行所述预编程操作之前,还包括:
从所述第一选定区域的所述存储单元中导入所述第一预编程电压和所述第一预编程时间;
之后,再进行所述预编程操作,所述预编程操作中采用所述第一预编程电压和所述第一预编程时间进行所述预编程操作;
所述预编程操作完成后,结束所述预编程流程。
12.如权利要求11所述的ETOX闪存的擦除装置,其特征在于,所述擦除流程还包括:
对待擦除区域进行擦除操作并进行第二次校验;
所述待擦除区域为完成了所述预编程流程的所述待预编程区域;
对所述待擦除区域进行过擦除校正;
对非擦除区域进行过擦除校正;
对非擦除区域进行写入深度校正。
13.如权利要求9所述的ETOX闪存的擦除装置,其特征在于:所述存储阵列包括多个区块,各所述区块包括多个擦除块,所述擦除块中包括多个所述存储单元;所述待擦除区域从所述擦除块中选择。
14.如权利要求12所述的ETOX闪存的擦除装置,其特征在于:擦除装置还包括:检测模块、修复模块和电压控制模块;
所述第一次校验、所述第二次校验、对所述待擦除区域的过擦除校正中的校验、对所述非擦除区域的过擦除校正中的校验和对所述非擦除区域的写入深度校正中的校验通过所述检测模块实现;
对所述待擦除区域的过擦除校正中的修复、对所述非擦除区域的过擦除校正中的修复和对所述非擦除区域的写入深度校正中的修复通过所述修复模块实现;
所述电压控制模块接收所述检测模块或所述修复模块的指令后,进行电压产生和控制并将电压配置到对应的所述存储单元。
15.如权利要求12所述的ETOX闪存的擦除装置,其特征在于:所述预编程操作中的所述预编程电压所形成的电场方向和所述擦除操作的擦除电压所形成的电场方向相反。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311587308.6A CN117831592A (zh) | 2023-11-24 | 2023-11-24 | Etox闪存的擦除方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311587308.6A CN117831592A (zh) | 2023-11-24 | 2023-11-24 | Etox闪存的擦除方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117831592A true CN117831592A (zh) | 2024-04-05 |
Family
ID=90519710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311587308.6A Pending CN117831592A (zh) | 2023-11-24 | 2023-11-24 | Etox闪存的擦除方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117831592A (zh) |
-
2023
- 2023-11-24 CN CN202311587308.6A patent/CN117831592A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6643185B1 (en) | Method for repairing over-erasure of fast bits on floating gate memory devices | |
JP3955530B2 (ja) | 改良された消去方法に立脚した一層高いプログラムvtおよび一層高速なプログラム速度 | |
US6252803B1 (en) | Automatic program disturb with intelligent soft programming for flash cells | |
KR100454117B1 (ko) | 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리소자의구동방법 | |
US6563741B2 (en) | Flash memory device and method of erasing | |
JP2005522817A (ja) | アルゴリズム動的基準プログラム | |
IL152465A (en) | Method for erasing a memory cell | |
CN103426474B (zh) | 一种非易失存储器的擦除方法及装置 | |
JP4593159B2 (ja) | 半導体装置 | |
KR101026385B1 (ko) | 전하트랩형 플래시 메모리소자의 동작 방법 | |
JP2005527061A (ja) | 予備消去ステップを用いてフラッシュメモリを消去する方法 | |
JP4870876B2 (ja) | 不揮発性半導体メモリ装置の消去方法 | |
US5912844A (en) | Method for flash EEPROM data writing | |
KR100558004B1 (ko) | 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법 | |
US7929353B2 (en) | Method and apparatus for adaptive memory cell overerase compensation | |
JP2012198966A (ja) | 不揮発性半導体記憶装置及びそのデータ消去方法 | |
US7933150B2 (en) | Nonvolatile semiconductor memory device and programming method thereof | |
CN116343881A (zh) | 非挥发性存储器的擦除方法和装置 | |
US7852680B2 (en) | Operating method of multi-level memory cell | |
CN117831592A (zh) | Etox闪存的擦除方法和装置 | |
US7092297B1 (en) | Method for pulse erase in dual bit memory devices | |
JPH1065029A (ja) | 不揮発性メモリセルの電気的消去方法 | |
US6178117B1 (en) | Background correction for charge gain and loss | |
KR100347548B1 (ko) | 플래쉬 메모리 소자의 소거 방법 | |
EP1254460B1 (en) | 1t flash memory recovery scheme for over-erasure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |